JP2000261260A - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JP2000261260A JP2000261260A JP11063913A JP6391399A JP2000261260A JP 2000261260 A JP2000261260 A JP 2000261260A JP 11063913 A JP11063913 A JP 11063913A JP 6391399 A JP6391399 A JP 6391399A JP 2000261260 A JP2000261260 A JP 2000261260A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- current mirror
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、入力電圧が電源電圧より低くなけ
ればならないという規制を受けず、回路を使用できる範
囲が従来に比して大きく拡大される電圧・電流変換回路
を提供することを目的とする。 【解決手段】 第１の入力電圧を電源として供給される
第１のカレントミラー回路Ｑ１１〜Ｑ１４と、第２の入
力電圧を電源として供給される第２のカレントミラー回
路Ｑ２１〜Ｑ２４と、第１，第２のカレントミラー回路
の一方のトランジスタＱ１２，Ｑ２２間を接続する抵抗
Ｒｇと、第１，第２のカレントミラー回路の一方のトラ
ンジスタＱ１４，Ｑ２４に電流を供給する電流源のトラ
ンジスタＱ１５，Ｑ２５とで構成される第３のカレント
ミラー回路Ｑ１５，Ｑ２５とを有する。このように、第
１，第２の入力電圧が第１，第２のカレントミラー回路
に電源として供給されるため、第１，第２の入力電圧は
電源電圧より低くなければならないという規制を受け
ず、回路を使用できる範囲が従来に比して大きく拡大さ
れる。
ればならないという規制を受けず、回路を使用できる範
囲が従来に比して大きく拡大される電圧・電流変換回路
を提供することを目的とする。 【解決手段】 第１の入力電圧を電源として供給される
第１のカレントミラー回路Ｑ１１〜Ｑ１４と、第２の入
力電圧を電源として供給される第２のカレントミラー回
路Ｑ２１〜Ｑ２４と、第１，第２のカレントミラー回路
の一方のトランジスタＱ１２，Ｑ２２間を接続する抵抗
Ｒｇと、第１，第２のカレントミラー回路の一方のトラ
ンジスタＱ１４，Ｑ２４に電流を供給する電流源のトラ
ンジスタＱ１５，Ｑ２５とで構成される第３のカレント
ミラー回路Ｑ１５，Ｑ２５とを有する。このように、第
１，第２の入力電圧が第１，第２のカレントミラー回路
に電源として供給されるため、第１，第２の入力電圧は
電源電圧より低くなければならないという規制を受け
ず、回路を使用できる範囲が従来に比して大きく拡大さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は電圧・電流変換回路
に関し、特に、差動回路を構成する一対のトランジスタ
に印加される入力電圧の差に応じた電流を出力する電圧
・電流変換回路に関する。
に関し、特に、差動回路を構成する一対のトランジスタ
に印加される入力電圧の差に応じた電流を出力する電圧
・電流変換回路に関する。
【０００２】
【従来の技術】従来より、可変ローパスフィルタや電子
ボリューム等に適用される電圧・電流変換回路として図
２に示す回路が知られている。図２において、一対の入
力端子１０，１１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加
される。入力端子１０，１１それぞれは差動回路を構成
するｎｐｎトランジスタＱ１，Ｑ２のベースに接続され
ている。トランジスタＱ１，Ｑ２のコレクタはｐｎｐト
ランジスタＱ３，Ｑ４のコレクタに接続されている。ト
ランジスタＱ３，Ｑ４はベースを共通接続されると共に
トランジスタＱ３のコレクタに接続され、それぞれのエ
ミッタを電源Ｖｃｃに接続され、カレントミラー回路を
構成している。
ボリューム等に適用される電圧・電流変換回路として図
２に示す回路が知られている。図２において、一対の入
力端子１０，１１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加
される。入力端子１０，１１それぞれは差動回路を構成
するｎｐｎトランジスタＱ１，Ｑ２のベースに接続され
ている。トランジスタＱ１，Ｑ２のコレクタはｐｎｐト
ランジスタＱ３，Ｑ４のコレクタに接続されている。ト
ランジスタＱ３，Ｑ４はベースを共通接続されると共に
トランジスタＱ３のコレクタに接続され、それぞれのエ
ミッタを電源Ｖｃｃに接続され、カレントミラー回路を
構成している。
【０００３】トランジスタＱ４のコレクタには電流Ｉｏ
ｕｔを出力する出力端子１４が接続されている。トラン
ジスタＱ１，Ｑ２のエミッタは抵抗Ｒｇの両端に接続さ
れると共に、定電流Ｉ，Ｉ’（Ｉ’≒Ｉ）を流す定電流
源１２，１３に接続されている。ここで、入力端子１
０，１１間に入力電圧差ｄＶ（＝Ｖｉｎ１−Ｖｉｎ２）
が印加されると、抵抗Ｒｇに電圧ｄＶに応じた電流Ｉｇ
（＝ｄＶ／Ｒｇ）が流れ、この電流Ｉｇに基づき出力電
流Ｉｏｕｔが流れる。
ｕｔを出力する出力端子１４が接続されている。トラン
ジスタＱ１，Ｑ２のエミッタは抵抗Ｒｇの両端に接続さ
れると共に、定電流Ｉ，Ｉ’（Ｉ’≒Ｉ）を流す定電流
源１２，１３に接続されている。ここで、入力端子１
０，１１間に入力電圧差ｄＶ（＝Ｖｉｎ１−Ｖｉｎ２）
が印加されると、抵抗Ｒｇに電圧ｄＶに応じた電流Ｉｇ
（＝ｄＶ／Ｒｇ）が流れ、この電流Ｉｇに基づき出力電
流Ｉｏｕｔが流れる。
【０００４】
【発明が解決しようとする課題】上記の従来回路では、
入力電圧Ｖｉｎ１，Ｖｉｎ２それぞれが電源電圧Ｖｃｃ
より低いことが条件であり、この条件を満足しなければ
正常に動作することができない。このため、入力電圧Ｖ
ｉｎ１，Ｖｉｎ２の大きさが規制され、この回路を使用
できる範囲が狭いという問題があった。
入力電圧Ｖｉｎ１，Ｖｉｎ２それぞれが電源電圧Ｖｃｃ
より低いことが条件であり、この条件を満足しなければ
正常に動作することができない。このため、入力電圧Ｖ
ｉｎ１，Ｖｉｎ２の大きさが規制され、この回路を使用
できる範囲が狭いという問題があった。
【０００５】本発明は、上記の点に鑑みなされたもの
で、入力電圧が電源電圧より低くなければならないとい
う規制を受けず、回路を使用できる範囲が従来に比して
大きく拡大される電圧・電流変換回路を提供することを
目的とする。
で、入力電圧が電源電圧より低くなければならないとい
う規制を受けず、回路を使用できる範囲が従来に比して
大きく拡大される電圧・電流変換回路を提供することを
目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、第１，第２の入力電圧の差に応じた電流を出力する
電圧・電流変換回路において、前記第１の入力電圧を電
源として供給され、少なくとも一対のトランジスタで構
成される第１のカレントミラー回路と、前記第２の入力
電圧を電源として供給され、少なくとも一対のトランジ
スタで構成される第２のカレントミラー回路と、前記第
１のカレントミラー回路の一方のトランジスタと前記第
２のカレントミラー回路の一方のトランジスタとの間を
接続する抵抗と、前記第１のカレントミラー回路の一方
のトランジスタに電流を供給する電流源のトランジスタ
と前記第２のカレントミラー回路の一方のトランジスタ
に電流を供給する電流源のトランジスタとで構成され、
前記電流源のトランジスタのいずれか一方に電流出力端
子を接続された第３のカレントミラー回路とを有する。
は、第１，第２の入力電圧の差に応じた電流を出力する
電圧・電流変換回路において、前記第１の入力電圧を電
源として供給され、少なくとも一対のトランジスタで構
成される第１のカレントミラー回路と、前記第２の入力
電圧を電源として供給され、少なくとも一対のトランジ
スタで構成される第２のカレントミラー回路と、前記第
１のカレントミラー回路の一方のトランジスタと前記第
２のカレントミラー回路の一方のトランジスタとの間を
接続する抵抗と、前記第１のカレントミラー回路の一方
のトランジスタに電流を供給する電流源のトランジスタ
と前記第２のカレントミラー回路の一方のトランジスタ
に電流を供給する電流源のトランジスタとで構成され、
前記電流源のトランジスタのいずれか一方に電流出力端
子を接続された第３のカレントミラー回路とを有する。
【０００７】このように、第１，第２の入力電圧が第
１，第２のカレントミラー回路に電源として供給される
ため、第１，第２の入力電圧は電源電圧より低くなけれ
ばならないという規制を受けず、回路を使用できる範囲
が従来に比して大きく拡大される。請求項２に記載の発
明は、請求項１記載の電圧・電流変換回路において、前
記第１，第２のカレントミラー回路は、ウイルソン型の
カレントミラー回路である。
１，第２のカレントミラー回路に電源として供給される
ため、第１，第２の入力電圧は電源電圧より低くなけれ
ばならないという規制を受けず、回路を使用できる範囲
が従来に比して大きく拡大される。請求項２に記載の発
明は、請求項１記載の電圧・電流変換回路において、前
記第１，第２のカレントミラー回路は、ウイルソン型の
カレントミラー回路である。
【０００８】このため、第１，第２のカレントミラー回
路それぞれの一対のトランジスタに流れる電流の同一性
が高くなる。
路それぞれの一対のトランジスタに流れる電流の同一性
が高くなる。
【０００９】
【発明の実施の形態】図１は本発明の電圧・電流変換回
路の一実施例の回路図を示す。同図中、一対の入力端子
２０，２１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加され
る。入力端子２０は、カレントミラー回路を構成するｐ
ｎｐトランジスタＱ１１，Ｑ１２のエミッタに接続さ
れ、入力端子２１はカレントミラー回路を構成するｐｎ
ｐトランジスタＱ２１，Ｑ２２のエミッタに接続されて
いる。
路の一実施例の回路図を示す。同図中、一対の入力端子
２０，２１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加され
る。入力端子２０は、カレントミラー回路を構成するｐ
ｎｐトランジスタＱ１１，Ｑ１２のエミッタに接続さ
れ、入力端子２１はカレントミラー回路を構成するｐｎ
ｐトランジスタＱ２１，Ｑ２２のエミッタに接続されて
いる。
【００１０】トランジスタＱ１１，Ｑ１２のベースは共
通接続されると共に、トランジスタＱ１２のコレクタに
接続されている。トランジスタＱ１１，Ｑ１２のコレク
タはｐｎｐトランジスタＱ１３，Ｑ１４のエミッタに接
続されている。トランジスタＱ１３，Ｑ１４のベースは
共通接続されると共にトランジスタＱ１３のコレクタに
接続されてカレントミラー回路を構成しており、トラン
ジスタＱ１１，Ｑ１２はトランジスタＱ１３，Ｑ１４と
共にウイルソン型のカレントミラー回路を構成してい
る。トランジスタＱ１３のコレクタは定電流Ｉを流す定
電流源２２を介して接地されている。トランジスタＱ１
４のコレクタはｎｐｎトランジスタＱ１５のコレクタに
接続されている。
通接続されると共に、トランジスタＱ１２のコレクタに
接続されている。トランジスタＱ１１，Ｑ１２のコレク
タはｐｎｐトランジスタＱ１３，Ｑ１４のエミッタに接
続されている。トランジスタＱ１３，Ｑ１４のベースは
共通接続されると共にトランジスタＱ１３のコレクタに
接続されてカレントミラー回路を構成しており、トラン
ジスタＱ１１，Ｑ１２はトランジスタＱ１３，Ｑ１４と
共にウイルソン型のカレントミラー回路を構成してい
る。トランジスタＱ１３のコレクタは定電流Ｉを流す定
電流源２２を介して接地されている。トランジスタＱ１
４のコレクタはｎｐｎトランジスタＱ１５のコレクタに
接続されている。
【００１１】一方、トランジスタＱ２１，Ｑ２２のベー
スは共通接続されると共に、トランジスタＱ２２のコレ
クタに接続されている。トランジスタＱ２１，Ｑ２２の
コレクタはｐｎｐトランジスタＱ２３，Ｑ２４のエミッ
タに接続されている。トランジスタＱ２３，Ｑ２４のベ
ースは共通接続されると共にトランジスタＱ２３のコレ
クタに接続されてカレントミラー回路を構成しており、
トランジスタＱ２１，Ｑ２２はトランジスタＱ２３，Ｑ
２４と共にウイルソン型のカレントミラー回路を構成し
ている。トランジスタＱ２３のコレクタは定電流Ｉを流
す定電流源２３を介して接地されている。トランジスタ
Ｑ２４のコレクタはｎｐｎトランジスタＱ２５のコレク
タに接続されている。
スは共通接続されると共に、トランジスタＱ２２のコレ
クタに接続されている。トランジスタＱ２１，Ｑ２２の
コレクタはｐｎｐトランジスタＱ２３，Ｑ２４のエミッ
タに接続されている。トランジスタＱ２３，Ｑ２４のベ
ースは共通接続されると共にトランジスタＱ２３のコレ
クタに接続されてカレントミラー回路を構成しており、
トランジスタＱ２１，Ｑ２２はトランジスタＱ２３，Ｑ
２４と共にウイルソン型のカレントミラー回路を構成し
ている。トランジスタＱ２３のコレクタは定電流Ｉを流
す定電流源２３を介して接地されている。トランジスタ
Ｑ２４のコレクタはｎｐｎトランジスタＱ２５のコレク
タに接続されている。
【００１２】トランジスタＱ１２のコレクタとトランジ
スタＱ２２のコレクタとの間は抵抗Ｒｇによって接続さ
れている。また、トランジスタＱ１５のベースはトラン
ジスタＱ１５のコレクタに接続されると共にトランジス
タＱ２５のベースと共通接続され、トランジスタＱ１
５，Ｑ２５のエミッタは接地されてカレントミラー回路
を構成している。また、トランジスタＱ２５のコレクタ
には出力端子２４が接続されている。この回路全体の電
源は入力電圧Ｖｉｎ１，Ｖｉｎ２から供給されている。
スタＱ２２のコレクタとの間は抵抗Ｒｇによって接続さ
れている。また、トランジスタＱ１５のベースはトラン
ジスタＱ１５のコレクタに接続されると共にトランジス
タＱ２５のベースと共通接続され、トランジスタＱ１
５，Ｑ２５のエミッタは接地されてカレントミラー回路
を構成している。また、トランジスタＱ２５のコレクタ
には出力端子２４が接続されている。この回路全体の電
源は入力電圧Ｖｉｎ１，Ｖｉｎ２から供給されている。
【００１３】ここで、ウイルソン型のカレントミラー回
路を構成するトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ
１４の動作について説明するに、トランジスタＱ１３，
Ｑ１４は、カレントミラー構成のトランジスタＱ１１，
Ｑ１２のベース電流の補正と、トランジスタＱ１１，Ｑ
１２のアーリー効果の除去を行っており、トランジスタ
Ｑ１１，Ｑ１２のエミッタ電流の同一性を高めている。
路を構成するトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ
１４の動作について説明するに、トランジスタＱ１３，
Ｑ１４は、カレントミラー構成のトランジスタＱ１１，
Ｑ１２のベース電流の補正と、トランジスタＱ１１，Ｑ
１２のアーリー効果の除去を行っており、トランジスタ
Ｑ１１，Ｑ１２のエミッタ電流の同一性を高めている。
【００１４】つまり、トランジスタＱ１３，Ｑ１４のベ
ース・エミッタ間順方向電圧降下をＶｂｅ１３，Ｖｂｅ
１４（Ｖｂｅ１３＝Ｖｂｅ１４）とすると、トランジス
タＱ１２のコレクタ電位−Ｖｂｅ１４＋Ｖｂｅ１３＝ト
ランジスタＱ１１のコレクタ電位、と表すことができ、
トランジスタＱ１１，Ｑ１２のコレクタ電位は同一とな
る。これによって、トランジスタＱ１１，Ｑ１２それぞ
れのエミッタ電流は同一となる。
ース・エミッタ間順方向電圧降下をＶｂｅ１３，Ｖｂｅ
１４（Ｖｂｅ１３＝Ｖｂｅ１４）とすると、トランジス
タＱ１２のコレクタ電位−Ｖｂｅ１４＋Ｖｂｅ１３＝ト
ランジスタＱ１１のコレクタ電位、と表すことができ、
トランジスタＱ１１，Ｑ１２のコレクタ電位は同一とな
る。これによって、トランジスタＱ１１，Ｑ１２それぞ
れのエミッタ電流は同一となる。
【００１５】これと同様にして、トランジスタＱ２３，
Ｑ２４のベース・エミッタ間順方向電圧降下をＶｂｅ２
３，Ｖｂｅ２４（Ｖｂｅ２３＝Ｖｂｅ２４）とすると、
トランジスタＱ２２のコレクタ電位−Ｖｂｅ２４＋Ｖｂ
ｅ２３＝トランジスタＱ２１のコレクタ電位、と表すこ
とができ、トランジスタＱ２１，Ｑ２２のコレクタ電位
は同一となる。これによって、トランジスタＱ２１，Ｑ
２２それぞれのエミッタ電流は同一となる。
Ｑ２４のベース・エミッタ間順方向電圧降下をＶｂｅ２
３，Ｖｂｅ２４（Ｖｂｅ２３＝Ｖｂｅ２４）とすると、
トランジスタＱ２２のコレクタ電位−Ｖｂｅ２４＋Ｖｂ
ｅ２３＝トランジスタＱ２１のコレクタ電位、と表すこ
とができ、トランジスタＱ２１，Ｑ２２のコレクタ電位
は同一となる。これによって、トランジスタＱ２１，Ｑ
２２それぞれのエミッタ電流は同一となる。
【００１６】また、定電流源２２，２３は同一の定電流
Ｉを流し、トランジスタＱ１５，Ｑ２５はカレントミラ
ー回路を構成し、それぞれのエミッタ電流は略同一（＝
Ｉ）であるため、トランジスタＱ１１，Ｑ１２，Ｑ２
１，Ｑ２２それぞれのエミッタ電流は同一となる。ここ
で、入力電圧Ｖｉｎ１，Ｖｉｎ２が同一の場合は、トラ
ンジスタＱ１２，Ｑ２２のベース・エミッタ間順方向電
圧降下をＶｂｅ１２，Ｖｂｅ２２（Ｖｂｅ１２＝Ｖｂｅ
２２）とすると、トランジスタＱ１２，Ｑ２２のコレク
タはＶｉｎ１−Ｖｂｅ１２＝Ｖｉｎ２−Ｖｂｅ２２と同
電位になるため、抵抗Ｒｇに電流は流れない。
Ｉを流し、トランジスタＱ１５，Ｑ２５はカレントミラ
ー回路を構成し、それぞれのエミッタ電流は略同一（＝
Ｉ）であるため、トランジスタＱ１１，Ｑ１２，Ｑ２
１，Ｑ２２それぞれのエミッタ電流は同一となる。ここ
で、入力電圧Ｖｉｎ１，Ｖｉｎ２が同一の場合は、トラ
ンジスタＱ１２，Ｑ２２のベース・エミッタ間順方向電
圧降下をＶｂｅ１２，Ｖｂｅ２２（Ｖｂｅ１２＝Ｖｂｅ
２２）とすると、トランジスタＱ１２，Ｑ２２のコレク
タはＶｉｎ１−Ｖｂｅ１２＝Ｖｉｎ２−Ｖｂｅ２２と同
電位になるため、抵抗Ｒｇに電流は流れない。
【００１７】例えば、入力電圧Ｖｉｎ２が上昇してＶｉ
ｎ１＜Ｖｉｎ２となると、Ｖｉｎ１−Ｖｂｅ１２＜Ｖｉ
ｎ２−Ｖｂｅ２２となり、抵抗ＲｇにトランジスタＱ２
２側からトランジスタＱ１２側に向けて電流Ｉｒ［Ｉｒ
＝（Ｖｉｎ２−Ｖｉｎ１）／Ｒｇ］が流れる。これによ
って、トランジスタＱ２４のコレクタ電流が減少する
が、その分だけ、つまり電流Ｉｒと同量の電流Ｉｏｕｔ
が後続回路から出力端子２４に流入する。
ｎ１＜Ｖｉｎ２となると、Ｖｉｎ１−Ｖｂｅ１２＜Ｖｉ
ｎ２−Ｖｂｅ２２となり、抵抗ＲｇにトランジスタＱ２
２側からトランジスタＱ１２側に向けて電流Ｉｒ［Ｉｒ
＝（Ｖｉｎ２−Ｖｉｎ１）／Ｒｇ］が流れる。これによ
って、トランジスタＱ２４のコレクタ電流が減少する
が、その分だけ、つまり電流Ｉｒと同量の電流Ｉｏｕｔ
が後続回路から出力端子２４に流入する。
【００１８】逆に、入力電圧Ｖｉｎ１が上昇してＶｉｎ
１＞Ｖｉｎ２となると、Ｖｉｎ１−Ｖｂｅ１２＞Ｖｉｎ
２−Ｖｂｅ２２となり、抵抗ＲｇにトランジスタＱ１２
側からトランジスタＱ２２側に向けて電流Ｉｒ’［Ｉ
ｒ’＝（Ｖｉｎ１−Ｖｉｎ２）／Ｒｇ］が流れる。これ
によって、トランジスタＱ２４のコレクタ電流が増大す
るが、その分だけ、つまり電流Ｉｒ’と同量の電流Ｉｏ
ｕｔが後続回路に向けて流出する。
１＞Ｖｉｎ２となると、Ｖｉｎ１−Ｖｂｅ１２＞Ｖｉｎ
２−Ｖｂｅ２２となり、抵抗ＲｇにトランジスタＱ１２
側からトランジスタＱ２２側に向けて電流Ｉｒ’［Ｉ
ｒ’＝（Ｖｉｎ１−Ｖｉｎ２）／Ｒｇ］が流れる。これ
によって、トランジスタＱ２４のコレクタ電流が増大す
るが、その分だけ、つまり電流Ｉｒ’と同量の電流Ｉｏ
ｕｔが後続回路に向けて流出する。
【００１９】このようにして、入力電圧Ｖｉｎ１，Ｖｉ
ｎ２の入力電圧差（Ｖｉｎ１−Ｖｉｎ２）に応じた電流
Ｉｏｕｔが出力端子２４から出力される。また、この回
路の電源は入力電圧Ｖｉｎ１，Ｖｉｎ２から供給され、
入力電圧Ｖｉｎ１，Ｖｉｎ２を規制する条件はなく、こ
の回路を使用できる範囲は従来に比して大きく拡大され
る。
ｎ２の入力電圧差（Ｖｉｎ１−Ｖｉｎ２）に応じた電流
Ｉｏｕｔが出力端子２４から出力される。また、この回
路の電源は入力電圧Ｖｉｎ１，Ｖｉｎ２から供給され、
入力電圧Ｖｉｎ１，Ｖｉｎ２を規制する条件はなく、こ
の回路を使用できる範囲は従来に比して大きく拡大され
る。
【００２０】上記実施例のｐｎｐトランジスタをｎｐｎ
トランジスタに、ｎｐｎトランジスタをｐｎｐトランジ
スタに置き換え、かつ、接地レベルの代わりに負の電源
を使用して、接地レベル以下の入力電圧Ｖｉｎ１，Ｖｉ
ｎ２を取り扱う構成にしても良く、更には、上記実施例
の回路と、前述のｐｎｐトランジスタとｎｐｎトランジ
スタとを置き換えた回路とを併設し、入力電圧Ｖｉｎ
１，Ｖｉｎ２が接地レベル以上か接地レベル以下かによ
って入力端子をいずれか一方の回路に接続するよう切り
換える構成とすることも可能である。
トランジスタに、ｎｐｎトランジスタをｐｎｐトランジ
スタに置き換え、かつ、接地レベルの代わりに負の電源
を使用して、接地レベル以下の入力電圧Ｖｉｎ１，Ｖｉ
ｎ２を取り扱う構成にしても良く、更には、上記実施例
の回路と、前述のｐｎｐトランジスタとｎｐｎトランジ
スタとを置き換えた回路とを併設し、入力電圧Ｖｉｎ
１，Ｖｉｎ２が接地レベル以上か接地レベル以下かによ
って入力端子をいずれか一方の回路に接続するよう切り
換える構成とすることも可能である。
【００２１】なお、トランジスタＱ１１〜Ｑ１４が請求
項に記載の第１のカレントミラー回路に対応し、トラン
ジスタＱ２１〜Ｑ２４が第２のカレントミラー回路に対
応し、トランジスタＱ１５，Ｑ２５が第３のカレントミ
ラー回路に対応する。
項に記載の第１のカレントミラー回路に対応し、トラン
ジスタＱ２１〜Ｑ２４が第２のカレントミラー回路に対
応し、トランジスタＱ１５，Ｑ２５が第３のカレントミ
ラー回路に対応する。
【００２２】
【発明の効果】上述の如く、請求項１に記載の発明は、
第１，第２の入力電圧の差に応じた電流を出力する電圧
・電流変換回路において、前記第１の入力電圧を電源と
して供給され、少なくとも一対のトランジスタで構成さ
れる第１のカレントミラー回路と、前記第２の入力電圧
を電源として供給され、少なくとも一対のトランジスタ
で構成される第２のカレントミラー回路と、前記第１の
カレントミラー回路の一方のトランジスタと前記第２の
カレントミラー回路の一方のトランジスタとの間を接続
する抵抗と、前記第１のカレントミラー回路の一方のト
ランジスタに電流を供給する電流源のトランジスタと前
記第２のカレントミラー回路の一方のトランジスタに電
流を供給する電流源のトランジスタとで構成され、前記
電流源のトランジスタのいずれか一方に電流出力端子を
接続された第３のカレントミラー回路とを有する。
第１，第２の入力電圧の差に応じた電流を出力する電圧
・電流変換回路において、前記第１の入力電圧を電源と
して供給され、少なくとも一対のトランジスタで構成さ
れる第１のカレントミラー回路と、前記第２の入力電圧
を電源として供給され、少なくとも一対のトランジスタ
で構成される第２のカレントミラー回路と、前記第１の
カレントミラー回路の一方のトランジスタと前記第２の
カレントミラー回路の一方のトランジスタとの間を接続
する抵抗と、前記第１のカレントミラー回路の一方のト
ランジスタに電流を供給する電流源のトランジスタと前
記第２のカレントミラー回路の一方のトランジスタに電
流を供給する電流源のトランジスタとで構成され、前記
電流源のトランジスタのいずれか一方に電流出力端子を
接続された第３のカレントミラー回路とを有する。
【００２３】このように、第１，第２の入力電圧が第
１，第２のカレントミラー回路に電源として供給される
ため、第１，第２の入力電圧は電源電圧より低くなけれ
ばならないという規制を受けず、回路を使用できる範囲
が従来に比して大きく拡大される。請求項２に記載の発
明は、請求項１記載の電圧・電流変換回路において、前
記第１，第２のカレントミラー回路は、ウイルソン型の
カレントミラー回路である。
１，第２のカレントミラー回路に電源として供給される
ため、第１，第２の入力電圧は電源電圧より低くなけれ
ばならないという規制を受けず、回路を使用できる範囲
が従来に比して大きく拡大される。請求項２に記載の発
明は、請求項１記載の電圧・電流変換回路において、前
記第１，第２のカレントミラー回路は、ウイルソン型の
カレントミラー回路である。
【００２４】このため、第１，第２のカレントミラー回
路それぞれの一対のトランジスタに流れる電流の同一性
が高くなる。
路それぞれの一対のトランジスタに流れる電流の同一性
が高くなる。
【図１】本発明の電圧・電流変換回路の一実施例の回路
図である。
図である。
【図２】従来の電圧・電流変換回路の一例の回路図であ
る。
る。
Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４ ｐｎｐトランジスタ Ｑ１５，Ｑ２５ ｎｐｎトランジスタ Ｒｇ，Ｒ１ 抵抗 ２０，２１ 入力端子 ２２，２３ 定電流源 ２４ 出力端子
Claims (2)
- 【請求項１】 第１，第２の入力電圧の差に応じた電流
を出力する電圧・電流変換回路において、 前記第１の入力電圧を電源として供給され、少なくとも
一対のトランジスタで構成される第１のカレントミラー
回路と、 前記第２の入力電圧を電源として供給され、少なくとも
一対のトランジスタで構成される第２のカレントミラー
回路と、 前記第１のカレントミラー回路の一方のトランジスタと
前記第２のカレントミラー回路の一方のトランジスタと
の間を接続する抵抗と、 前記第１のカレントミラー回路の一方のトランジスタに
電流を供給する電流源のトランジスタと前記第２のカレ
ントミラー回路の一方のトランジスタに電流を供給する
電流源のトランジスタとで構成され、前記電流源のトラ
ンジスタのいずれか一方に電流出力端子を接続された第
３のカレントミラー回路とを有することを特徴とする電
圧・電流変換回路。 - 【請求項２】 請求項１記載の電圧・電流変換回路にお
いて、 前記第１，第２のカレントミラー回路は、ウイルソン型
のカレントミラー回路であることを特徴とする電圧・電
流変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063913A JP2000261260A (ja) | 1999-03-10 | 1999-03-10 | 電圧・電流変換回路 |
| US09/511,935 US6166529A (en) | 1999-03-10 | 2000-02-24 | Voltage-current conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063913A JP2000261260A (ja) | 1999-03-10 | 1999-03-10 | 電圧・電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261260A true JP2000261260A (ja) | 2000-09-22 |
Family
ID=13243063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11063913A Pending JP2000261260A (ja) | 1999-03-10 | 1999-03-10 | 電圧・電流変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6166529A (ja) |
| JP (1) | JP2000261260A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417891B2 (ja) * | 1999-10-27 | 2003-06-16 | 株式会社オートネットワーク技術研究所 | 電流検出装置 |
| DE10145562A1 (de) * | 2001-09-14 | 2003-04-24 | Infineon Technologies Ag | Komparator |
| US7215187B2 (en) * | 2004-07-23 | 2007-05-08 | The Hong Kong University Of Science And Technology | Symmetrically matched voltage mirror and applications therefor |
| JP4721726B2 (ja) * | 2005-02-25 | 2011-07-13 | 富士通セミコンダクター株式会社 | 差動増幅器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| US5519309A (en) * | 1988-05-24 | 1996-05-21 | Dallas Semiconductor Corporation | Voltage to current converter with extended dynamic range |
| KR0134661B1 (ko) * | 1995-04-24 | 1998-04-25 | 김광호 | 전위전류 변환기 |
| JP3525655B2 (ja) * | 1996-12-05 | 2004-05-10 | ミツミ電機株式会社 | 定電圧回路 |
-
1999
- 1999-03-10 JP JP11063913A patent/JP2000261260A/ja active Pending
-
2000
- 2000-02-24 US US09/511,935 patent/US6166529A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6166529A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092529B2 (ja) | ウィンドウコンパレータ回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JP2000075942A (ja) | オフセット電圧トリミング回路 | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| JPS6252486B2 (ja) | ||
| JP3272749B2 (ja) | 入力電流に対して出力電流が所定の比率を有する電流源 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP3244074B2 (ja) | 出力レベル制御回路 | |
| JPH0151207B2 (ja) | ||
| JP2004213272A (ja) | ザッピング回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JP3335783B2 (ja) | 電圧制限回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JPH0564486B2 (ja) | ||
| JPS63178611A (ja) | 利得制御回路 | |
| JPH0453443B2 (ja) | ||
| JPH07175546A (ja) | 電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |