JPH08102627A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【構成】 本発明においては、電源電圧ＶCCの値の変動
の影響を受けることがないように、微少電流源を得るこ
とができる回路を構成する複数のカレントミラー回路
を、定電流源ＩO を介して電源電圧ＶCCに接続する構成
とする。そして初段のカレントミラー回路の基準電流
を、入力に接続する負荷素子と、それぞれのカレントミ
ラー回路を構成するトランジスタのエミッタ面積比によ
り規定する。 【効果】 本発明によれば、回路を構成する各カレント
ミラー回路にかかる電圧を、第一のカレントミラー回路
の基準側の電圧降下によって規定することができ、電源
電圧ＶCCの変動によらず、定電流源ＩO の値が変化しな
い限りは、安定した微少な出力電流を得ることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路、特に低
電圧において動作可能な微少電流を出力する微少電流源
を具備した半導体集積回路に関する。

【０００２】

【従来の技術】従来の技術として、複数のカレントミラ
ー回路により微少電流を出力する微少電流源を構成した
場合の回路の一例を図８に示す。第一及び第二トランジ
スタＱ1 とＱ2 は、エミッタ面積比がＬ：１のＮＰＮト
ランジスタであり、Ｑ1 のコレクタは電流ＩO を出力す
る定電流源１２を介して電源電圧ＶCCに接続され、且つ
エミッタは接地されている。またＱ1 とＱ2 のベースは
共通に接続され、さらにＱ1 のコレクタに接続されてい
る。またＱ2 のエミッタは接地されている。Ｑ1とＱ2
により第一のカレントミラー回路が構成されている。

【０００３】第三及び第四トランジスタＱ3 とＱ4 は、
エミッタ面積が等しいＰＮＰトランジスタであり、それ
ぞれのエミッタは電源電圧ＶCCに接続されており、ベー
スは共通に接続され、さらにＱ3 のコレクタに接続され
ている。またＱ3 のコレクタはＱ2 のコレクタに接続さ
れている。Ｑ3 とＱ4 により第二のカレントミラー回路
が構成されている。

【０００４】第五及び第六トランジスタＱ5 とＱ6 は、
エミッタ面積比がＭ：１のＮＰＮトランジスタであり、
それぞれのエミッタは接地されており、ベースは共通に
接続され、さらにＱ5 のコレクタに接続されている。ま
たＱ5 のコレクタはＱ4 のコレクタに接続されている。
Ｑ5 とＱ6 により第三のカレントミラー回路が構成され
ている。そしてＱ6 のコレクタ電流を微少電流源の出力
電流ＩOUT として取り出す。

【０００５】続いて上記に示した回路の動作について説
明する。Ｑ1 とＱ2 はカレントミラー回路を構成してお
り、そのエミッタ面積比Ｌ：１であるので、定電流源１
２によって規定された第一のカレントミラー回路の基準
電流であるＱ1 のコレクタ電流ＩO は、Ｑ2 のコレクタ
電流としてはＩO ／Ｌとなる。第二のカレントミラー回
路の基準電流であるＱ3 のコレクタ電流はＱ2 のコレク
タ電流と等しく、またＱ3 とＱ4 はカレントミラー回路
を構成しており、エミッタ面積が等しいので、Ｑ3 とＱ
4 のコレクタ電流はＩO ／Ｌとなる。第三のカレントミ
ラー回路の基準電流であるＱ5 のコレクタ電流はＱ4 の
コレクタ電流と等しく、Ｑ5 とＱ6 はカレントミラー回
路を構成しており、エミッタ面積がＭ：１であるので、
Ｑ3 とＱ4 のコレクタ電流はＩO ／（Ｌ・Ｍ）となる。

【０００６】よって例えばＩO ＝１００μＡ、Ｌ＝Ｍ＝
１０の場合、Ｑ6 のコレクタ電流、つまり上記回路の出
力電流ＩOUT は１μＡとなる。このように上記のような
微少電流源は、定電流源によって得られた電流をその１
／１００〜１／１０００程度の微少電流にして出力する
ものである。

【０００７】

【発明が解決しようとする課題】しかしながら上記のよ
うな回路構成の微少電流源は次に示す問題点がある。す
なわち、電源電圧ＶCCの値が電源電圧ＶCCに接続されて
いる他の回路の影響により変動した場合、各トランジス
タのコレクタ、エミッタ間の電圧ＶCEも変動することに
なる。

【０００８】このＶCEの変動によって各トランジスタに
アーリー効果が生じ、コレクタ電流が変化する。このコ
レクタ電流の変化は出力電流の値に影響を及ぼし、結果
的に電源電圧ＶCCが変化することにより、出力電流ＩOU
T の値が変化する。例えば上記に示した回路を例にとっ
て説明すれば、電源電圧ＶCCの変化によってＱ1 のコレ
クタ電流の値は、定電流源によって規定されているため
大きな影響は受けないが、Ｑ2 のコレクタ電流は本来Ｑ
1 とＱ2 のエミッタ面積の比によりＩO ／Ｌとなるもの
が、Ｑ2 のアーリー効果によりその値が変動することに
なる。またＱ2と同様にＱ4 のアーリー効果により、Ｑ4
のコレクタ電流も変化するため、Ｑ6のコレクタ電流で
ある出力電流ＩOUT が変化する。さらに出力する電流の
値は微少であるためその精度についても、高いものが要
求される。従って、電源電圧ＶCCの変動による出力電流
の変動は従来より大きな問題となっていた。

【０００９】

【課題を解決するための手段】上記の問題点を解決する
ため本発明においては、電源電圧ＶCCの値の変動の影響
を受けることがないように、微少電流を得ることができ
る回路を構成する複数のカレントミラー回路を、定電流
源を介して電源電圧ＶCCに接続する構成とする。そして
初段である第一のカレントミラー回路の基準電流を、入
力に接続する負荷素子と、それぞれのカレントミラー回
路を構成するトランジスタのエミッタ面積比により規定
する。よって各カレントミラー回路を構成するトランジ
スタにかかる電位が変動することがないように固定し、
電源電圧ＶCCの変動の影響による微少電流源としての出
力電流の変動を抑制する。

【００１０】

【作用】本発明によれば、回路を構成する複数のカレン
トミラー回路を、定電流源を介して電源電圧ＶCCに接続
する構成とし、初段のカレントミラー回路の基準電流
を、それぞれのカレントミラー回路に流れる電流値をカ
レントミラー回路を構成する各トランジスタのエミッタ
面積比により規定することにより、各カレントミラー回
路にかかる電圧を、第一のカレントミラー回路の基準側
の電圧降下によって規定することができ、電源電圧ＶCC
の変動によらず、定電流源より発生する電流値が変化し
ない限りは、安定した微少な出力電流を得ることができ
る。

【００１１】

【実施例】本発明の第一の実施例の回路構成について図
１を参照して説明する。まず電源電圧ＶCCには、定電流
源１１が接続されている。この定電流源１１は、従来よ
り用いられている回路と同様であるので説明を省略す
る。回路の初段の第一のカレントミラー回路を構成する
ＮＰＮ型のトランジスタＱ1 は、電圧降下を生じさせる
負荷素子である抵抗Ｒ1 を介して、定電流源１１に接続
されている。第一のカレントミラー回路を構成するＮＰ
Ｎ型のトランジスタＱ1 とＱ2 は、エミッタ面積比が
１：Ｌであり、互いにベースが接続され、さらにこのベ
ースはＱ1 のコレクタに接続されている。またＱ1 とＱ
2 のエミッタは、基準電位であるＧＮＤに接続されてい
る。

【００１２】第二のカレントミラー回路を構成するＰＮ
Ｐ型のトランジスタＱ3 とＱ4 はエミッタの面積比が
１：Ｍであり、それぞれのエミッタは、定電流源１１を
介して電源電圧ＶCCに接続され、互いにベースは接続さ
れ、さらにこのベースはＱ3 のコレクタに接続されてい
る。Ｑ3 のコレクタはＱ2 のコレクタに接続され、Ｑ4
のコレクタは基準電位であるＧＮＤに接続されている。

【００１３】またＱ1 のエミッタ面積と等しいエミッタ
面積を有するＮＰＮ型のトランジスタＱ5 は、そのベー
スはＱ1 とＱ2 のベースに接続され、これらと同電位と
なっており、Ｑ5 のエミッタはＧＮＤに接続されてい
る。微少電流源としての出力電流ＩOUT はＱ5 のコレク
タ電流を用いる。

【００１４】続いて第二の実施例の回路構成について図
２を参照して説明する。第二の実施例は、基本的な回路
構成は第一の実施例に示したものと同様である。この変
形例においては図１に示した回路に、さらに定電流源１
１にベースが接続され、Ｑ5のコレクタにエミッタが接
続されたＮＰＮ型のトランジスタＱ6 を有するものであ
り、Ｑ5 と共にカスコード接続を構成する。微少電流源
としての出力電流ＩOUT はＱ6 のコレクタ電流を用い
る。ここでＱ6 のベースには定電流源１１からベース電
流が流れることとなるが、Ｑ6 の電流増幅率が大きいた
め出力電流に影響を与えるほどの大きさとはならず、事
実上無視しても差し支えない。

【００１５】続いて第三の実施例の回路構成について図
３を参照して説明する。第三の実施例は第一の実施例で
示した第一と第二のカレントミラー回路を有し、この他
に定電流源１１にベースが接続され、エミッタが抵抗Ｒ
1 と等しい値を有する抵抗Ｒ2 を介して基準電位である
ＧＮＤに接続されたＮＰＮ型の第七トランジスタＱ7を
有するものである。微少電流源としての出力電流ＩOUT
はＱ7 のコレクタ電流を用いる。第二の実施例と同様に
Ｑ7 のベースには定電流源１１からベース電流が流れる
ことになるが、上記同様の理由により、事実上無視して
も差し支えない。 上記の第一乃至第三の実施例の回路
構成は、同時に一つの回路に用いることもできるし、ま
た第一の実施例または第三の実施例をそれぞれ単独で用
いることもできる。さらに同時に一つの回路内に第一乃
至第三の実施例の回路を多数用い、出力電流を多数取り
出すこともできる。

【００１６】続いて上記に示した第一乃至第三の実施例
の回路の動作について説明する。回路に流れる総電流量
は定電流源１１によって規定される。本実施例において
は定電流源１１より発生する電流値をＩO とする。第一
のカレントミラー回路の基準電流となるＱ1 のコレクタ
電流Ｉ1 により、Ｑ1 と定電流源との間に接続された負
荷素子である抵抗Ｒ1 における電圧降下の値が規定され
る。このため第一及び第二のカレントミラー回路を構成
する各トランジスタにかかる電圧が規定され、ＩO が変
化しない限りにおいては、各トランジスタのコレクタ、
エミッタ間電圧ＶCEは変動しない。

【００１７】第一及び第二の実施例では、Ｑ1 のコレク
タ電流によりＲ1 における電圧降下が生じ、Ｑ1 のコレ
クタ電圧及びベース電圧が規定される。Ｑ5 のベースは
Ｑ1のベースと同電位であり、そのエミッタは基準電位
であるＧＮＤに接続されているので、Ｑ5 のコレクタ電
流つまり定電流源としての出力電流ＩOUT の値は、第一
のカレントミラー回路の基準電流Ｉ1 と等しくなる。

【００１８】また第三の実施例では、上記と同様に基準
電流Ｉ1 の値が第一と第二のカレントミラー回路によっ
て規定される。また第一のカレントミラー回路における
負荷素子Ｒ1 と、Ｑ7 のエミッタに接続されている負荷
素子Ｒ2 の値は等しく、またＱ1 のベース、エミッタ間
電圧とＱ7 のベース、エミッタ間電圧は等しく、Ｑ7の
コレクタ電流はＩ1 と等しい。よってＱ7 のエミッタ電
流つまり定電流源としての出力電流ＩOUT の値は、第一
のカレントミラー回路の基準電流Ｉ1 と等しくなる。

【００１９】次にＱ1 のコレクタ電流Ｉ1 の規定の方法
について説明する。Ｑ1 とＱ2 のエミッタ面積比は１：
Ｌであるので、第二のカレントミラー回路の基準電流と
なるＱ2 のコレクタ電流はＬＩ1 となる。第二のカレン
トミラー回路を構成するトランジスタＱ3 とＱ4 のエミ
ッタ面積比は１：Ｍであるので、Ｑ4 のコレクタ電流は
ＬＭＩ1 となる。Ｑ1 のコレクタ電流Ｉ1 とＱ3 のコレ
クタ電流ＬＩ1 とＱ4のコレクタ電流ＬＭＩ1 の総和が
電流値ＩO となるので、ＩO ＝（１＋Ｌ＋ＬＭ）Ｉ1 と
いう関係が成立し、これによりＱ1 のコレクタ電流が規
定される。

【００２０】以上の様に第一乃至第三の実施例に示した
回路構成においては、微少電流源としての出力電流ＩOU
T は第一のカレントミラー回路の基準電流Ｉ1 と等し
い。例えば定電流源より出力される電流値ＩO ＝１００
μＡ、Ｑ1 とＱ2 のエミッタ面積比を１：９、Ｑ3 とＱ
4 のエミッタ面積比を１：１０とすれば、Ｉ1 はＩO ／
１００となり、出力電流ＩOUT は１μＡとなるので、定
電流源１１で発生した電流から微少な電流を出力電流と
して得ることができる。

【００２１】続いて本発明の第四の実施例の回路構成に
ついて、図４を参照して説明する。第四の実施例は第一
の実施例の回路構成に、さらに第三のカレントミラー回
路を付加した構成であり、第一の実施例の回路に比べさ
らに微少な電流を得ることができるものである。第四の
実施例の回路構成は、第一の実施例中の第一と第二のカ
レントミラー回路までの構成が同一である。よって新た
に加わった第三のカレントミラー回路を中心に説明す
る。

【００２２】第三のカレントミラー回路を構成するトラ
ンジスタＱ5 とＱ6 のエミッタ面積比は１：Ｎであり、
第一の実施例においては基準電位であるＧＮＤに接続さ
れていたＱ4 のコレクタをＱ5 のコレクタに接続する。
またＱ5 とＱ6 のベースは互いに接続され、Ｑ5 のコレ
クタに接続され、それぞれのエミッタは基準電位である
ＧＮＤに接続されている。またＱ6 のコレクタは定電流
源を介して電源電圧ＶCCに接続されている。

【００２３】続いて第五の実施例の回路構成について図
５を参照して説明する。基本的な回路構成は第四の実施
例に示したものと同様である。この変形例においては、
図４で示した回路に、さらに定電流源１１にベースが接
続され、Ｑ7 のコレクタにエミッタが接続されたＮＰＮ
型のトランジスタＱ8 を有するものであり、Ｑ7 と共に
カスコード接続を構成する。微少電流源としての出力電
流ＩOUT はＱ8 のコレクタ電流を用いる。ここでＱ8 の
ベースには定電流源１１からベース電流が流れることと
なるが、Ｑ8 の電流増幅率が大きいため出力電流に影響
を与えるほどの大きさとはならず、事実上無視しても差
し支えない。

【００２４】続いて第六の実施例の回路構成について図
６を参照して説明する。第六の実施例は第四の実施例で
示した第一乃至第三のカレントミラー回路を有し、この
他に定電流源１１にベースが接続され、エミッタが抵抗
Ｒ1 と等しい値を有する抵抗Ｒ2 を介してＧＮＤに接続
されたＮＰＮ型のトランジスタＱ9 を有するものであ
る。 よって微少電流源としての出力電流ＩOUT はＱ9
のコレクタ電流を用いる。第五の実施例と同様にＱ9 の
ベースには定電流源１１からベース電流が流れることに
なるが、上記同様の理由により、事実上無視しても差し
支えない。

【００２５】上記の第四乃至第六の実施例の回路構成
は、同時に一つの回路に用いることもできるし、また第
四の実施例または第六の実施例をそれぞれ単独で用いる
こともできる。さらに同時に一つの回路内に第四乃至第
六の実施例の回路を多数用い、出力電流を多数取り出す
こともできる。

【００２６】続いて上記に示した第四乃至第六の実施例
の回路の動作について説明する。第一乃至第三の実施例
と同様に、第一乃至第三のカレントミラー回路を構成す
るトランジスタにかかる電圧は、第一のカレントミラー
回路の基準電流による電圧降下により規定されており、
電流値ＩO が変化しない限りにおいては、各トランジス
タのコレクタ、エミッタ間電圧ＶCEは変動することがな
い。

【００２７】第四及び第五の実施例では、Ｑ1 のコレク
タ電流Ｉ1 によりＲ1 における電圧降下が生じ、Ｑ1 の
コレクタ電圧及びベース電圧が規定される。Ｑ7 のベー
スはＱ1 のベースと同電位であり、そのエミッタはＧＮ
Ｄに接続されているので、Ｑ7 のコレクタ電流つまり定
電流源としての出力電流ＩOUT の値は、第一のカレント
ミラー回路の基準電流Ｉ1 と等しくなる。

【００２８】また第六の実施例では、上記と同様に基準
電流Ｉ1 の値が第一乃至第三のカレントミラー回路によ
って規定される。また第一のカレントミラー回路におけ
る負荷素子Ｒ1 とＱ9 のエミッタに接続されている負荷
素子Ｒ2 の値は等しく、またＱ1 のベース、エミッタ間
電圧とＱ9 のベース、エミッタ間電圧は等しく、Ｑ9の
コレクタ電流はＩ1 と等しい。よってＱ9 のエミッタ電
流つまり定電流源としての出力電流ＩOUT の値は、第一
のカレントミラー回路の基準電流Ｉ1 と等しくなる。

【００２９】次にＱ1 のコレクタ電流Ｉ1 の規定の方法
について説明する。トランジスタＱ1 とＱ2 のエミッタ
の面積比は１：Ｌであるので、Ｑ2 のコレクタ電流はＬ
Ｉ1となり、これが第二のカレントミラー回路の基準電
流となる。第二のカレントミラー回路を構成するトラン
ジスタＱ3 とＱ4 のエミッタ面積比は１：Ｍであるの
で、Ｑ4 のコレクタ電流はＬＭＩ1 となる。また上記の
ようにＱ6 のコレクタ電流はＬＭＮＩ1 であるので、Ｑ
1 のコレクタ電流Ｉ1 と、Ｑ3 のコレクタ電流ＬＩ1
と、Ｑ4 のコレクタ電流ＬＭＩ1 及びＱ6 のコレクタ電
流の総和が、定電流源１１より発生する電流値ＩO とな
るので、ＩO ＝（１＋Ｌ＋ＬＭ＋ＬＭＮ）Ｉ1 という関
係が成立し、これによりＱ1 のコレクタ電流が規定され
る。

【００３０】よって微少電流源としての出力電流ＩOUT
は、例えば定電流源より出力される電流値ＩO ＝１００
μＡ、Ｑ1 とＱ2 のエミッタ面積比を１：９、Ｑ3 とＱ
4 のエミッタ面積比を１：１０、Ｑ5 とＱ6 のエミッタ
面積比を１：１０とすれば、Ｉ1 はＩO ／１０００とな
り出力電流ＩOUT は０．１μＡとなり、微少な電流を出
力電流として得ることができる。

【００３１】次に上記の第一乃至第六の実施例における
効果について説明する。すなわち、微少電流源を構成す
る各カレントミラー回路に流れる電流量の総和は、定電
流源により規定される。また回路を構成する各カレント
ミラー回路の各トランジスタのエミッタ面積比を設定す
ることにより、各カレントミラー回路に流れる基準電流
及び出力電流も規定される。第一のカレントミラー回路
の基準側には所定の負荷素子が接続されているため、基
準電圧が規定されることにより電圧降下も規定される。
よって各カレントミラー回路にかかる電圧は、第一のカ
レントミラー回路の基準側の電圧降下によって規定され
るので、電源電圧ＶCCの変動によらず、定電流源の値が
変化しない限りは一定となり、電源電圧ＶCCの変動によ
らず、安定した微少な出力電流を得ることができる。

【００３２】続いて図７において電源電圧ＶCCが変化し
た際の、微少電流源の出力電流の変化を示す。図中
（ａ）は本発明の第一の実施例における図１に示す回路
による特性であり、（ｂ）は従来の例として図８に示す
回路による特性を示すものである。図示するように従来
の回路による特性（ｂ）においては、電源電圧ＶCCの変
化にともなって出力電流も変化しているが、本発明の回
路による特性（ａ）においては、電源電圧ＶCCの変化に
よらず、広範囲の電源電圧ＶCCにわたって、安定した一
定の出力電流が得られていることが分かる。

【００３３】上記の第一乃至第六の実施例においては、
回路に最大で３つのカレントミラー回路を含む回路構成
のものについて示したがこれに限定されることはない。
例えば第四の実施例においては、Ｑ6 のコレクタ電流つ
まり第三のカレントミラー回路の出力電流を基準電流と
する第四のカレントミラー回路を接続する等、前段のカ
レントミラー回路の出力電流を基準電流とするカレント
ミラー回路を順次接続してゆくことにより、定電流源Ｉ
O からの電流路が増加することになり、よって第一のカ
レントミラー回路の基準電流が減少することになるの
で、より微少な電流を得ることができる微少電流源を得
ることができる。

【００３４】また上記第一乃至第六の実施例において示
したトランジスタと全く逆の極性を有するトランジスタ
を用いることもできるし、トランジスタのエミッタ面積
や、負荷素子として用いる抵抗の抵抗値、または負荷素
子にダイオードを用いる等、本発明の趣旨を逸脱しない
範囲で種々変形して実施することができる。

【００３５】

【発明の効果】本発明によれば、回路を構成する各カレ
ントミラー回路にかかる電圧を、第一のカレントミラー
回路の基準側の電圧降下によって規定することができ、
電源電圧ＶCCの変動によらず、定電流源ＩO の値が変化
しない限りは、安定した微少な出力電流を得ることがで
きる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す回路図。

【図２】本発明の第二の実施例を示す回路図。

【図３】本発明の第三の実施例を示す回路図。

【図４】本発明の第四の実施例を示す回路図。

【図５】本発明の第五の実施例を示す回路図。

【図６】本発明の第六の実施例を示す回路図。

【図７】本発明の効果を示す説明図。

【図８】従来例を示す回路図。

【符号の説明】

１１、１２ 定電流源

Claims (14)

【特許請求の範囲】
1. 【請求項１】 定電流を発生する定電流源と、 この定電流源に一端が接続された第一負荷素子と、 この第一負荷素子の他端にコレクタとベースとが接続さ
   れ、基準電位にエミッタが接続された第一極性の第一ト
   ランジスタと、 この第一トランジスタのベースとコレクタとにベースが
   接続され、前記基準電位にエミッタが接続された前記第
   一トランジスタのエミッタ面積のＬ倍のエミッタ面積を
   有する第一極性の第二トランジスタと、 前記定電流源にエミッタが接続され、前記第二トランジ
   スタのコレクタにコレクタとベースとが接続された第二
   極性の第三トランジスタと、 この第三トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にエミッタが接続され、前記基
   準電位にコレクタが接続された前記第三トランジスタの
   エミッタ面積のＭ倍のエミッタ面積を有する第二極性の
   第四トランジスタと、 前記第一トランジスタのベースにベースが接続され、前
   記基準電位にエミッタが接続された第一極性の第五トラ
   ンジスタとを有し、 前記第五トランジスタのコレクタ電流を第一出力とする
   微少電流源を有する半導体集積回路。
2. 【請求項２】 請求項１記載の微少電流源を有する半導
   体集積回路において、 前記基準電位に一端が接続された前記第一負荷素子と同
   一のインピーダンス値を有する第二負荷素子と、 前記第二負荷素子の他端にエミッタが接続され、前記定
   電流源にベースが接続された第一極性の第六トランジス
   タとを有し、 前記第六トランジスタのコレクタ電流を第二出力とする
   微少電流源を有する半導体集積回路。
3. 【請求項３】 請求項１または２記載の微少電流源を有
   する半導体集積回路において、 前記第五トランジスタのコレクタにエミッタが接続さ
   れ、前記定電流源にベースが接続された第一極性の第七
   トランジスタを有し、 前記第七トランジスタのコレクタ電流を第三出力とする
   微少電流源を有する半導体集積回路。
4. 【請求項４】 定電流を発生する定電流源と、 この定電流源に一端が接続された第一負荷素子と、 この第一負荷素子の他端にコレクタが接続され、基準電
   位にエミッタが接続された第一極性の第一トランジスタ
   と、 この第一トランジスタのベースとコレクタとにベースが
   接続され、前記基準電位にエミッタが接続された前記第
   一トランジスタのエミッタ面積のＬ倍のエミッタ面積を
   有する第一極性の第二トランジスタと、 前記定電流源にエミッタが接続され、前記第二トランジ
   スタのコレクタにコレクタとベースとが接続された第二
   極性の第三トランジスタと、 この第三トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にエミッタが接続され、前記第
   三トランジスタのエミッタ面積のＭ倍のエミッタ面積を
   有する第二極性の第四トランジスタと、 前記基準電位に一端が接続された前記第一負荷素子と同
   一のインピーダンス値を有する第二負荷素子と、 前記第二負荷素子の他端にエミッタが接続され、前記定
   電流源にベースが接続された第一極性の第五トランジス
   タとを有し、 前記第五トランジスタのコレクタ電流を出力とする微少
   電流源を有する半導体集積回路。
5. 【請求項５】 定電流を発生する定電流源と、 この定電流源に一端が接続された第一負荷素子と、 この第一負荷素子の他端にコレクタとベースとが接続さ
   れ、基準電位にエミッタが接続された第一極性の第一ト
   ランジスタと、 この第一トランジスタのベースとコレクタとにベースが
   接続され、前記基準電位にエミッタが接続された前記第
   一トランジスタのエミッタ面積のＬ倍のエミッタ面積を
   有する第一極性の第二トランジスタと、 前記定電流源にエミッタが接続され、前記第二トランジ
   スタのコレクタにコレクタとベースとが接続された第二
   極性の第三トランジスタと、 この第三トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にエミッタが接続され、前記第
   三トランジスタのエミッタ面積のＭ倍のエミッタ面積を
   有する第二極性の第四トランジスタと、 この第四トランジスタのコレクタにコレクタとベースと
   が接続され、前記基準電位にエミッタが接続された第一
   極性の第五トランジスタと、 この第五トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にエミッタが接続され、前記基
   準電位にエミッタが接続された前記第五トランジスタの
   エミッタ面積のＮ倍のエミッタ面積を有する第一極性の
   第六トランジスタと、 前記第一トランジスタのベースにベースが接続され、前
   記基準電位にエミッタが接続された第一極性の第七トラ
   ンジスタとを有し、 前記第七トランジスタのコレクタ電流を第一出力とする
   微少電流源を有する半導体集積回路。
6. 【請求項６】 請求項５記載の微少電流源を有する半導
   体集積回路において、 前記基準電位に一端が接続された前記第一負荷素子と同
   一のインピーダンス値を有する第二負荷素子と、 前記第二負荷素子の他端にエミッタが接続され、前記定
   電流源にベースが接続された第一極性の第八トランジス
   タとを有し、 前記第六トランジスタのコレクタ電流を第二出力とする
   微少電流源を有する半導体集積回路。
7. 【請求項７】 請求項５または６記載の微少電流源を有
   する半導体集積回路において、 前記第七トランジスタのコレクタにエミッタが接続さ
   れ、前記定電流源にベースが接続された第一極性の第九
   トランジスタを有し、 前記第九トランジスタのコレクタ電流を第三出力とする
   微少電流源を有する半導体集積回路。
8. 【請求項８】 定電流を発生する定電流源と、 この定電流源に一端が接続された第一負荷素子と、 この第一負荷素子の他端にコレクタとベースとが接続さ
   れ、基準電位にエミッタが接続された第一極性の第一ト
   ランジスタと、 この第一トランジスタのベースとコレクタとにベースが
   接続され、前記基準電位にエミッタが接続された前記第
   一トランジスタのエミッタ面積のＬ倍のエミッタ面積を
   有する第一極性の第二トランジスタと、 前記定電流源にエミッタが接続され、前記第二トランジ
   スタのコレクタにコレクタとベースとが接続された第二
   極性の第三トランジスタと、 この第三トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にエミッタが接続された前記第
   三トランジスタのエミッタ面積のＭ倍のエミッタ面積を
   有する第二極性の第四トランジスタと、 この第四トランジスタのコレクタにコレクタとベースと
   が接続され、前記基準電位にエミッタが接続された第一
   極性の第五トランジスタと、 この第五トランジスタのベースとコレクタとにベースが
   接続され、前記定電流源にコレクタが接続され、前記基
   準電位にエミッタが接続された前記第五トランジスタの
   エミッタ面積のＮ倍のエミッタ面積を有する第一極性の
   第六トランジスタと、 前記基準電位に一端が接続された前記第一負荷素子と同
   一のインピーダンス値を有する第二負荷素子と、 前記第二負荷素子の他端にエミッタが接続され、前記定
   電流源にベースが接続された第一極性の第七トランジス
   タとを有し、 前記第七トランジスタのコレクタ電流を出力とする微少
   電流源を有する半導体集積回路。
9. 【請求項９】 カレントミラー回路の入力が他のカレン
   トミラー回路の出力に接続された少なくとも２以上のカ
   レントミラー回路を有し、基準電位とバイアス電位間に
   接続された電流制御部と、 一端が前記電流制御部の最前段のカレントミラー回路の
   入力に接続され、他端が前記バイアス電位に接続された
   第一負荷素子と、 前記バイアス電位に定電流を供給する定電流源と、 前記最前段のカレントミラー回路の入力電流に応じた電
   流を出力する出力回路とを有することを特徴とする半導
   体集積回路。
10. 【請求項１０】 請求項９記載の半導体集積回路におい
    て、 前記カレントミラー回路を構成するトランジスタ同士は
    それぞれ所定のエミッタ面積比を有することを特徴とす
    る半導体集積回路。
11. 【請求項１１】 請求項９記載の半導体集積回路におい
    て、 前記出力回路は、前記最前段のカレントミラー回路を構
    成する第一トランジスタのベースにベースが接続され、
    前記基準電位にエミッタが接続された第二トランジスタ
    を有し、前記第二トランジスタのコレクタ電流を出力と
    することを特徴とする半導体集積回路。
12. 【請求項１２】 請求項９記載の半導体集積回路におい
    て、 前記出力回路は、前記基準電位に一端が接続された前記
    第一負荷素子と同一のインピーダンス値を有する第二負
    荷素子と、前記第二負荷素子の他端にエミッタが接続さ
    れ、前記バイアス電位にベースが接続された第三トラン
    ジスタとを有し、前記第三トランジスタのコレクタ電流
    を出力とすることを特徴とする半導体集積回路。
13. 【請求項１３】 定電流を発生する定電流源と、 入力の第一所定倍の第一電流を出力する第一回路と、 前記第一回路の出力に入力が接続され、入力の第二所定
    倍の第二電流を出力する第二回路とを有し、 前記第一回路と前記第二回路を前記定電流源により共通
    にバイアスし、前記第一回路の入力電流に応じた電流を
    出力とする微少電流源を有する半導体集積回路。
14. 【請求項１４】 請求項１３記載の半導体集積回路にお
    いて、 前記第一及び第二回路はカレントミラー回路により構成
    されていることを特徴とする半導体集積回路。