KR100694466B1 - 전류 보상 바이어스 회로 - Google Patents

Abstract

본 발명의 전류 보상 바이어스 회로는 면적을 작게 차지하면서도 공정 변화의 영향을 받지 않는 전류 보상 바이어스 회로를 제공하는데 그 목적이 있다.

본 발명은, 일정한 전압을 인가하는 전압원; 일정한 전류를 공급하는 전류원; 상기 전압원에 게이트 단자가 연결되고, 상기 전류원에 다른 한 단자가 연결되며, 또 다른 한 단자는 접지되고, 공정 및 온도 정보를 검출하는 제1 트랜지스터; 및 상기 제1 트랜지스터로부터 전류를 공급받아 동일한 크기의 전류를 복사하는 피드백 전류 생성부를 포함한다.

바이어스, 온도특성, 공정특성, 정전류, 정전압

Description

전류 보상 바이어스 회로{BIAS CIRCUIT FOR COMPENSATING FOR CURRENT}

도 1은 종래의 바이어스 전류 피드백 회로도,

도 2는 종래의 자동 교정 장치를 나타낸 블록도,

도 3은 종래의 백-바이어스 회로를 포함하는 블록도,

도 4는 본 발명의 일 실시예에 의한 전류 보상 바이어스 회로의 회로도,

도 5는 본 발명의 일 실시예에 의한 전류 보상 바이어스 회로 내의 전압원의 회로도,

도 6은 본 발명의 일 실시예에 의한 전류 보상 바이어스 회로 내의 전류원의 회로도,

도 7a~7d는 본 발명의 전류 보상 바이어스 회로에 의해 나타난 결과에 관한 그래프.

* 도면의 주요 부분에 대한 부호의 설명 *

410 : 전압원

420 : 전류원

430 : 제1 트랜지스터

440 : 피드백 전류 생성부

본 발명은 바이어스 회로에 관한 것으로, 특히 온도 변화나 공정 변화에 상관없이 항상 일정한 전류를 공급해 줄 수 있는 바이어스 회로에 관한 것이다.

일반적으로, 보상 바이어스 회로 기법으로는 바이어스 전류 피드백(Bias current feedback), 자동 교정 체계(Self calibrating scheme) 및 자동 조정 문턱 전압 체계(Self adjusting V_TH scheme)가 있다.

도 1에 의한 바이어스 전류 피드백 방법은 출력 버퍼의 구동 능력이 원하는 정도가 될 때까지 출력 버퍼 트랜지스터의 유효폭을 증가시키도록 하는 것이다. 그러나, 이 방법은 구현이 용이한 대신, 저항의 변화가 심하게 되는 문제점이 있었다.

또한, 도 2에 의한 자동 교정 방법은 바이어스 전류가 원하는 레벨이 될 때까지 클럭을 이용해 전자 펌프를 구동하는 것이다. 이 방법은 별도의 클럭이 쓰이기 때문에 스위칭에 의해 발생하는 바이어스 전류 떨림(fluctuation)이 발생하므로, 이를 방지하기 위해 전자펌프의 출력단에 큰 커패시터를 장착하게 되어 면적을 많이 차지하는 문제점이 있었다.

한편, 도 3에 의한 백-바이어스(Back-Bias 또는 Self adjusting V_TH scheme) 기법은 트랜지스터의 누설 전류를 감지하여 음 전압 전하 펌프를 이용해 문턱 전압(V_TH)을 낮추는 방법이다. 이 방법은 상당히 좋은 효과를 보임에도 불구하고 문턱 전압을 한 방향으로만 제어할 수 있기 때문에 쌍방향으로 제어해야 하는 시점에서는 불편한 문제점이 있었다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 면적을 작게 차지하면서도 공정 변화의 영향을 받지 않는 전류 보상 바이어스 회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 전류 보상 바이어스 회로는, 일정한 전압을 인가하는 전압원; 일정한 전류를 공급하는 전류원; 상기 전압원에 게이트 단자가 연결되고, 상기 전류원에 다른 한 단자가 연결되며, 또 다른 한 단자는 접지되고, 공정 및 온도 정보를 검출하는 제1 트랜지스터; 및 상기 제1 트랜지스터로부터 전류를 공급받아 동일한 크기의 전류를 복사하는 피드백 전류 생성부를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일 실시예에 의한 전류 보상 바이어스 회로를 나타낸 회로도로서, 본 발명의 전류 보상 바이어스 회로는, 전압원(410), 전류원(420), 제1 트랜지스터(430) 및 피드백 전류 생성부(440)를 포함하고 있다.

전압원(410)은 후술하는 제1 트랜지스터(430)의 게이트 단자에 일정한 전압(V_c)을 인가하는 역할을 한다.

또한, 전류원(420)은 후술하는 제1 트랜지스터(430)의 드레인 단자에 일정한 전류(I_c)를 공급하는 역할을 한다.

한편, 제1 트랜지스터(430)는 NMOS 트랜지스터로서, 드레인 단자는 상기 전류원(420)에 연결됨과 동시에 후술하는 피드백 전류 생성부에 연결되어 전류(I₂)를 공급하고, 게이트 단자는 상기 전압원(410)에 연결되어 인가된 전압에 의해 드레인 단자에서 소스 단자로 전류(I₁)가 도통하도록 하며, 이로써 공정 및 온도 정보를 검출하는 역할을 한다. 여기서, 소스 단자는 접지되는데, MOS 트랜지스터의 특성상 상기 소스 및 드레인 단자는 대칭적이다.

또한, 피드백 전류 생성부(440)는 전류 미러(Current mirror)를 포함하여, 상기 제1 트랜지스터(430)로부터 공급받은 전류(I₂)와 동일한 크기의 전류(I₀)를 공급할 수 있도록 한다.

여기서, 상기 전압원(410)은, 밴드 갭 레퍼런스 회로로 이루어져 있는데, 이에 관하여 도 5에 도시되어 있다. 서로 베이스 단자가 접속되고 또한 접지된 제1 바이폴라 트랜지스터(Q1) 및 제2 바이폴라 트랜지스터(Q2)를 포함하고, 상기 제2 바이폴라 트랜지스터(Q2)의 이미터 단자는 제2 저항(R₂)의 한쪽에 연결되며, 상기 제1 바이폴라 트랜지스터(Q1)의 이미터 단자 및 상기 제2 저항(R₂)의 다른 한쪽이 각각 비반전, 반전 단자에 연결되고, V_c에 출력 단자가 연결된 제1 연산 증폭기(A1)를 포함하며, 한편은 상기 제1 연산 증폭기(A1)의 출력단에서 출력되는 값이 궤환되고, 다른 한쪽은 상기 연산 증폭기(A)의 비반전, 반전 단자에 연결된 제1 저항(R₁) 및 제3 저항(R₃)을 포함하여 이루어진다.

앞서 설명한 밴드 갭 레퍼런스 회로를 구현한 원리는 다음과 같다.

밴드 갭 회로는 BJT의 밴드갭 전압 특성 및 절대 온도 비례 특성을 갖는 전압을 생성해서 온도 변화를 상쇄시키는 구조이다. 이 회로의 생성 전압은 아래 수학식 1과 같이 온도에 반비례하는 전압 특성을 갖는 V_EB1(제1 바이폴라 트랜지스터의 이미터 베이스 전압)에 대해 절대 온도에 비례하는 절대 온도 비례 성분의 합으로 온도에 대해 일정한 전압을 생성한다.

또한, 상기 전류원(410)은, 도 6에 도시된 바와 같이, 정전압(V_c)를 반전 단자에 접속되고 상기 제1 트랜지스터(430)의 소스 단자 출력을 비반전 단자에 접속되며 상기 제1 트랜지스터(430)의 게이트 단자에 출력 단자가 연결된 연산 증폭기(A2)를 포함하고, 제 4 저항(R₄)의 한쪽은 접지되고 다른 한쪽은 상기 상기 제1 트랜지스터(430)의 소스 단자에 연결되며, 이로써 상기 제1 트랜지스터(430)의 드레인 단자에 정전류(I_c)가 흐르게 한다.

도 6은 정전압원과 연산 증폭기를 이용한 정전류원으로 정전압원으로는 밴드 갭 레퍼런스의 전압(V_c)를 사용한 후, 연산 증폭기의 피드백을 이용하여 가상 접지인 연산 증폭기의 비반전 단자 전압이 반전 단자 전압인 V_c와 같게 만든 후에 저항을 이용하여 전류를 생성하는 구조로 아래 수학식 2의 원리를 따른다.

I_c = V_c/R₄

도 7a 및 7b는 본 발명의 전류 보상 바이어스 회로의 동작 파형을 나타낸다. 우선 공정 및 온도 정보를 검출하기 위한 센서 역할을 하는 제1 트랜지스터(430)에 일정한 전압(V_c)을 가하면 도 7a와 같이 공정 및 온도에 따라 전류(I₁)가 결정된다. 이 전류를 정전류원(I_c)에서 빼준 결과가 도 7b에서와 같이 전류(I₀)로 나타난다. 그 결과 공정과 온도에 대하여 보상이 된 전류 특성을 볼 수 있다. 먼저, 온도가 증가할수록 제1 트랜지스터(430)의 전류(I₁)가 감소하는 것이 전류(I₀)처럼 온도 증가에 대해 증가하는 방향으로 변하고, 또한, 공정이 느린 방향일 때 오히려 전류가 증가함을 알 수 있다.

도 7c 및 7d는 HSPICE를 이용하여 모의 실험하였을 때 나타난 특성을 그래프로 출력한 것이다. 전류원(420)을 통해 나온 전류(I_c)는 공정과 온도에 따라 600㎂±5% 정도의 작은 변화를 나타낸다. 또한, 밴드 갭 전압을 통해 바이어스된 전류(I₁)는 공정과 온도에 따라 150~460㎂로 변하며, 빠른 공정(ff)과 낮은 온도일수록 큰 전류를 생성한다. 전류 미러에 흐르는 전류(I₀)는 정전류(I_c)에서 바이어스된 전류(I₁)를 뺀 전류량을 나타낸 것으로, 공정과 온도에 따른 변화를 반전시킨 형태이다. 170~440㎂의 전류가 출력되었으며, 빠른 공정(ff)과 낮은 온도에서 가장 작은 170㎂의 전류가 출력되도록 하고, 느린 공정(ss)과 높은 온도에서 가장 큰 전류 440㎂가 흐르도록 하였다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.

본 발명은, 아날로그 회로의 성능에 가장 큰 영향을 끼치는 바이어스 회로를 효율적으로 설계하여 아주 간단한 구조로서 효과를 극대화할 수 있도록 함으로서, 기존의 기술에 있어서의 복잡함과 넓은 면적을 요구하는 문제점을 해결하는 이점이 있다.

Claims (6)

1. 일정한 전압을 인가하는 전압원;

   일정한 전류를 공급하는 전류원;

   상기 전압원에 게이트 단자가 연결되고, 상기 전류원에 다른 한 단자가 연결되며, 또 다른 한 단자는 접지되고, 공정 및 온도 정보를 검출하는 제1 트랜지스터; 및

   상기 제1 트랜지스터로부터 전류를 공급받아 동일한 크기의 전류를 복제하는 피드백 전류 생성부

   를 포함하는 것을 특징으로 하는 전류 보상 바이어스 회로.
2. 제 1 항에 있어서, 상기 전압원은,

   베이스 단자 및 컬렉터 단자는 접지된 제1 바이폴라 트랜지스터;

   베이스 단자는 상기 제1 바이폴라 트랜지스터의 베이스와 연결되고, 컬렉터 단자는 접지된 제2 바이폴라 트랜지스터;

   한쪽이 상기 제1 바이폴라 트랜지스터의 이미터단자에 연결된 제1 저항;

   상기 제2 바이폴라 트랜지스터의 이미터 단자에 한쪽이 연결된 제2 저항;

   상기 제1 저항의 다른 한쪽에 출력값이 궤환되도록 연결되고, 상기 제2 저항의 다른 한쪽이 반전 단자에 연결되며, 상기 제1 바이폴라 트랜지스터의 이미터 단 자가 비반전 단자에 연결되고, 출력단자는 정전압에 연결된 제1 연산증폭기; 및

   상기 제1 연산증폭기의 출력에서 출력값이 궤환되도록 한쪽이 연결되고 다른 한쪽은 상기 제1 연산증폭기의 반전 단자에 연결된 제 3 저항

   을 포함하는 것을 특징으로 하는 전류 보상 바이어스 회로.
3. 제 1 항에 있어서, 상기 전류원은,

   반전 단자로 정전압을 입력받고, 상기 제1 트랜지스터의 게이트 단자에 출력 단자가 연결된 제2 연산 증폭기; 및

   한쪽은 상기 제2 연산 증폭기의 비반전 단자 및 상기 제1 트랜지스터의 소스 단자로 동시에 연결되고, 다른 한쪽은 접지된 제 4 저항

   을 포함하는 것을 특징으로 하는 전류 보상 바이어스 회로.
4. 제 1 항에 있어서,

   상기 피드백 전류 생성부는 전류 미러로 이루어진 것을 특징으로 하는 전류 보상 바이어스 회로.
5. 제 2 항에 있어서, 상기 전류원은,

   반전 단자로 정전압을 입력받고, 상기 제1 트랜지스터의 게이트 단자에 출력 단자가 연결된 제2 연산 증폭기; 및

   한쪽은 상기 제2 연산 증폭기의 비반전 단자 및 상기 제1 트랜지스터의 소스 단자로 동시에 연결되고, 다른 한쪽은 접지된 제 4 저항

   을 포함하는 것을 특징으로 하는 전류 보상 바이어스 회로.
6. 제 2 항, 제 3 항 및 제 5 항 중 어느 한 항에 있어서,

   상기 피드백 전류 생성부는 전류 미러로 이루어진 것을 특징으로 하는 전류 보상 바이어스 회로.

Images