KR100760145B1 - 기준 전압 발생 회로, 및 기준 전류 발생 회로 - Google Patents
기준 전압 발생 회로, 및 기준 전류 발생 회로 Download PDFInfo
- Publication number
- KR100760145B1 KR100760145B1 KR1020060021203A KR20060021203A KR100760145B1 KR 100760145 B1 KR100760145 B1 KR 100760145B1 KR 1020060021203 A KR1020060021203 A KR 1020060021203A KR 20060021203 A KR20060021203 A KR 20060021203A KR 100760145 B1 KR100760145 B1 KR 100760145B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- resistor
- circuit
- voltage
- reference voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/14—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using tap transformers or tap changing inductors as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
반도체 집적 회로로서 구성되는 기준 전류 발생 회로에서 미소한 출력 전류를 얻고자 한 경우, 출력 전류를 결정하는 기준 저항의 면적이 커진다. 레귤레이터(14)의 출력 전압을 R1, R2로 이루어지는 저항 분할 회로에서 분할함으로써, 미소한 기준 전압을 생성한다. 저항 분할 회로는 트랜지스터 Q3으로 이루어지는 스위치로 단속 가능하게 구성한다. R1, R2의 접속점 P와 기준 전압 출력단 사이에는 트랜지스터 Q4로 이루어지는 스위치를 설치하고, 또한, 해당 출력단에는 컨덴서 C를 접속한다. Q3, Q4를 제어 회로(16)가 출력하는 클럭 펄스로 주기적으로 온·오프 제어한다. C는 온 시에 기준 전압으로 충전되며, 오프 시에 출력단을 기준 전압으로 유지한다.
출력 전압, 기준 전압, 컨덴서, 트랜지스터, 참조 전원, 충전 제어 회로
Description
도 1은 본 발명의 실시예에 따른 기준 전류 발생 회로의 개략 구성을 도시하는 회로도.
도 2는 종래의 기준 전류 발생 회로의 구성을 도시하는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기준 전압 발생 회로
12 : 커런트 미러 회로
14 : 레귤레이터
16 : 제어 회로
본 발명은, 다른 회로 등의 동작에서 기준으로 되는 전압 또는 전류를 발생하는 기준 전압 발생 회로 및 기준 전류 발생 회로에 관한 것으로, 특히, 미소한 기준 전압 또는 미소한 기준 전류를 저소비 전력으로 발생하는 회로에 관한 것이다.
도 2는 전자 회로의 동작에서 기준으로 되는 소정의 전류(기준 전류)를 발생하는 종래의 회로의 구성을 도시하는 회로도이다. 이 회로는 반도체 기판 상에 집적 형성된다. 해당 회로는, 기준 전압 Vref에 기초하여 기준 전류를 생성하는 커런트 미러 회로(2)와, Vref의 공급원과 커런트 미러 회로(2) 사이의 임피던스 변환을 위해 설치된 오피앰프 A를 포함하여 구성된다. 커런트 미러 회로(2) 및 오피앰프 A의 동작 전원으로서, 어스 GND와, 소정의 정전압을 공급하는 전원 Vcc가 이용된다. 또한, Vref는, 예를 들면 1.2V로 설정된다. 또한, Vref는 레귤레이터 등의 공급원에 의해 생성되어 공급된다.
커런트 미러 회로(2)는, MOS 트랜지스터 Q1, Q2 및 저항 Rref를 포함하여 구성된다. 트랜지스터 Q1, Q2는 모두 게이트가 오피앰프 A의 출력 단자에 접속되며, 또한 드레인이 Vcc에 접속된다. 트랜지스터 Q1의 소스는 오피앰프 A의 비반전 입력 단자에 접속된다. 즉, Q1의 게이트 및 소스는, 오피앰프 A를 개재하여 상호 접속된다. 또한, Q1의 소스와 GND 사이에는 기준 저항 Rref가 접속된다.
오피앰프 A의 반전 입력 단자에는 Vref가 입력된다. 또한 출력 단자와 비반전 입력 단자에는 각각, 상술한 바와 같이, Q1의 게이트와, 소스 및 Rref가 접속된다. 이 오피앰프 A의 양 입력 단자 사이에는 버추얼 쇼트가 성립되어, 비반전 입력 단자의 전압은 반전 입력 단자에 입력되는 Vref에 기본적으로 동등하게 된다.
기준 저항 Rref에는 비반전 입력 단자의 전압 Vref가 인가되고, 그 전압에 따른 기준 전류 Iref가 발생한다. 이 기준 전류가 커런트 미러 회로의 입력 전류로 되며, 커런트 미러 회로의 출력측의 트랜지스터 Q2의 소스로부터 기준 전류 Iref에 따른 출력 전류가 취출된다.
이와 같이, 기준 전류 Iref의 크기는 기준 전압 Vref 및 기준 저항 Rref의 크기에 의해 결정된다. 따라서, 주어진 기준 전압 Vref에 대하여, 미소한 기준 전류 Iref를 생성할 필요가 있는 경우에는 Rref의 값을 크게 설정한다.
여기서, 기준 전류 Iref의 온도 특성은, 기준 저항 Rref의 온도 특성의 영향을 받는다. 따라서, 기준 저항 Rref를 설계할 때에는, 그 온도 의존성이 낮아지도록 배려된다. 또한, 집적 회로를 형성하는 경우에, 저항은 통상적으로, 확산층 또는 폴리실리콘을 이용하여 형성된다. 이들 중, 폴리실리콘은 비교적 온도 특성이 양호하여, 기준 저항 Rref의 형성에 이용되고 있다.
또한, 오피앰프 A에 입력되는 기준 전압을 미소하게 할 수 있으면, 그것에 의해서도, 미소한 기준 전류 Iref를 생성하는 것이 가능하다. 통상의 볼티지 레귤레이터 회로가 생성 가능한 1V 정도 내지 수V 정도의 전압 출력에 기초하여, 예를 들면, 수백㎷ 정도 또는 그 이하의 새로운 기준 전압을 생성하는 간단한 방법으로서 저항 분할이 있다.
폴리실리콘은 비교적 온도 특성이 양호한 반면, 시트 저항이 낮다. 그 때문에, 미소한 기준 전류 Iref를 생성하기 위해 기준 저항 Rref를 크게 하고자 한 경우, 폴리실리콘으로 형성되는 저항 소자는, 반도체 기판 상에서 큰 면적을 차지하여, 칩 사이즈의 증대나 코스트 증가를 초래한다고 하는 문제가 있었다.
또한, 저항 분할 회로에 의해 미소 전압의 새로운 기준 전압을 생성하는 경 우, 저항 분할 회로에 흐르는 전류만큼, 소비 전력이 커지게 된다고 하는 문제가 발생한다.
본 발명은, 상술한 문제점을 해결하기 위해 이루어진 것으로, 소비 전력을 억제하면서 미소한 기준 전압을 생성 가능한 기준 전압 발생 회로 및, 기준 저항의 크기를 억제하면서 미소한 기준 전류를 생성 가능한 기준 전류 발생 회로를 제공하는 것을 목적으로 한다.
본 발명에 따른 기준 전압 발생 회로는, 각각 소정 전압을 발생하는 2개의 참조 전원과, 상기 2개의 참조 전원 사이에 상호 직렬로 접속되는 제1 저항 및 제2 저항을 포함하는 전류 경로와, 상기 전류 경로를 흐르는 바이어스 전류를 주기적으로 온·오프 제어하는 바이어스 전류 제어 회로와, 상기 제1 저항 및 상기 제2 저항의 접속점과 전압 출력 단자에 한쪽 단자가 접속되는 컨덴서와, 상기 컨덴서와 상기 접속점 사이에 삽입된 충전 스위치와, 상기 바이어스 전류의 온·오프 제어에 연동하여 상기 충전 스위치를 단속 제어하며, 상기 컨덴서의 충전을 제어하는 충전 제어 회로를 갖고, 상기 전압 출력 단자로부터 기준 전압을 출력하는 것이다.
다른 본 발명에 따른 기준 전압 발생 회로는, 각각 소정 전압을 발생하는 2개의 참조 전원과, 상기 2개의 참조 전원 사이에 상호 직렬로 접속되는 제1 저항 및 제2 저항을 포함하는 전류 경로와, 상기 전류 경로에 직렬로 삽입된 전류 경로 스위치와, 상기 전류 경로 스위치를 주기적으로 단속 제어하는 전류 경로 제어 회로와, 상기 제1 저항 및 상기 제2 저항의 접속점과 전압 출력 단자에 한쪽 단자가 접속되는 컨덴서와, 상기 컨덴서와 상기 접속점 사이에 삽입된 충전 스위치와, 상기 전류 경로 스위치의 단속 제어에 연동하며, 상기 충전 스위치를 주기적으로 단속 제어하는 충전 제어 회로를 갖고, 상기 전압 출력 단자로부터 기준 전압을 출력하는 것이다.
다른 본 발명에 따른 기준 전압 발생 회로에서는, 상기 전류 경로 스위치 및 상기 충전 스위치가, 각각 트랜지스터로 구성된다.
또한 다른 본 발명에 따른 기준 전압 발생 회로에서는, 상기 전류 경로 제어 회로 및 상기 충전 제어 회로가, 상기 각 트랜지스터의 게이트 단자에 공통의 클럭 신호를 공급하여, 해당 각 트랜지스터의 도통을 온·오프 제어한다.
또 다른 본 발명에 따른 기준 전압 발생 회로에서는, 상기 충전 제어 회로가, 상기 전류 경로 스위치가 온 상태인 기간에 포함되어 설정되는 충전 기간만큼 상기 충전 스위치를 온 상태로 한다.
본 발명에 따른 기준 전류 발생 회로는, 상기 기준 전압 발생 회로를 이용한 것으로서, 상기 전압 출력 단자로부터 상기 기준 전압이 입력되는 임피던스 변환 증폭기와, 상기 임피던스 변환 증폭기의 출력 단자에 접속된 커런트 미러 회로를 갖고, 상기 커런트 미러 회로가, 상기 기준 전압을 한쪽 단자에 인가하며, 해당 기준 전압에 따라 해당 커런트 미러 회로의 입력 전류를 설정하는 기준 저항을 갖고, 해당 커런트 미러 회로의 출력 전류에 따른 기준 전류를 출력한다.
본 발명의 바람직한 양태는, 상기 임피던스 변환 증폭기가, 연산 증폭기로 이루어지며, 상기 연산 증폭기는, 상기 전압 출력 단자에 제1 입력 단자가 접속되 며, 상기 기준 저항의 상기 한쪽 단자에 제2 입력 단자가 접속되고, 또한 상기 기준 저항에 접속되어 상기 커런트 미러 회로를 구성하는 입력 트랜지스터의 전류 제어 단자에 출력 단자가 접속되는 기준 전류 발생 회로이다.
<실시예>
이하, 본 발명의 실시예에 대하여, 도면에 기초하여 설명한다.
도 1은 실시예에 따른 기준 전류 발생 회로의 개략 구성을 도시하는 회로도이다. 이 회로는 반도체 기판 상에 집적 형성된다. 해당 회로는, 미소한 기준 전압 Vref2를 생성하는 기준 전압 발생 회로(10)와, Vref2에 기초하여 기준 전류를 생성하는 커런트 미러 회로(12)와, 기준 전압 발생 회로(10) 및 커런트 미러 회로(12) 사이의 임피던스 변환을 위해 설치된 오피앰프 A를 포함하여 구성된다.
커런트 미러 회로(12) 및 오피앰프 A의 동작 전원으로서, 어스 GND와, 소정의 정전압을 공급하는 전원 Vcc가 이용된다. 또한 기준 전압 발생 회로(10)는, 참조 전원으로서 레귤레이터(14)와 GND를 갖고, 레귤레이터(14)의 출력 전압 Vref에 기초하여 새롭게 기준 전압 Vref2를 생성하여 출력한다.
기준 전압 발생 회로(10)는, 레귤레이터(14) 외에, 저항 R1, R2, MOS 트랜지스터 Q3, Q4, 컨덴서 C, 및 제어 회로(16)를 포함하여 구성된다.
저항 R1과 저항 R2는 직렬로 접속되어, 레귤레이터(14)의 출력 단자와 GND 사이에 전류 경로를 형성한다. 트랜지스터 Q3은 해당 전류 경로에 삽입되어, 해당 전류 경로의 단속을 행하는 스위치로서 기능한다. 예를 들면, 저항 R1의 한쪽 단이 레귤레이터(14)에 접속되고, 다른쪽 단이 저항 R2의 한쪽 단에 접속된다. 또한 저항 R2의 다른쪽 단이 트랜지스터 Q3의 드레인에 접속되고, 그 소스가 GND에 접속된다. Q3의 게이트는 제어 회로(16)의 출력 단자에 접속된다.
컨덴서 C의 한쪽 단은, 저항 R1과 저항 R2의 접속점 P에 트랜지스터 Q4를 개재하여 접속됨과 함께, 기준 전압 발생 회로(10)의 출력 단자에 접속된다. 또한 컨덴서 C의 다른쪽 단은 GND에 접지된다. 트랜지스터 Q4는 예를 들면, 드레인이 접속점 P에 접속되고, 소스가 컨덴서 C에 접속되어, 컨덴서 C와 접속점 P의 단속을 행하는 스위치로서 기능한다. Q4의 게이트는 제어 회로(16)의 출력 단자에 접속된다.
제어 회로(16)는, 소정 주기로 클럭 펄스를 발생하여, Q3, Q4의 게이트에 인가한다. 이 펄스의 상승, 하강에 동기하여, Q3, Q4는 모두 온, 오프 동작을 행한다.
구체적으로는, 클럭 펄스가 인가되어 있는 기간, Q3 및 Q4는 온 상태로 된다. Q3이 온 상태로 됨으로써, R1 및 R2에 Vref에 따른 전류가 흐르고, 접속점 P에는, Vref가 저항 R1과 저항 R2에 따라 분할된 전압 Vp가 발생한다. Vp는 다음 식에 의해 공급된다.
Vp=Vref·R2/(R1+R2)
또한, Q4가 온 상태로 됨으로써, 컨덴서 C에는 전압 Vp가 인가되어, 단자간 전압이 Vp로 되도록 충전된다.
한편, 클럭 펄스 오프의 기간에서는, Q3 및 Q4는 오프 상태로 된다. Q3이 오프 상태로 됨으로써, R1 및 R2에는 전류가 흐르지 않는다. 또한, Q4가 오프 상 태로 됨으로써, 컨덴서 C는 접속점 P로부터 분리된다.
이상의 동작에서, 기준 전압 발생 회로(10)의 출력 전압 Vref2는, 클럭 펄스가 온인 기간에는 접속점 P로부터 공급되는 전압 Vp로 되며, 클럭 펄스가 오프인 기간에는 컨덴서 C가 유지하는 전압에 의해 기본적으로 Vp로 된다. 즉, 기준 전압 발생 회로(10)는, 일정하게 유지되는 기준 전압 Vref2를 출력한다.
Vref2의 값은 R1, R2의 값에 따라 설정된다. 예를 들면, R1을 R2의 9배의 저항값으로 설정한 경우, Vref2는 Vref의 1/10로 할 수 있다. 레귤레이터(14)의 출력 전압 Vref는, 예를 들면, 1V 정도 내지 수V 정도로 설정된다. 예를 들면, 레귤레이터(14)가 1.2V를 출력하고, 이것을 R1 및 R2에 의해 1/10로 저항 분할하는 경우에는, 기준 전압 발생 회로(10)가 출력하는 기준 전압 Vref2는 0.12V로 된다. 이와 같이 하여, 기준 전압 발생 회로(10)는 통상의 레귤레이터가 생성하는 전압에 기초하여, 미소한 기준 전압 Vref2를 생성하여 출력한다.
이와 같이 본 회로에서는, 저항 분할에 의해 미소한 기준 전압 Vref2를 생성하지만, 저항 R1, R2에는 간헐적으로만 전류가 흐른다. 이에 의해, 이 저항 분할 회로 부분에서의 소비 전력이 억제된다.
생성된 기준 전압 Vref2는 오피앰프 A를 통해 커런트 미러 회로(12)에 전달된다. 또한, 오피앰프 A는 고입력 임피던스이기 때문에, 컨덴서 C의 방전은 억제되며, 또한, 제어 회로(16)가 클럭 펄스를 주기적으로 발생함으로써, 컨덴서 C는 소정 주기로 재충전되기 때문에, 컨덴서 C는 단자간 전압을 양호한 정밀도로 Vp로 유지할 수 있다.
커런트 미러 회로(12)는, MOS 트랜지스터 Q1, Q2 및 저항 Rref를 포함하여 구성된다. 트랜지스터 Q1, Q2는 모두 게이트가 오피앰프 A의 출력 단자에 접속되고, 또한 소스가 Vcc에 접속된다. 트랜지스터 Q1의 드레인은 오피앰프 A의 비반전 입력 단자에 접속된다. 즉, Q1의 게이트 및 드레인은, 오피앰프 A를 개재하여 상호 접속된다. 또한, Q1의 드레인과 GND 사이에는 기준 저항 Rref가 접속된다.
오피앰프 A의 반전 입력 단자에는, 기준 전압 발생 회로(10)의 출력 전압 Vref2가 입력된다. 또한 출력 단자와 비반전 입력 단자에는 각각, 상술한 바와 같이, Q1의 게이트와, 드레인 및 Rref가 접속된다. 이 오피앰프 A의 양 입력 단자 사이에는 버츄얼 쇼트가 성립되어, 비반전 입력 단자의 전압은 반전 입력 단자에 입력되는 Vref2에 기본적으로 동일하게 된다.
기준 저항 Rref에는 비반전 입력 단자의 전압 Vref2가 인가되며, 그 전압에 따른 기준 전류 Iref가 발생한다. 이 기준 전류가 커런트 미러 회로의 입력 전류로 되며, 커런트 미러 회로의 출력측의 트랜지스터 Q2의 드레인으로부터 기준 전류 Iref에 따른 출력 전류가 취출된다.
이와 같이, 기준 전류 Iref의 크기는 기준 전압 Vref2 및 기준 저항 Rref의 크기에 의해 결정된다. 구체적으로는, Iref는 Vref2에 비례하며, Rref에 반비례한다. 본 회로는 상술한 바와 같이 기준 전압 Vref2를 미소하게 설정할 수 있기 때문에, 기준 저항 Rref의 값의 증대를 억제·회피하면서 미소한 기준 전류 Iref를 생성할 수 있다. 기준 저항 Rref의 값을 작게 설정할 수 있음으로써, 온도 특성이 양호하지만 시트 저항이 비교적 작은 폴리실리콘을 이용하여 기준 저항 Rref로 되 는 저항 소자를 형성해도, 반도체 기판 상에서의 해당 저항 소자의 면적의 증대가 회피되어, 칩 사이즈나 코스트를 억제하는 것이 가능하게 된다.
상술한 구성에서는, 트랜지스터 Q3, Q4를 제어 회로(16)로부터의 공통의 클럭 펄스로 스위치 동작하고, 상호 동일한 기간, 온 상태로 된다. 이에 대하여, 예를 들면, 트랜지스터 Q3의 게이트에 클럭 펄스를 공급하는 전류 경로 제어 회로와, 트랜지스터 Q4의 게이트에 클럭 펄스를 공급하는 충전 제어 회로를 별개로 설치하고, Q3, Q4를 각각의 클럭 펄스로 스위치 동작시키는 구성도 가능하다. 그 경우, Q4의 온 기간이 Q3의 온 기간에 포함되도록 할 수 있다. 그렇게 함으로써, 접속점 P의 전압이 Q3의 온에 의해 정해진 후에, 컨덴서 C가 접속점 P에 접속되며, 한편, 컨덴서 C가 접속점 P로부터 분리된 후에, 저항 분할 회로에 흐르는 전류가 정지된다. 따라서, 안정된 접속점 P의 전압이 컨덴서 C에 인가된다.
또한, 상술한 구성에서는, 저항 분할 회로를 구성하는 R1 및 R2의 전류의 제어는, Q3으로 구성되는 스위치의 단속에 의해 행하고 있지만, 이 구성에 한하지 않고, R1 및 R2를 흐르는 전류를 주기적으로 온·오프하는 다른 제어 수단을 채용해도 된다. 예를 들면, 레귤레이터(14)의 전압 출력 그 자체를 온·오프해도 된다.
본 발명에 따르면, 양단의 참조 전압을 저항 분할하여 미소한 전압을 생성 가능한 저항 분할 회로는 단속적으로만 전류를 흘리기 때문에 소비 전력의 저감을 도모할 수 있다. 저항 분할 회로가 생성하는 미소한 전압은 컨덴서에 유지되어, 기준 전압으로서 이용된다. 이 미소한 기준 전압을 이용함으로써, 기준 저항의 증 대를 억제하면서 미소한 기준 전류를 생성하는 것이 가능하게 된다.
Claims (7)
- 2개의 참조 전원과,상기 2개의 참조 전원 사이에 상호 직렬로 접속되는 제1 저항 및 제2 저항을 포함하는 전류 경로와,상기 전류 경로를 흐르는 바이어스 전류를 주기적으로 온·오프 제어하는 바이어스 전류 제어 회로와,상기 제1 저항 및 상기 제2 저항의 접속점과 전압 출력 단자에 한쪽 단자가 접속되는 컨덴서와,상기 컨덴서와 상기 접속점 사이에 삽입된 충전 스위치와,상기 바이어스 전류의 온·오프 제어에 연동하여 상기 충전 스위치를 단속 제어하며, 상기 컨덴서의 충전을 제어하는 충전 제어 회로를 갖고, 상기 전압 출력 단자로부터 기준 전압을 출력하는 것을 특징으로 하는 기준 전압 발생 회로.
- 2개의 참조 전원과,상기 2개의 참조 전원 사이에 상호 직렬로 접속되는 제1 저항 및 제2 저항을 포함하는 전류 경로와,상기 전류 경로에 직렬로 삽입된 전류 경로 스위치와,상기 전류 경로 스위치를 주기적으로 단속 제어하는 전류 경로 제어 회로와,상기 제1 저항 및 상기 제2 저항의 접속점과 전압 출력 단자에 한쪽 단자가 접속되는 컨덴서와,상기 컨덴서와 상기 접속점 사이에 삽입된 충전 스위치와,상기 전류 경로 스위치의 단속 제어에 연동하여, 상기 충전 스위치를 주기적으로 단속 제어하는 충전 제어 회로를 갖고, 상기 전압 출력 단자로부터 기준 전압을 출력하는 것을 특징으로 하는 기준 전압 발생 회로.
- 제2항에 있어서,상기 전류 경로 스위치 및 상기 충전 스위치는, 각각 트랜지스터로 구성되는 것을 특징으로 하는 기준 전압 발생 회로.
- 제3항에 있어서,상기 전류 경로 제어 회로 및 상기 충전 제어 회로는, 상기 각 트랜지스터의 게이트 단자에 공통의 클럭 신호를 공급하고, 그 각 트랜지스터의 도통을 온·오프 제어하는 것을 특징으로 하는 기준 전압 발생 회로.
- 제2항 또는 제3항에 있어서,상기 충전 제어 회로는, 상기 전류 경로 스위치가 온 상태인 기간에 포함되어 설정되는 충전 기간만큼 상기 충전 스위치를 온 상태로 하는 것을 특징으로 하 는 기준 전압 발생 회로.
- 제1항의 기준 전압 발생 회로를 이용한 기준 전류 발생 회로로서,상기 전압 출력 단자로부터 상기 기준 전압이 입력되는 임피던스 변환 증폭기와,상기 임피던스 변환 증폭기의 출력 단자에 접속된 커런트 미러 회로를 갖고,상기 커런트 미러 회로는,상기 기준 전압이 한쪽 단자에 인가되며, 그 기준 전압에 따라 상기 커런트 미러 회로의 입력 전류를 설정하는 기준 저항을 갖고,상기 커런트 미러 회로의 출력 전류에 따른 기준 전류를 출력하는 것을 특징으로 하는 기준 전류 발생 회로.
- 제6항에 있어서,상기 임피던스 변환 증폭기는, 연산 증폭기로 이루어지며,상기 연산 증폭기는,상기 전압 출력 단자에 제1 입력 단자가 접속되며, 상기 기준 저항의 상기 한쪽 단자에 제2 입력 단자가 접속되고, 또한 상기 기준 저항에 접속되어 상기 커런트 미러 회로를 구성하는 입력 트랜지스터의 전류 제어 단자에 출력 단자가 접속되는 것을 특징으로 하는 기준 전류 발생 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064520 | 2005-03-08 | ||
JPJP-P-2005-00064520 | 2005-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060099428A KR20060099428A (ko) | 2006-09-19 |
KR100760145B1 true KR100760145B1 (ko) | 2007-09-18 |
Family
ID=36994038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060021203A KR100760145B1 (ko) | 2005-03-08 | 2006-03-07 | 기준 전압 발생 회로, 및 기준 전류 발생 회로 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100760145B1 (ko) |
CN (1) | CN1831699A (ko) |
TW (1) | TW200632611A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106774619B (zh) * | 2016-12-20 | 2017-12-29 | 中国电子科技集团公司第五十八研究所 | 输出电流动态可调的基准电流产生电路 |
CN115268552B (zh) * | 2021-04-30 | 2023-12-19 | 炬芯科技股份有限公司 | 一种基准电压和基准电流产生电路、集成芯片和方法 |
CN114564069A (zh) * | 2022-03-11 | 2022-05-31 | 北京国科天迅科技有限公司 | 基准电流产生电路和电流模式逻辑电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07230333A (ja) * | 1994-02-21 | 1995-08-29 | Yokogawa Electric Corp | 基準電圧発生回路 |
JPH07325637A (ja) * | 1994-04-08 | 1995-12-12 | Fujitsu Ltd | 基準電圧発生回路 |
KR20040077662A (ko) * | 2002-02-27 | 2004-09-06 | 가부시키가이샤 리코 | 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치 |
KR20040095193A (ko) * | 2002-03-20 | 2004-11-12 | 미네베아 컴퍼니 리미티드 | 조절가능 출력 특성을 발생시키기 위한 스위칭 회로 |
KR20050033867A (ko) * | 2003-10-08 | 2005-04-13 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
-
2005
- 2005-12-19 TW TW094145013A patent/TW200632611A/zh unknown
-
2006
- 2006-03-03 CN CNA2006100597126A patent/CN1831699A/zh active Pending
- 2006-03-07 KR KR1020060021203A patent/KR100760145B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07230333A (ja) * | 1994-02-21 | 1995-08-29 | Yokogawa Electric Corp | 基準電圧発生回路 |
JPH07325637A (ja) * | 1994-04-08 | 1995-12-12 | Fujitsu Ltd | 基準電圧発生回路 |
KR20040077662A (ko) * | 2002-02-27 | 2004-09-06 | 가부시키가이샤 리코 | 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치 |
KR20040095193A (ko) * | 2002-03-20 | 2004-11-12 | 미네베아 컴퍼니 리미티드 | 조절가능 출력 특성을 발생시키기 위한 스위칭 회로 |
KR20050033867A (ko) * | 2003-10-08 | 2005-04-13 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
Also Published As
Publication number | Publication date |
---|---|
TW200632611A (en) | 2006-09-16 |
CN1831699A (zh) | 2006-09-13 |
KR20060099428A (ko) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6087821A (en) | Reference-voltage generating circuit | |
KR101059901B1 (ko) | 정전압 회로 | |
JP2001035177A5 (ko) | ||
KR20100077272A (ko) | 기준전압 발생회로 | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
US8736320B2 (en) | Power-on reset circuit | |
JP4510054B2 (ja) | 超低電力rc発振器 | |
KR20110106816A (ko) | 기준 전압 회로 | |
TWI449337B (zh) | Triangle wave generation circuit | |
US20120262146A1 (en) | Reference-voltage generation circuit | |
JP2018088249A (ja) | 電源制御回路および環境発電装置 | |
KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
JP3556482B2 (ja) | 定電圧発生回路 | |
JP2003263232A (ja) | バンドギャップリファレンス回路 | |
JP4017850B2 (ja) | 電源回路 | |
US20060202745A1 (en) | Reference voltage generating circuit and reference current generating circuit | |
KR101332072B1 (ko) | 전원장치에 사용되는 ic 회로 | |
JPH0991047A (ja) | 内部降圧回路 | |
JP2002074967A (ja) | 降圧電源回路 | |
KR100903273B1 (ko) | 반도체 소자의 전압 스위치 회로 | |
JP4941045B2 (ja) | カレントミラー回路 | |
JP2008015779A (ja) | 定電流源回路および電源回路 | |
JP2007219901A (ja) | 基準電流源回路 | |
KR20130069416A (ko) | 기준 전류 발생 회로 및 기준 전압 발생 회로 | |
JP2008152433A (ja) | ボルテージレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |