JP4941045B2 - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP4941045B2 JP4941045B2 JP2007084046A JP2007084046A JP4941045B2 JP 4941045 B2 JP4941045 B2 JP 4941045B2 JP 2007084046 A JP2007084046 A JP 2007084046A JP 2007084046 A JP2007084046 A JP 2007084046A JP 4941045 B2 JP4941045 B2 JP 4941045B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- mirror circuit
- transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
このカレントミラー回路は、基準電流源10、入力トランジスタ11、出力トランジスタ12、および2つのスイッチSW10,SW11から構成されている。入力トランジスタ11および出力トランジスタ12は、それぞれのソース端子および基板が一方の電源VDDに接続され、ゲート端子がバイアスラインBによって互いに接続されている。そして、バイアスラインBは、第1のスイッチSW10を介して一方の電源VDD(その電位もVDDとする)と接続可能に構成されている。
ここでは、第2のスイッチSW11に代えて、入力トランジスタ11のドレイン端子と基準電流源10との間に第3のスイッチSW12を介在させることで、不動作時の無駄な消費電力をなくすようにしている。
(実施の形態1)
図1は、実施の形態1に係るカレントミラー回路を示す回路図である。
従来回路における起動波形(破線)では、出力電流Ioutが0Aである期間が200ns程度と長く、その後も緩やかに上昇し、400ns程度で漸く1.0μAで安定している。これに対して、本発明の起動波形(実線)では、出力電流Ioutが100nsで既に大きな電流値を示し、その後に速やかに減少する波形特性となる。その結果、本発明の起動波形に示すように、従来回路の半分程度の250nsという短い時間で、目標電流値の近傍に達していることが分かる。
図3は、実施の形態2に係る多出力のカレントミラー回路を示す回路図である。
多出力のカレントミラー回路は、3つの定電流出力端子13,15,17を備えたもので、入力トランジスタ11に対して直列にPチャネル型のMOSFET21がスイッチSW1として接続され、出力トランジスタ12と定電流出力端子13の間には、Pチャネル型のMOSFET22がスイッチSW2として配置されている。また、第2の出力トランジスタ14と定電流出力端子15の間には、Pチャネル型のMOSFET23が第3のスイッチSW3として配置され、さらに、第3の出力トランジスタ16と定電流出力端子17の間には、Pチャネル型のMOSFET24が第4のスイッチSW4として配置されている。
11 入力トランジスタ
12 出力トランジスタ
13 定電流出力端子
B バイアスライン
SW1 スイッチ(第1のスイッチ手段)
SW2 スイッチ(第2のスイッチ手段)
Claims (5)
- 入力トランジスタの制御端子をバイアスラインによって1ないし複数の出力トランジスタの制御端子と接続して構成されたカレントミラー回路において、
前記入力トランジスタに基準電流を供給する定電流回路と、
前記出力トランジスタに流れる電流を外部に出力する出力端子と、
前記入力トランジスタと前記定電流回路の間に配置された第1のスイッチ手段と、
前記出力トランジスタと前記出力端子の間に配置された第2のスイッチ手段と、
を備え、
前記バイアスラインと前記定電流回路が前記第1のスイッチ手段を介さずに接続されていて、前記出力端子への電流を停止する停止状態では前記第1、および第2のスイッチ手段をいずれもオフにしておき、前記出力端子へ電流を流す起動状態では前記第1、および第2のスイッチ手段をオン状態に切換えることを特徴とするカレントミラー回路。 - 前記入力トランジスタおよび前記出力トランジスタが、いずれも金属酸化膜形の電界効果トランジスタ(以下、MOSFETという。)によって構成されていることを特徴とする請求項1記載のカレントミラー回路。
- 前記第1のスイッチ手段および前記第2のスイッチ手段が、いずれもMOSFETによって構成されていることを特徴とする請求項1記載のカレントミラー回路。
- 前記MOSFETがオンとなっているときは、その飽和領域で動作していることを特徴とする請求項3記載のカレントミラー回路。
- 前記入力トランジスタおよび前記出力トランジスタ、前記第1のスイッチ手段および前記第2のスイッチ手段が、いずれも同じ導電型のMOSFETによって構成されていることを特徴とする請求項1記載のカレントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084046A JP4941045B2 (ja) | 2007-03-28 | 2007-03-28 | カレントミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084046A JP4941045B2 (ja) | 2007-03-28 | 2007-03-28 | カレントミラー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244984A JP2008244984A (ja) | 2008-10-09 |
JP4941045B2 true JP4941045B2 (ja) | 2012-05-30 |
Family
ID=39915746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084046A Expired - Fee Related JP4941045B2 (ja) | 2007-03-28 | 2007-03-28 | カレントミラー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941045B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591397A (zh) * | 2012-03-06 | 2012-07-18 | 广州金升阳科技有限公司 | 一种负阻特性恒流源电路 |
CN105425896B (zh) * | 2015-12-25 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 电流镜电路 |
JP7227732B2 (ja) * | 2018-10-29 | 2023-02-22 | ローム株式会社 | クランプ回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207435A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | On-off controlling circuit for current mirror circuit |
DE69524211T2 (de) * | 1994-02-23 | 2002-07-18 | Apple Computer | Schneller, differenzieller empfänger für datenübertragung |
JP2001111419A (ja) * | 1999-10-14 | 2001-04-20 | Matsushita Electric Ind Co Ltd | チャージポンプ回路 |
JP3815181B2 (ja) * | 1999-11-04 | 2006-08-30 | 富士電機デバイステクノロジー株式会社 | 定電流出力回路とそれを用いた方形波電流発生回路および三角波電圧出力回路 |
JP2002118451A (ja) * | 2000-10-10 | 2002-04-19 | Fujitsu Ltd | 定電流ドライバ回路 |
WO2006103977A1 (ja) * | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | ディスプレイ駆動回路 |
-
2007
- 2007-03-28 JP JP2007084046A patent/JP4941045B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244984A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4287678B2 (ja) | 内部電源回路 | |
US7414330B2 (en) | Power switch device | |
US7061217B2 (en) | Integrated power switching circuit | |
US8044950B2 (en) | Driver circuit usable for display panel | |
JP2002116829A (ja) | 半導体集積回路 | |
JP2002328732A (ja) | 基準電圧発生回路 | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
US10454376B1 (en) | Power supply circuit | |
JP2009070211A (ja) | 電圧発生回路 | |
JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーmosfet用電流センス | |
US7898349B2 (en) | Triangular wave generating circuit, and charging and discharging control circuit | |
JP2004086750A (ja) | バンドギャップ回路 | |
KR100528858B1 (ko) | 진폭변환회로 | |
JP4941045B2 (ja) | カレントミラー回路 | |
JP2933070B2 (ja) | チャ−ジポンプ回路 | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
JP2010124083A (ja) | ブートストラップ回路 | |
JP3907640B2 (ja) | 過電流防止回路 | |
KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
JP2007142698A (ja) | スタートアップ回路 | |
JP2861693B2 (ja) | コンパレ−タ始動回路 | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
US20050110561A1 (en) | Precision margining circuitry | |
US20130200866A1 (en) | Semiconductor integrated circuit | |
JP4467150B2 (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110419 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |