JP2002116829A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002116829A JP2002116829A JP2001029483A JP2001029483A JP2002116829A JP 2002116829 A JP2002116829 A JP 2002116829A JP 2001029483 A JP2001029483 A JP 2001029483A JP 2001029483 A JP2001029483 A JP 2001029483A JP 2002116829 A JP2002116829 A JP 2002116829A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- substrate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Abstract
(57)【要約】
【課題】 Ｖ／Ｒの駆動能力（出力トランジスタのON抵
抗）を面積の増大を抑えてあげる事。 【解決手段】 Ｖ／Ｒの出力トランジスタのバックゲー
ト電圧を制御することで、出力トランジスタのしきい値
電圧を変化させて出力トランジスタのON抵抗を下げる。
抗）を面積の増大を抑えてあげる事。 【解決手段】 Ｖ／Ｒの出力トランジスタのバックゲー
ト電圧を制御することで、出力トランジスタのしきい値
電圧を変化させて出力トランジスタのON抵抗を下げる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
におけるボルテージ・レギュレータ（以下Ｖ／Ｒと記載
する）の出力トランジスタや、チャージ・ポンプ回路
（以下CP回路と記載する）や、スイッチング・レギュレ
ータ（以下ＳＷレギュレータと記載する）のスイッチン
グ素子（以下SW素子と記載する）としてMOSトランジス
タを使用したときの駆動能力を、ＭＯＳトランジスタの
基板電位（バックゲート電圧）を変化させることで増大
させることが可能な、半導体集積回路に関する。
におけるボルテージ・レギュレータ（以下Ｖ／Ｒと記載
する）の出力トランジスタや、チャージ・ポンプ回路
（以下CP回路と記載する）や、スイッチング・レギュレ
ータ（以下ＳＷレギュレータと記載する）のスイッチン
グ素子（以下SW素子と記載する）としてMOSトランジス
タを使用したときの駆動能力を、ＭＯＳトランジスタの
基板電位（バックゲート電圧）を変化させることで増大
させることが可能な、半導体集積回路に関する。
【０００２】
【従来の技術】従来の正の電圧を出力するＶ／Ｒとして
は、図９の回路図に示されるようなＶ／Ｒが知られてい
た。即ち、従来のＶ／Ｒは基準電圧回路１０の基準電圧
Vrefと、Ｖ／Ｒの出力端子５の電圧（以下出力電圧と記
載する）Voutを分圧するブリーダ抵抗１１、１２の接続
点の電圧との差電圧を、増幅するエラー・アンプ１３か
らなるＶ／Ｒ制御回路と出力トランジスタ１４とからな
っている。電源電圧端子１５には正の電源電圧VDDが印
加される。エラー・アンプ１３の出力電圧をVerr、基準
電圧回路１０の出力電圧をVref、ブリーダ抵抗１１、１
２の接続点の電圧をVaとすれば、Vref>Vaならば、Verr
は低くなり、逆にVref<Vaならば、Verrは高くなる。
は、図９の回路図に示されるようなＶ／Ｒが知られてい
た。即ち、従来のＶ／Ｒは基準電圧回路１０の基準電圧
Vrefと、Ｖ／Ｒの出力端子５の電圧（以下出力電圧と記
載する）Voutを分圧するブリーダ抵抗１１、１２の接続
点の電圧との差電圧を、増幅するエラー・アンプ１３か
らなるＶ／Ｒ制御回路と出力トランジスタ１４とからな
っている。電源電圧端子１５には正の電源電圧VDDが印
加される。エラー・アンプ１３の出力電圧をVerr、基準
電圧回路１０の出力電圧をVref、ブリーダ抵抗１１、１
２の接続点の電圧をVaとすれば、Vref>Vaならば、Verr
は低くなり、逆にVref<Vaならば、Verrは高くなる。
【０００３】Verrが低くなると、出力トランジスタ１
４、この場合、P-ch MOSトランジスタであるので、ゲ
ート・ソース間電圧が大きくなり、ON抵抗が小さくな
り、出力電圧Voutを上昇させるように働き、逆にVerrが
高くなると、出力トランジスタ１４のON抵抗を高くし
て、出力電圧を低くするように働き、出力電圧Voutを一
定値に保つ。
４、この場合、P-ch MOSトランジスタであるので、ゲ
ート・ソース間電圧が大きくなり、ON抵抗が小さくな
り、出力電圧Voutを上昇させるように働き、逆にVerrが
高くなると、出力トランジスタ１４のON抵抗を高くし
て、出力電圧を低くするように働き、出力電圧Voutを一
定値に保つ。
【０００４】出力トランジスタ１４のON抵抗Ronは、ゲ
ート・ソース間電圧Vgsとトランジスタのしきい値電圧Vt
の関数となり、Vgs-Vtが大きいほうが、トランジスタの
ON抵抗は小さくなる。一般に、トランジスタのドレイン
・ソース間電圧の小さい領域でのON抵抗は、（１）式で
与えれる。
ート・ソース間電圧Vgsとトランジスタのしきい値電圧Vt
の関数となり、Vgs-Vtが大きいほうが、トランジスタの
ON抵抗は小さくなる。一般に、トランジスタのドレイン
・ソース間電圧の小さい領域でのON抵抗は、（１）式で
与えれる。
【０００５】
【式１】
【０００６】ここで、μは移動度、Coxは、単位面積あ
たりのゲート容量、Wはトランジスタのゲート幅、Lはゲ
ート長を示す。
たりのゲート容量、Wはトランジスタのゲート幅、Lはゲ
ート長を示す。
【０００７】出力トランジスタのON抵抗を下げるには、
トランジスタのゲート幅Wを大きくする必要があり、IC
の面積の増大、しいては、ICのコスト・アップにつなが
る。
トランジスタのゲート幅Wを大きくする必要があり、IC
の面積の増大、しいては、ICのコスト・アップにつなが
る。
【０００８】一方、従来の負の電圧を出力するＶ／Ｒと
しては、図１０の回路図に示されるようなＶ／Ｒが知ら
れていた。即ち、従来のＶ／Ｒは基準電圧回路１０の基
準電圧と、Ｖ／Ｒの出力端子５の電圧-Voutを分圧する
ブリーダ抵抗１１、１２の接続点の電圧との差電圧を、
増幅するエラー・アンプ１３からなるＶ／Ｒ制御回路と
出力トランジスタ１７とからなっている。電源電圧端子
１６には負の電源電圧-VSSが印加される。エラー・アン
プ１３の出力電圧を-Verr、基準電圧回路１０の出力電
圧を-Vref、ブリーダ抵抗１１、１２の接続点の電圧を-
Vaとすれば、-Vref＜-Vaならば、-Verrは低くなり（-VS
Sに近づき）、逆に-Vref>-Vaならば、-Verrは高く（GND
に近づく）なる。
しては、図１０の回路図に示されるようなＶ／Ｒが知ら
れていた。即ち、従来のＶ／Ｒは基準電圧回路１０の基
準電圧と、Ｖ／Ｒの出力端子５の電圧-Voutを分圧する
ブリーダ抵抗１１、１２の接続点の電圧との差電圧を、
増幅するエラー・アンプ１３からなるＶ／Ｒ制御回路と
出力トランジスタ１７とからなっている。電源電圧端子
１６には負の電源電圧-VSSが印加される。エラー・アン
プ１３の出力電圧を-Verr、基準電圧回路１０の出力電
圧を-Vref、ブリーダ抵抗１１、１２の接続点の電圧を-
Vaとすれば、-Vref＜-Vaならば、-Verrは低くなり（-VS
Sに近づき）、逆に-Vref>-Vaならば、-Verrは高く（GND
に近づく）なる。
【０００９】-Verrが高くなると、出力トランジスタ１
７、この場合、N-ch MOSトランジスタであるので、ゲ
ート・ソース間電圧が大きくなり、ON抵抗が小さくな
り、出力電圧Voutを低下させるように働き、逆に-Verr
が低くなると、出力トランジスタ１７のON抵抗を高くし
て、出力電圧を高くするように働き、出力電圧Voutを一
定値に保つ。
７、この場合、N-ch MOSトランジスタであるので、ゲ
ート・ソース間電圧が大きくなり、ON抵抗が小さくな
り、出力電圧Voutを低下させるように働き、逆に-Verr
が低くなると、出力トランジスタ１７のON抵抗を高くし
て、出力電圧を高くするように働き、出力電圧Voutを一
定値に保つ。
【００１０】正のV/Rと同様に、出力トランジスタのON
抵抗は（１）式で与えられる為、出力トランジスタのON
抵抗を下げるには、トランジスタのゲート幅Wを大きく
する必要があり、ICの面積の増大、しいては、ICのコス
ト・アップにつながる。
抵抗は（１）式で与えられる為、出力トランジスタのON
抵抗を下げるには、トランジスタのゲート幅Wを大きく
する必要があり、ICの面積の増大、しいては、ICのコス
ト・アップにつながる。
【００１１】従来の昇圧型ＳＷレギュレータとしては、
図１１に示すような回路で構成されている。
図１１に示すような回路で構成されている。
【００１２】図１１の入力の電源１２０がコイル１２１
とSWレギュレータ制御回路１３０の電源端子１０１に接
続され、前記コイル１２１の他端は、SW素子１２２のド
レインと転流用ダイオード１２３のアノードに接続さ
れ、前記ダイオード１２３のカソードがSWレギュレータ
制御回路１３０の出力電圧端子１０２に接続され、前記
出力電圧端子１０２には、コンデンサ１２４と負荷１２
５が接続されている。SWレギュレータ制御回路１３０
は、出力電圧端子１０２の電圧をVoutとすれば、Voutが
一定となるようにSW素子１２２のON/OFFを制御する。SW
素子１２２のゲートは、SW素子の駆動回路１３１の端子
１０３に接続され、前記端子１０３の電圧Vextによって
駆動され、SW素子１２２をON/OFFする。図１１では、SW
素子１２２はN-ch MOSトランジスタであり、ONさせるた
めには、駆動回路１３１の出力端子１０３の電圧Vext
は、正の電圧“H狽ニなり、SW素子１２２をOFFさせるた
めには、VextはGNDレベルの電圧を出力する。SW素子１
２２のソースと基板は共にGNDレベルに接続されてい
る。
とSWレギュレータ制御回路１３０の電源端子１０１に接
続され、前記コイル１２１の他端は、SW素子１２２のド
レインと転流用ダイオード１２３のアノードに接続さ
れ、前記ダイオード１２３のカソードがSWレギュレータ
制御回路１３０の出力電圧端子１０２に接続され、前記
出力電圧端子１０２には、コンデンサ１２４と負荷１２
５が接続されている。SWレギュレータ制御回路１３０
は、出力電圧端子１０２の電圧をVoutとすれば、Voutが
一定となるようにSW素子１２２のON/OFFを制御する。SW
素子１２２のゲートは、SW素子の駆動回路１３１の端子
１０３に接続され、前記端子１０３の電圧Vextによって
駆動され、SW素子１２２をON/OFFする。図１１では、SW
素子１２２はN-ch MOSトランジスタであり、ONさせるた
めには、駆動回路１３１の出力端子１０３の電圧Vext
は、正の電圧“H狽ニなり、SW素子１２２をOFFさせるた
めには、VextはGNDレベルの電圧を出力する。SW素子１
２２のソースと基板は共にGNDレベルに接続されてい
る。
【００１３】一般にSWレギュレータ回路においては、電
力の変換効率が高い事が望まれている。電力の変換効率
を高くするには、SW素子１２２がONした時のON抵抗によ
る損失を減少させる必要がある。SW素子がONした時の損
失Pronは、SW素子に流れる電流をI、SW素子のON抵抗をR
onとすれば、 Pron=I×I×Ron…(２) で与えられる。すなわち、SW素子の損失Pronを小さくす
るには、SW素子のON抵抗を下げる必要がある。一般に、
MOSトランジスタのドレイン・ソース間電圧の小さい領
域でのON抵抗は、前述のように（１）式で与えれる。
力の変換効率が高い事が望まれている。電力の変換効率
を高くするには、SW素子１２２がONした時のON抵抗によ
る損失を減少させる必要がある。SW素子がONした時の損
失Pronは、SW素子に流れる電流をI、SW素子のON抵抗をR
onとすれば、 Pron=I×I×Ron…(２) で与えられる。すなわち、SW素子の損失Pronを小さくす
るには、SW素子のON抵抗を下げる必要がある。一般に、
MOSトランジスタのドレイン・ソース間電圧の小さい領
域でのON抵抗は、前述のように（１）式で与えれる。
【００１４】従ってMOSトランジスタのON抵抗を下げる
には、トランジスタのゲート幅Wを大きくする必要があ
り、ICの面積の増大、しいては、ICのコスト・アップに
つながる。さらに、ゲート幅Wを大きくする事は、MOSト
ランジスタのゲートの容量も増大し、MOSトランジスタ
をON/OFFさせるときに前記MOSトランジスタのゲート容
量を充放電するための損失も増大するとともに、大きな
容量を駆動するため、駆動回路自体の面積も増大する。
には、トランジスタのゲート幅Wを大きくする必要があ
り、ICの面積の増大、しいては、ICのコスト・アップに
つながる。さらに、ゲート幅Wを大きくする事は、MOSト
ランジスタのゲートの容量も増大し、MOSトランジスタ
をON/OFFさせるときに前記MOSトランジスタのゲート容
量を充放電するための損失も増大するとともに、大きな
容量を駆動するため、駆動回路自体の面積も増大する。
【００１５】従来の２倍昇圧型CP回路の例としては、図
１２に示すような回路で構成されている。
１２に示すような回路で構成されている。
【００１６】図１２の入力の電源２２０のプラス（正）
側がSW素子２２１、２２４と接続され、電源２２０のマ
イナス（負）側がSW素子２２２に接続されている。前期
SW素子２２１の他端には容量２２５とSW素子２２３が接
続され、前期SW素子２２２の他端には、前期容量２２５
の他端とSW素子２２４が接続されている。また、前期SW
素子２２３の他端には、容量２２６と負荷２２７が接続
される。SW素子２２１〜２２４はCPの制御回路２２８か
らの信号によってON/OFF制御される。
側がSW素子２２１、２２４と接続され、電源２２０のマ
イナス（負）側がSW素子２２２に接続されている。前期
SW素子２２１の他端には容量２２５とSW素子２２３が接
続され、前期SW素子２２２の他端には、前期容量２２５
の他端とSW素子２２４が接続されている。また、前期SW
素子２２３の他端には、容量２２６と負荷２２７が接続
される。SW素子２２１〜２２４はCPの制御回路２２８か
らの信号によってON/OFF制御される。
【００１７】SW素子２２１、２２２と２２３、２２４は
相補的にON/OFF動作する。すなわち、SW素子２２１、２
２２がONする時には、SW素子２２３、２２４はOFFし、
逆に、SW素子２２３、２２４がONする時には、SW素子２
２１，２２２はOFFする。これら、SW素子は、交互にON/
OFFを繰り返す。初めに、SW素子２２１、２２２が十分
に長い時間ONすると、容量２２５には、電源２２０と同
じ電圧が蓄えられる。電源２２０の電圧をVDDとすれ
ば、VDDの電圧が、容量２２５に蓄えられる。
相補的にON/OFF動作する。すなわち、SW素子２２１、２
２２がONする時には、SW素子２２３、２２４はOFFし、
逆に、SW素子２２３、２２４がONする時には、SW素子２
２１，２２２はOFFする。これら、SW素子は、交互にON/
OFFを繰り返す。初めに、SW素子２２１、２２２が十分
に長い時間ONすると、容量２２５には、電源２２０と同
じ電圧が蓄えられる。電源２２０の電圧をVDDとすれ
ば、VDDの電圧が、容量２２５に蓄えられる。
【００１８】次に、SW素子２２１、２２２がOFFしてSW
素子２２３、２２４がONするとSW素子２２４側の容量２
２５の電圧は電源２２０の電圧、すなわちVDDとなり、
容量２２５の電荷は保存されているので、容量２２５の
電圧のSW素子２２３側の電圧は、２×VDDの電圧にな
る。この電圧は、容量２２６に保存され、負荷２２７へ
電圧を供給する。
素子２２３、２２４がONするとSW素子２２４側の容量２
２５の電圧は電源２２０の電圧、すなわちVDDとなり、
容量２２５の電荷は保存されているので、容量２２５の
電圧のSW素子２２３側の電圧は、２×VDDの電圧にな
る。この電圧は、容量２２６に保存され、負荷２２７へ
電圧を供給する。
【００１９】前記SW素子のON/OFFは、一般に数kHz〜数M
Hz程度のある周波数でON/OFFする。前記SW素子は、理想
的には、ON抵抗は０Ωで、ON/OFFの瞬間的に容量の電荷
の充放電ができることが望ましいが、実際には、SW素子
のON抵抗によって、容量とSW素子の時定数をもって充放
電が行われる。
Hz程度のある周波数でON/OFFする。前記SW素子は、理想
的には、ON抵抗は０Ωで、ON/OFFの瞬間的に容量の電荷
の充放電ができることが望ましいが、実際には、SW素子
のON抵抗によって、容量とSW素子の時定数をもって充放
電が行われる。
【００２０】また、SW素子の充放電では、SW素子の抵抗
成分による損失が発生する。
成分による損失が発生する。
【００２１】一般にCP回路においては、電力の変換効率
が高い事が望まれている。電力の変換効率を高くするに
は、SW素子２２１〜２２４がONした時のON抵抗による損
失を減少させる必要がある。SW素子がONした時の損失Pr
onは、SW素子に流れる電流をI、SW素子のON抵抗をRonと
すれば、前述のように（２）式で与えられ、SW素子の損
失Pronを小さくするには、SW素子のON抵抗を下げる必要
がある。
が高い事が望まれている。電力の変換効率を高くするに
は、SW素子２２１〜２２４がONした時のON抵抗による損
失を減少させる必要がある。SW素子がONした時の損失Pr
onは、SW素子に流れる電流をI、SW素子のON抵抗をRonと
すれば、前述のように（２）式で与えられ、SW素子の損
失Pronを小さくするには、SW素子のON抵抗を下げる必要
がある。
【００２２】SW素子２２２、２２４がそれぞれN-ch MO
SトランジスタとP-ch MOSトランジスタで構成されてい
るときの例を図１３に示す。図１３の２３０がN-ch MOS
トランジスタであり、図１２のSW素子２２２の役割を担
い、２３１がP-ch MOSトランジスタであり図１２のSW
素子２２４の役割を担う。図１３において、P-ch MOS
トランジスタ２３１のソースと基板は正の電源VDDに接
続されている。一方、N-ch MOSトランジスタ２３０の
ソースと基板は負の電源GNDに接続されている。
SトランジスタとP-ch MOSトランジスタで構成されてい
るときの例を図１３に示す。図１３の２３０がN-ch MOS
トランジスタであり、図１２のSW素子２２２の役割を担
い、２３１がP-ch MOSトランジスタであり図１２のSW
素子２２４の役割を担う。図１３において、P-ch MOS
トランジスタ２３１のソースと基板は正の電源VDDに接
続されている。一方、N-ch MOSトランジスタ２３０の
ソースと基板は負の電源GNDに接続されている。
【００２３】ＳＷ素子がMOSトランジスタで、作製され
ている場合、一般に、MOSトランジスタのドレイン・ソ
ース間電圧の小さい領域でのON抵抗は、前述のように
（１）式で与えれる。
ている場合、一般に、MOSトランジスタのドレイン・ソ
ース間電圧の小さい領域でのON抵抗は、前述のように
（１）式で与えれる。
【００２４】従ってMOSトランジスタで作製されているS
W素子のON抵抗を下げるには、トランジスタのゲート幅W
を大きくする必要があり、ICの面積の増大、しいては、
ICのコスト・アップにつながる。さらに、ゲート幅Wを
大きくする事は、MOSトランジスタのゲートの容量も増
大し、MOSトランジスタをON/OFFさせるときに前記MOSト
ランジスタのゲート容量を充放電するための損失も増大
するとともに、大きな容量を駆動するため、駆動回路自
体の面積も増大する。
W素子のON抵抗を下げるには、トランジスタのゲート幅W
を大きくする必要があり、ICの面積の増大、しいては、
ICのコスト・アップにつながる。さらに、ゲート幅Wを
大きくする事は、MOSトランジスタのゲートの容量も増
大し、MOSトランジスタをON/OFFさせるときに前記MOSト
ランジスタのゲート容量を充放電するための損失も増大
するとともに、大きな容量を駆動するため、駆動回路自
体の面積も増大する。
【００２５】
【発明が解決しようとする課題】しかし、従来の半導体
集積回路では、出力トランジスタもしくはＳＷ素子のON
抵抗を下げるには、ＭＯＳトランジスタの面積を増大さ
せる必要が有り、ICのコストが増大するという問題点が
あった。
集積回路では、出力トランジスタもしくはＳＷ素子のON
抵抗を下げるには、ＭＯＳトランジスタの面積を増大さ
せる必要が有り、ICのコストが増大するという問題点が
あった。
【００２６】そこで、この発明の目的は従来のこのよう
な問題点を解決するために、出力トランジスタもしくは
ＳＷ素子のＭＯＳトランジスタの面積の増大を抑えて、
ＭＯＳトランジスタのON抵抗を下げることを目的として
いる。
な問題点を解決するために、出力トランジスタもしくは
ＳＷ素子のＭＯＳトランジスタの面積の増大を抑えて、
ＭＯＳトランジスタのON抵抗を下げることを目的として
いる。
【００２７】
【課題解決の手段】上記問題点を解決するために、この
発明ではV/R回路の出力トランジスタやＳＷレギュレー
タ及びCP回路のSW素子の基板電圧切り換え回路を設け、
SW素子がONするときに、SW素子の基板電圧を切り換える
事でSW素子のしきい値電圧を下げて、SW素子のON抵抗を
下げるようにした。
発明ではV/R回路の出力トランジスタやＳＷレギュレー
タ及びCP回路のSW素子の基板電圧切り換え回路を設け、
SW素子がONするときに、SW素子の基板電圧を切り換える
事でSW素子のしきい値電圧を下げて、SW素子のON抵抗を
下げるようにした。
【００２８】
【発明の実施の形態】（実施例１）以下に、本発明の実
施の形態を図面に基づいて説明する。図１は本発明の第
１の実施例を示すＶ／Ｒ回路図である。基準電圧回路１
０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従
来の正の電圧を出力するV/Rと同様である。
施の形態を図面に基づいて説明する。図１は本発明の第
１の実施例を示すＶ／Ｒ回路図である。基準電圧回路１
０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従
来の正の電圧を出力するV/Rと同様である。
【００２９】出力トランジスタ２０の基板電位は、従来
の回路では、正の電源電圧端子１５の電源電圧VDDに接
続されるが、基板電圧切り換え回路２１によって、トラ
ンジスタ２０の基板電位は変化する。トランジスタ２０
の基板電位は、コンパレータ２５の出力信号によって切
り換えられる。コンパレータ２５は、ブリーダ抵抗１１
と１２の接続点の電圧Vaと基準電圧回路１０の出力電圧
Vrefに対してオフセット電圧用電源２６の電圧V26を引
いた電圧、即ち、Vref-V26とを入力とし、Va>(Vref-V2
6)であれば、コンパレータ２５の出力は禰狽ニなり、逆
にVa<(Vref-V26)であれば、コンパレータ２５の出力は
猫狽ニなる。基板電圧切り換え回路２１のスイッチ２２
は、コンパレータ２５の出力が禰狽フ時にONする。即
ち、Va>(Vref-V26）の時には、トランジスタ２０の基板
電位は、VDDに接続される。一方、基板電圧切り換え回
路２１のスイッチ２３は、コンパレータ２５の出力が猫
狽フ時にONする。即ち、 Va<(Vref-V26）の時には、トラ
ンジスタ２０の基板電位は、VDDから基板電圧調整用電
源２４の電圧V24だけ下がった電圧、即ち、VDD-V24に接
続される。
の回路では、正の電源電圧端子１５の電源電圧VDDに接
続されるが、基板電圧切り換え回路２１によって、トラ
ンジスタ２０の基板電位は変化する。トランジスタ２０
の基板電位は、コンパレータ２５の出力信号によって切
り換えられる。コンパレータ２５は、ブリーダ抵抗１１
と１２の接続点の電圧Vaと基準電圧回路１０の出力電圧
Vrefに対してオフセット電圧用電源２６の電圧V26を引
いた電圧、即ち、Vref-V26とを入力とし、Va>(Vref-V2
6)であれば、コンパレータ２５の出力は禰狽ニなり、逆
にVa<(Vref-V26)であれば、コンパレータ２５の出力は
猫狽ニなる。基板電圧切り換え回路２１のスイッチ２２
は、コンパレータ２５の出力が禰狽フ時にONする。即
ち、Va>(Vref-V26）の時には、トランジスタ２０の基板
電位は、VDDに接続される。一方、基板電圧切り換え回
路２１のスイッチ２３は、コンパレータ２５の出力が猫
狽フ時にONする。即ち、 Va<(Vref-V26）の時には、トラ
ンジスタ２０の基板電位は、VDDから基板電圧調整用電
源２４の電圧V24だけ下がった電圧、即ち、VDD-V24に接
続される。
【００３０】負荷が比較的、軽く、V/Rが正常に、動作
している時には、基準電圧回路１０の電圧Vrefとブリー
ダ抵抗１１，１２の接続点の電圧Vaが等しくなるよう
に、即ち、Vref=Vaとなるように、エラーアンプ１３の
電圧Verrが変化する。その状態では、トランジスタ２０
の基板電位は、スイッチ２２がONしているので、VDDに
接続されており、従来と同じ動作をする。
している時には、基準電圧回路１０の電圧Vrefとブリー
ダ抵抗１１，１２の接続点の電圧Vaが等しくなるよう
に、即ち、Vref=Vaとなるように、エラーアンプ１３の
電圧Verrが変化する。その状態では、トランジスタ２０
の基板電位は、スイッチ２２がONしているので、VDDに
接続されており、従来と同じ動作をする。
【００３１】V/Rの出力端子５に接続される負荷が大き
くなると、トランジスタ２０の駆動能力が不足し、やが
て、出力電圧端子５の電圧Voutが低下し、 Va<(Vref-V2
6）となると、トランジスタ２０の基板電位は、スイッ
チ２３がONするので、VDD-V24に接続される。トランジ
スタ２０の基板電位が、VDD-V24に接続されると、トラ
ンジスタ２０のしきい値電圧Vtが低下する。しきい値電
圧Vtが低下すると、(1)式に示されるように、トランジ
スタのON抵抗が下がり、より多くの電流を負荷に供給で
きるようになる。
くなると、トランジスタ２０の駆動能力が不足し、やが
て、出力電圧端子５の電圧Voutが低下し、 Va<(Vref-V2
6）となると、トランジスタ２０の基板電位は、スイッ
チ２３がONするので、VDD-V24に接続される。トランジ
スタ２０の基板電位が、VDD-V24に接続されると、トラ
ンジスタ２０のしきい値電圧Vtが低下する。しきい値電
圧Vtが低下すると、(1)式に示されるように、トランジ
スタのON抵抗が下がり、より多くの電流を負荷に供給で
きるようになる。
【００３２】基板電圧調整用電源２４の電圧V24の値
は、トランジスタ２０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ２０の基板電位を下げるような
値とする。V24の電圧の値が大きいほど、トランジスタ
２０のしきい値電圧が下がるので、トランジスタ２０の
ON抵抗を下げる事ができるが、トランジスタ２０のソー
スの電位に対して、0.6Vを超えて下げるようにすると、
トランジスタ２０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。基板
電圧調整用電源２４は、電源である必要はなく、電圧V2
4を発生させる回路であれば良い。また、スイッチ２２
と２３は簡単にスイッチの役割をするＭＯＳトランジス
タに置き換えることが可能であり、スイッチ２３と基板
電圧調整用電源２４の位置関係は入れ替えても同様な効
果が得られる。
は、トランジスタ２０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ２０の基板電位を下げるような
値とする。V24の電圧の値が大きいほど、トランジスタ
２０のしきい値電圧が下がるので、トランジスタ２０の
ON抵抗を下げる事ができるが、トランジスタ２０のソー
スの電位に対して、0.6Vを超えて下げるようにすると、
トランジスタ２０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。基板
電圧調整用電源２４は、電源である必要はなく、電圧V2
4を発生させる回路であれば良い。また、スイッチ２２
と２３は簡単にスイッチの役割をするＭＯＳトランジス
タに置き換えることが可能であり、スイッチ２３と基板
電圧調整用電源２４の位置関係は入れ替えても同様な効
果が得られる。
【００３３】オフセット電圧用電源２６の電圧V26の値
は、数mV〜100mV程度の値が適当である。
は、数mV〜100mV程度の値が適当である。
【００３４】また、コンパレータ２５には、ヒステリシ
スの機能をもたせた方が動作はより安定化する。 （実施例２）図２は本発明の第２の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の正の電圧を出力する
V/Rと同様である。
スの機能をもたせた方が動作はより安定化する。 （実施例２）図２は本発明の第２の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の正の電圧を出力する
V/Rと同様である。
【００３５】出力トランジスタ２０の基板電位は、従来
の回路では、電源電圧のVDDに接続されるが、基板電圧
切り換え回路２１によって、トランジスタ２０の基板電
位は変化する。トランジスタ２０の基板電位は、コンパ
レータ２７の出力信号によって切り換えられる。コンパ
レータ２７は、Ｖ／Ｒの出力端子５の電圧VoutとＶ／Ｒ
の入力電源電圧VDDに対してオフセット電圧用電源２８
の電圧V28を引いた電圧、即ち、VDD-V28とを入力とし、
Vout<(VDD-V28）であれば、コンパレータ２７の出力は
禰狽ニなり、逆にVout>(VDD-V28）であれば、コンパレー
タ２７の出力は猫狽ニなる。基板電圧切り換え回路２１
のスイッチ２２は、コンパレータ２７の出力が禰狽フ時
にONする。即ち、 Vout<(VDD-V28）の時には、トランジ
スタ２０の基板電位は、VDDに接続される。一方、基板
電圧切り換え回路２１のスイッチ２３は、コンパレータ
２７の出力が猫狽フ時にONする。即ち、 Vout>( VDD-V2
8）の時には、トランジスタ２０の基板電位は、VDDから
基板電圧調整用電源２４の電圧V24だけ下がった電圧、
即ち、VDD-V24に接続される。
の回路では、電源電圧のVDDに接続されるが、基板電圧
切り換え回路２１によって、トランジスタ２０の基板電
位は変化する。トランジスタ２０の基板電位は、コンパ
レータ２７の出力信号によって切り換えられる。コンパ
レータ２７は、Ｖ／Ｒの出力端子５の電圧VoutとＶ／Ｒ
の入力電源電圧VDDに対してオフセット電圧用電源２８
の電圧V28を引いた電圧、即ち、VDD-V28とを入力とし、
Vout<(VDD-V28）であれば、コンパレータ２７の出力は
禰狽ニなり、逆にVout>(VDD-V28）であれば、コンパレー
タ２７の出力は猫狽ニなる。基板電圧切り換え回路２１
のスイッチ２２は、コンパレータ２７の出力が禰狽フ時
にONする。即ち、 Vout<(VDD-V28）の時には、トランジ
スタ２０の基板電位は、VDDに接続される。一方、基板
電圧切り換え回路２１のスイッチ２３は、コンパレータ
２７の出力が猫狽フ時にONする。即ち、 Vout>( VDD-V2
8）の時には、トランジスタ２０の基板電位は、VDDから
基板電圧調整用電源２４の電圧V24だけ下がった電圧、
即ち、VDD-V24に接続される。
【００３６】Ｖ／Ｒの入力電源が比較的高く、VDD-Vout
が十分に大きいときには、トランジスタ２０の基板電位
は、スイッチ２２がONしているので、VDDに接続されて
おり、従来と同じ動作をする。
が十分に大きいときには、トランジスタ２０の基板電位
は、スイッチ２２がONしているので、VDDに接続されて
おり、従来と同じ動作をする。
【００３７】Ｖ／Ｒの入力電源電圧VDDが低下しする
と、トランジスタ２０を制御するためのゲート・ソース
間電圧が電源電圧以上かからないことから、トランジス
タ２０のON抵抗が増大するため駆動能力が不足し、Ｖ／
Ｒが負荷に供給し得る電流が低下する。しかし、VDDが
低下しVout>(VDD-V28）となると、トランジスタ２０の
基板電位は、スイッチ２３がONするので、VDD-V24に接
続される。トランジスタ２０の基板電位が、VDD-V24に
接続されると、トランジスタ２０のしきい値電圧Vtが低
下する。しきい値電圧Vtが低下すると、(1)式に示され
るように、トランジスタのON抵抗が下がり、より多くの
電流を負荷に供給できるようになる。
と、トランジスタ２０を制御するためのゲート・ソース
間電圧が電源電圧以上かからないことから、トランジス
タ２０のON抵抗が増大するため駆動能力が不足し、Ｖ／
Ｒが負荷に供給し得る電流が低下する。しかし、VDDが
低下しVout>(VDD-V28）となると、トランジスタ２０の
基板電位は、スイッチ２３がONするので、VDD-V24に接
続される。トランジスタ２０の基板電位が、VDD-V24に
接続されると、トランジスタ２０のしきい値電圧Vtが低
下する。しきい値電圧Vtが低下すると、(1)式に示され
るように、トランジスタのON抵抗が下がり、より多くの
電流を負荷に供給できるようになる。
【００３８】基板電圧調整用電源２４の電圧V24の値
は、トランジスタ２０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ２０の基板電位を下げるような
値とする。V24の電圧の値が大きいほど、トランジスタ
２０のしきい値電圧が下がるので、トランジスタ２０の
ON抵抗を下げる事ができるが、トランジスタ２０のソー
スの電位に対して、0.6Vを超えて下げるようにすると、
トランジスタ２０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。ま
た、スイッチ２２と２３は簡単にスイッチの役割をする
ＭＯＳトランジスタに置き換えることが可能であり、ス
イッチ２３と基板電圧調整用電源２４の位置関係は入れ
替えても同様な効果が得られる。
は、トランジスタ２０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ２０の基板電位を下げるような
値とする。V24の電圧の値が大きいほど、トランジスタ
２０のしきい値電圧が下がるので、トランジスタ２０の
ON抵抗を下げる事ができるが、トランジスタ２０のソー
スの電位に対して、0.6Vを超えて下げるようにすると、
トランジスタ２０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。ま
た、スイッチ２２と２３は簡単にスイッチの役割をする
ＭＯＳトランジスタに置き換えることが可能であり、ス
イッチ２３と基板電圧調整用電源２４の位置関係は入れ
替えても同様な効果が得られる。
【００３９】オフセット電圧用電源２８の電圧V28の値
は、数mV〜数V程度の値が適当である。
は、数mV〜数V程度の値が適当である。
【００４０】また、コンパレータ２７には、ヒステリシ
スの機能をもたせた方が動作はより安定化する。 （実施例３）図３は本発明の第３の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の負の電圧を出力する
V/Rと同様である。
スの機能をもたせた方が動作はより安定化する。 （実施例３）図３は本発明の第３の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の負の電圧を出力する
V/Rと同様である。
【００４１】出力トランジスタ３０の基板電位は、従来
の回路では、負の電源電圧端子１６の電源電圧-VSSに接
続されるが、基板電圧切り換え回路３１によって、トラ
ンジスタ３０の基板電位は、変化する。トランジスタ３
０の基板電位は、コンパレータ３５の出力信号によって
切り換えられる。コンパレータ３５は、ブリーダ抵抗１
１と１２の接続点の電圧-Vaと基準電圧回路１０の出力
電圧-Vrefに対してオフセット電圧用電源３６の電圧V36
をたした電圧、即ち、-Vref+V36とを入力とし、-Va>（-
Vref+V36）であれば、コンパレータ３５の出力は禰狽ニ
なり、逆に-Va<（-Vref+V36）であれば、コンパレータ
３５の出力は猫狽ニなる。基板電圧切り換え回路３１の
スイッチ３２は、コンパレータ３５の出力が猫狽フ時にO
Nする。即ち、 -Va<（-Vref+V36）の時には、トランジ
スタ３０の基板電位は、-VSSに接続される。一方、基板
電圧切り換え回路３１のスイッチ３３は、コンパレータ
３５の出力が禰狽フ時にONする。即ち、 -Va>（-Vref+V3
6） の時には、トランジスタ３０の基板電位は、-VSSか
ら基板電圧調整用電源３４の電圧V34だけ上がった電
圧、即ち、-VSS+V34に接続される。
の回路では、負の電源電圧端子１６の電源電圧-VSSに接
続されるが、基板電圧切り換え回路３１によって、トラ
ンジスタ３０の基板電位は、変化する。トランジスタ３
０の基板電位は、コンパレータ３５の出力信号によって
切り換えられる。コンパレータ３５は、ブリーダ抵抗１
１と１２の接続点の電圧-Vaと基準電圧回路１０の出力
電圧-Vrefに対してオフセット電圧用電源３６の電圧V36
をたした電圧、即ち、-Vref+V36とを入力とし、-Va>（-
Vref+V36）であれば、コンパレータ３５の出力は禰狽ニ
なり、逆に-Va<（-Vref+V36）であれば、コンパレータ
３５の出力は猫狽ニなる。基板電圧切り換え回路３１の
スイッチ３２は、コンパレータ３５の出力が猫狽フ時にO
Nする。即ち、 -Va<（-Vref+V36）の時には、トランジ
スタ３０の基板電位は、-VSSに接続される。一方、基板
電圧切り換え回路３１のスイッチ３３は、コンパレータ
３５の出力が禰狽フ時にONする。即ち、 -Va>（-Vref+V3
6） の時には、トランジスタ３０の基板電位は、-VSSか
ら基板電圧調整用電源３４の電圧V34だけ上がった電
圧、即ち、-VSS+V34に接続される。
【００４２】負荷が比較的、軽く、V/Rが正常に、動作
している時には、基準電圧回路１０の電圧-Vrefとブリ
ーダ抵抗１１，１２の接続点の電圧-Vaが等しくなるよ
うに、即ち、-Vref=-Vaとなるように、エラーアンプ１
３の電圧-Verrが変化する。その状態では、トランジス
タ３０の基板電位は、スイッチ３２がONしているので、
-VSSに接続されており、従来と同じ動作をする。
している時には、基準電圧回路１０の電圧-Vrefとブリ
ーダ抵抗１１，１２の接続点の電圧-Vaが等しくなるよ
うに、即ち、-Vref=-Vaとなるように、エラーアンプ１
３の電圧-Verrが変化する。その状態では、トランジス
タ３０の基板電位は、スイッチ３２がONしているので、
-VSSに接続されており、従来と同じ動作をする。
【００４３】V/Rの出力端子５に接続される負荷が大き
くなると、トランジスタ３０の駆動能力が不足し、やが
て、出力電圧端子５の電圧-Voutが上昇し（GNDに近づ
き）、-Va>（-Vref+V36）となると、トランジスタ３０
の基板電位は、スイッチ３３がONするので、-VSS+V34に
接続される。トランジスタ３０の基板電位が、-VSS+V34
に接続されると、トランジスタ３０のしきい値電圧Vtが
低下する。しきい値電圧Vtが低下すると、(1)式に示さ
れるように、トランジスタのON抵抗が下がり、より多く
の電流を負荷に供給できるようになる。
くなると、トランジスタ３０の駆動能力が不足し、やが
て、出力電圧端子５の電圧-Voutが上昇し（GNDに近づ
き）、-Va>（-Vref+V36）となると、トランジスタ３０
の基板電位は、スイッチ３３がONするので、-VSS+V34に
接続される。トランジスタ３０の基板電位が、-VSS+V34
に接続されると、トランジスタ３０のしきい値電圧Vtが
低下する。しきい値電圧Vtが低下すると、(1)式に示さ
れるように、トランジスタのON抵抗が下がり、より多く
の電流を負荷に供給できるようになる。
【００４４】基板電圧調整用電源３４の電圧V34の値
は、トランジスタ３０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ３０の基板電位を下げるような
値とする。V34の電圧の値が大きいほど、トランジスタ
３０のしきい値電圧が下がるので、トランジスタ３０の
ON抵抗を下げる事ができるが、トランジスタ３０のソー
スの電位に対して、0.6Vを超えて上げるようにすると、
トランジスタ３０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V34の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。ま
た、スイッチ３２と３３は簡単にスイッチの役割をする
ＭＯＳトランジスタに置き換えることが可能であり、ス
イッチ３３と基板電圧調整用電源３４の位置関係は入れ
替えても同様な効果が得られる。
は、トランジスタ３０のソースの電位に対して、0.1〜
0.5V程度、トランジスタ３０の基板電位を下げるような
値とする。V34の電圧の値が大きいほど、トランジスタ
３０のしきい値電圧が下がるので、トランジスタ３０の
ON抵抗を下げる事ができるが、トランジスタ３０のソー
スの電位に対して、0.6Vを超えて上げるようにすると、
トランジスタ３０のソースと基板間に存在する寄生のｐ
ｎ接合がONするため、V34の電圧は、前記寄生のｐｎ接
合がONしない範囲の電圧値に設定する必要がある。ま
た、スイッチ３２と３３は簡単にスイッチの役割をする
ＭＯＳトランジスタに置き換えることが可能であり、ス
イッチ３３と基板電圧調整用電源３４の位置関係は入れ
替えても同様な効果が得られる。
【００４５】オフセット電圧用電源３６の電圧V36の値
は、数mV〜100mV程度の値が適当である。また、コンパ
レータ３５には、ヒステリシスの機能をもたせた方が動
作はより安定化する。 （実施例４）図４は本発明の第４の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の負の電圧を出力する
V/Rと同様である。
は、数mV〜100mV程度の値が適当である。また、コンパ
レータ３５には、ヒステリシスの機能をもたせた方が動
作はより安定化する。 （実施例４）図４は本発明の第４の実施例を示すＶ／Ｒ
回路図である。基準電圧回路１０、ブリーダ抵抗１１、
１２、エラー・アンプ１３は従来の負の電圧を出力する
V/Rと同様である。
【００４６】出力トランジスタ３０の基板電位は、従来
の回路では、電源電圧の-VSSに接続されるが、基板電圧
切り換え回路３１によって、トランジスタ３０の基板電
位は、変化する。トランジスタ３０の基板電位は、コン
パレータ３７の出力信号によって切り換えられる。コン
パレータ３７は、Ｖ／Ｒの出力端子５の電圧-VoutとＶ
／Ｒの入力電源電圧-VSSに対してオフセット電圧用電源
３８の電圧V38をたした電圧、即ち、-VSS+V38とを入力
とし、-Vout<(-VSS+V38）であれば、コンパレータ３７
の出力は禰狽ニなり、逆に-Vout>(-VSS+V38）であれば、
コンパレータ３７の出力は猫狽ニなる。基板電圧切り換
え回路３１のスイッチ３２は、コンパレータ３７の出力
が猫狽フ時にONする。
の回路では、電源電圧の-VSSに接続されるが、基板電圧
切り換え回路３１によって、トランジスタ３０の基板電
位は、変化する。トランジスタ３０の基板電位は、コン
パレータ３７の出力信号によって切り換えられる。コン
パレータ３７は、Ｖ／Ｒの出力端子５の電圧-VoutとＶ
／Ｒの入力電源電圧-VSSに対してオフセット電圧用電源
３８の電圧V38をたした電圧、即ち、-VSS+V38とを入力
とし、-Vout<(-VSS+V38）であれば、コンパレータ３７
の出力は禰狽ニなり、逆に-Vout>(-VSS+V38）であれば、
コンパレータ３７の出力は猫狽ニなる。基板電圧切り換
え回路３１のスイッチ３２は、コンパレータ３７の出力
が猫狽フ時にONする。
【００４７】即ち、-Vout>(-VSS+V38）の時には、トラ
ンジスタ３０の基板電位は、-VSSに接続される。一方、
基板電圧切り換え回路３１のスイッチ３３は、コンパレ
ータ３７の出力が禰狽フ時にONする。即ち、-Vout<(-VSS
+V38）の時には、トランジスタ３０の基板電位は、-VSS
から基板電圧調整用電源３４の電圧V34だけ上がった電
圧、即ち、-VSS+V34に接続される。
ンジスタ３０の基板電位は、-VSSに接続される。一方、
基板電圧切り換え回路３１のスイッチ３３は、コンパレ
ータ３７の出力が禰狽フ時にONする。即ち、-Vout<(-VSS
+V38）の時には、トランジスタ３０の基板電位は、-VSS
から基板電圧調整用電源３４の電圧V34だけ上がった電
圧、即ち、-VSS+V34に接続される。
【００４８】Ｖ／Ｒの入力電源電圧-VSSが比較的低く、
絶対値の-VSSと-Voutの差が十分に大きいときには、ト
ランジスタ３０の基板電位は、スイッチ３２がONしてい
るので、-VSSに接続されており、従来と同じ動作をす
る。
絶対値の-VSSと-Voutの差が十分に大きいときには、ト
ランジスタ３０の基板電位は、スイッチ３２がONしてい
るので、-VSSに接続されており、従来と同じ動作をす
る。
【００４９】Ｖ／Ｒの入力電源電圧-VSSが低下（絶対値
が減少）すると、トランジスタ３０を制御するためのゲ
ート・ソース間電圧が電源電圧以上かからないことか
ら、トランジスタ３０の駆動能力が不足し、Ｖ／Ｒが負
荷に供給し得る電流が低下する。しかし、-VSSが低下
（絶対値が減少）し-Vout<(-VSS+V38）となると、トラ
ンジスタ３０の基板電位は、スイッチ３3がONするの
で、-VSS+V34に接続される。トランジスタ３０の基板電
位が、-VSS+V34に接続されると、トランジスタ３０のし
きい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(1)式に示されるように、トランジスタのON抵抗が
下がり、より多くの電流を負荷に供給できるようにな
る。
が減少）すると、トランジスタ３０を制御するためのゲ
ート・ソース間電圧が電源電圧以上かからないことか
ら、トランジスタ３０の駆動能力が不足し、Ｖ／Ｒが負
荷に供給し得る電流が低下する。しかし、-VSSが低下
（絶対値が減少）し-Vout<(-VSS+V38）となると、トラ
ンジスタ３０の基板電位は、スイッチ３3がONするの
で、-VSS+V34に接続される。トランジスタ３０の基板電
位が、-VSS+V34に接続されると、トランジスタ３０のし
きい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(1)式に示されるように、トランジスタのON抵抗が
下がり、より多くの電流を負荷に供給できるようにな
る。
【００５０】基板電圧調整用電源３４の電圧V34の値
は、トランジスタ３０のソースの電位に対して、0.1〜
0. 5V程度、トランジスタ３０の基板電位を下げるよう
な値とする。V34の電圧の値が大きいほど、トランジス
タ３０のしきい値電圧が下がるので、トランジスタ３０
のON抵抗を下げる事ができるが、トランジスタ３０のソ
ースの電位に対して、0.6Vを超えて下げるようにする
と、トランジスタ３０のソースと基板間に存在する寄生
のｐｎ接合がONするため、V24の電圧は、前記寄生のｐ
ｎ接合がONしない範囲の電圧値に設定する必要がある。
また、スイッチ３２と３３は簡単にスイッチの役割をす
るＭＯＳトランジスタに置き換えることが可能であり、
スイッチ３３と基板電圧調整用電源３４の位置関係は入
れ替えても同様な効果が得られる。
は、トランジスタ３０のソースの電位に対して、0.1〜
0. 5V程度、トランジスタ３０の基板電位を下げるよう
な値とする。V34の電圧の値が大きいほど、トランジス
タ３０のしきい値電圧が下がるので、トランジスタ３０
のON抵抗を下げる事ができるが、トランジスタ３０のソ
ースの電位に対して、0.6Vを超えて下げるようにする
と、トランジスタ３０のソースと基板間に存在する寄生
のｐｎ接合がONするため、V24の電圧は、前記寄生のｐ
ｎ接合がONしない範囲の電圧値に設定する必要がある。
また、スイッチ３２と３３は簡単にスイッチの役割をす
るＭＯＳトランジスタに置き換えることが可能であり、
スイッチ３３と基板電圧調整用電源３４の位置関係は入
れ替えても同様な効果が得られる。
【００５１】オフセット電圧用電源３８の電圧V38の値
は、数mV〜数V程度の値が適当である。
は、数mV〜数V程度の値が適当である。
【００５２】また、コンパレータ３７には、ヒステリシ
スの機能をもたせた方が動作はより安定化する。 （実施例５）図５は本発明の第５の実施例を示すＳＷレ
ギュレータである。入力の電源１２０、コイル１２１、
ダイオード１２３、SWレギュレータ制御回路１３０、コ
ンデンサ１２４と負荷１２５は従来と同じである。図５
では、従来のSW素子１２２の換わりにSW素子１４０が接
続されている。SW素子１４０のドレイン、ゲート、ソー
スは従来のSW素子と同様に接続されるが、SW素子１４０
の基板電位は、基板電位切り換え回路１５０によって切
り換えられる。基板電位切り換え回路１５０は、SW素子
１４０のゲートと同じ信号を受けて、スイッチ１５２、
１５３のON/OFFを制御する。SW素子１４０は、図５の場
合N-ch MOSトランジスタで構成されており、SW素子の
ゲートの電位、即ち、SW素子制御回路１３１の端子１０
３の電圧Vextが禰狽ノなると、SW素子１４０はONする。
基板電位切り換え回路１５０は、SW素子がONするとき、
即ち、Vextが禰狽フ時に、スイッチ１５２をONし、逆
に、SW素子がOFFするとき、即ちVextが猫狽フ時に、スイ
ッチ１５３をONする。
スの機能をもたせた方が動作はより安定化する。 （実施例５）図５は本発明の第５の実施例を示すＳＷレ
ギュレータである。入力の電源１２０、コイル１２１、
ダイオード１２３、SWレギュレータ制御回路１３０、コ
ンデンサ１２４と負荷１２５は従来と同じである。図５
では、従来のSW素子１２２の換わりにSW素子１４０が接
続されている。SW素子１４０のドレイン、ゲート、ソー
スは従来のSW素子と同様に接続されるが、SW素子１４０
の基板電位は、基板電位切り換え回路１５０によって切
り換えられる。基板電位切り換え回路１５０は、SW素子
１４０のゲートと同じ信号を受けて、スイッチ１５２、
１５３のON/OFFを制御する。SW素子１４０は、図５の場
合N-ch MOSトランジスタで構成されており、SW素子の
ゲートの電位、即ち、SW素子制御回路１３１の端子１０
３の電圧Vextが禰狽ノなると、SW素子１４０はONする。
基板電位切り換え回路１５０は、SW素子がONするとき、
即ち、Vextが禰狽フ時に、スイッチ１５２をONし、逆
に、SW素子がOFFするとき、即ちVextが猫狽フ時に、スイ
ッチ１５３をONする。
【００５３】スイッチ１５３がONしているときは、SW素
子１４０の基板電位は、ソースと同じ電圧となり、従来
のSW素子と同じ動作をする。スイッチ１５２がONしてい
るときは、基板電圧調整用電源１５１の電圧をV151とす
ると、SW素子の基板電位はソース電位よりもV151だけ高
い電圧になる。
子１４０の基板電位は、ソースと同じ電圧となり、従来
のSW素子と同じ動作をする。スイッチ１５２がONしてい
るときは、基板電圧調整用電源１５１の電圧をV151とす
ると、SW素子の基板電位はソース電位よりもV151だけ高
い電圧になる。
【００５４】SW素子１４０の基板電位が、ソース電位よ
りもV151だけ高い電圧に接続されると、SW素子１４０の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(２)式に示される損失が
小さくなり、SWレギュレータの電力変換効率を上げる事
ができる。
りもV151だけ高い電圧に接続されると、SW素子１４０の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(２)式に示される損失が
小さくなり、SWレギュレータの電力変換効率を上げる事
ができる。
【００５５】一般に、MOSトランジスタのしきい値電圧
を下げると、OFF時のリーク電流が増大する。スイッチ
素子がOFFする時に、スイッチ素子にリーク電流がある
と、無効電力となり、SWレギュレータの電力変換効率を
下げることになるが、本発明ではスイッチ素子がOFFす
るときには、SW素子のしきい値電圧を、通常と同じにす
るので、リーク電流の増大による効率の低下は発生しな
い。
を下げると、OFF時のリーク電流が増大する。スイッチ
素子がOFFする時に、スイッチ素子にリーク電流がある
と、無効電力となり、SWレギュレータの電力変換効率を
下げることになるが、本発明ではスイッチ素子がOFFす
るときには、SW素子のしきい値電圧を、通常と同じにす
るので、リーク電流の増大による効率の低下は発生しな
い。
【００５６】基板電圧調整用電源１５１の電圧V151の値
は、SW素子１４０のソースの電位に対して、0.1〜0.5V
程度、SW素子１４０の基板電位を上げるような値とす
る。V151の電圧の値が大きいほど、SW素子１４０のしき
い値電圧Vtが下がるので、SW素子１４０のON抵抗を下げ
る事ができるが、SW素子１４０のソースの電位に対し
て、0.6Vを超えて上げるようにすると、SW素子１４０の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V151の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源１５１は、電源である必要はなく、電圧V151を発生
させる回路であれば良い。
は、SW素子１４０のソースの電位に対して、0.1〜0.5V
程度、SW素子１４０の基板電位を上げるような値とす
る。V151の電圧の値が大きいほど、SW素子１４０のしき
い値電圧Vtが下がるので、SW素子１４０のON抵抗を下げ
る事ができるが、SW素子１４０のソースの電位に対し
て、0.6Vを超えて上げるようにすると、SW素子１４０の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V151の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源１５１は、電源である必要はなく、電圧V151を発生
させる回路であれば良い。
【００５７】図５では、基板電位切り換え回路１５０
は、SW素子１４０のゲートの信号によって、スイッチ１
５２，１５３のON/OFFを制御しているが、SW素子１４０
がONする時に、スイッチ１５２をONし、スイッチ素子１
４０がOFFする時に、スイッチ１５３をONさせればよい
ので、同じ効果を発生する別の信号によって基板電圧切
り換え回路１５０を制御しても構わない。
は、SW素子１４０のゲートの信号によって、スイッチ１
５２，１５３のON/OFFを制御しているが、SW素子１４０
がONする時に、スイッチ１５２をONし、スイッチ素子１
４０がOFFする時に、スイッチ１５３をONさせればよい
ので、同じ効果を発生する別の信号によって基板電圧切
り換え回路１５０を制御しても構わない。
【００５８】また、スイッチ１５２と１５３は簡単にス
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ１５２と基板電圧調整用電源
１５１の位置関係は入れ替えても同様な効果が得られ
る。 （実施例６）図５では、昇圧型のSWレギュレータの例を
示したが、図６に示すような降圧型のSWレギュレータに
おいても、スイッチ素子１６０の基板電位を切り換える
ことで同様な効果が得られる。図６において、スイッチ
素子１６０はP-ch MOSトランジスタであり、その基板
電位は、基板電位切り換え回路１５０によって、切り換
えられる。スイッチ素子１６０がONする時に、スイッチ
１５２がONし、スイッチ素子１６０がOFFする時に、ス
イッチ１５３がONする。即ち、スイッチ素子１６０がOF
Fする時の基板電位は、スイッチ素子１６０のソースと
同電位となるが、スイッチ素子１６０がONする時には、
スイッチ素子１６０の基板電位を入力電源１２０の電圧
Vinよりも、基板電圧調整用電源１５１の電圧V151だけ
低い電圧、即ち、Vin-V151にする。スイッチ素子１６０
は、基板電位が下がったことで、しきい値電圧がさがり
ON時の抵抗が低下し、SWの電力変換効率が上昇する。
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ１５２と基板電圧調整用電源
１５１の位置関係は入れ替えても同様な効果が得られ
る。 （実施例６）図５では、昇圧型のSWレギュレータの例を
示したが、図６に示すような降圧型のSWレギュレータに
おいても、スイッチ素子１６０の基板電位を切り換える
ことで同様な効果が得られる。図６において、スイッチ
素子１６０はP-ch MOSトランジスタであり、その基板
電位は、基板電位切り換え回路１５０によって、切り換
えられる。スイッチ素子１６０がONする時に、スイッチ
１５２がONし、スイッチ素子１６０がOFFする時に、ス
イッチ１５３がONする。即ち、スイッチ素子１６０がOF
Fする時の基板電位は、スイッチ素子１６０のソースと
同電位となるが、スイッチ素子１６０がONする時には、
スイッチ素子１６０の基板電位を入力電源１２０の電圧
Vinよりも、基板電圧調整用電源１５１の電圧V151だけ
低い電圧、即ち、Vin-V151にする。スイッチ素子１６０
は、基板電位が下がったことで、しきい値電圧がさがり
ON時の抵抗が低下し、SWの電力変換効率が上昇する。
【００５９】また、スイッチ１５２と１５３は簡単にス
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ１５２と基板電圧調整用電源
１５１の位置関係は入れ替えても同様な効果が得られ
る。 （実施例７）図７は本発明の第７の実施例を示すCP回路
である。入力の電源２２０、容量２２５、２２６、負荷
２２７、SW素子２２１、２２３と制御回路２２８は従来
と同じである。図７では、従来のSW素子２２２、２２４
の換わりにSW素子２４２、２４４が接続されている。SW
素子２４２、２４４のドレイン、ゲート、ソースは従来
のSW素子２２２、２２４と同様に接続されるが、SW素子
２４２、２４４の基板電位は、基板電位切り換え回路２
５２、２５４によって切り換えられる。基板電位切り換
え回路２５２は、SW素子２４２のゲートと同じ信号を受
けて、スイッチ２５５、２５６のON/OFFを制御する。同
様に基板電位切り換え回路２５４は、SW素子２４４のゲ
ートと同じ信号を受けて、スイッチ２５７、２５８のON
/OFFを制御する。
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ１５２と基板電圧調整用電源
１５１の位置関係は入れ替えても同様な効果が得られ
る。 （実施例７）図７は本発明の第７の実施例を示すCP回路
である。入力の電源２２０、容量２２５、２２６、負荷
２２７、SW素子２２１、２２３と制御回路２２８は従来
と同じである。図７では、従来のSW素子２２２、２２４
の換わりにSW素子２４２、２４４が接続されている。SW
素子２４２、２４４のドレイン、ゲート、ソースは従来
のSW素子２２２、２２４と同様に接続されるが、SW素子
２４２、２４４の基板電位は、基板電位切り換え回路２
５２、２５４によって切り換えられる。基板電位切り換
え回路２５２は、SW素子２４２のゲートと同じ信号を受
けて、スイッチ２５５、２５６のON/OFFを制御する。同
様に基板電位切り換え回路２５４は、SW素子２４４のゲ
ートと同じ信号を受けて、スイッチ２５７、２５８のON
/OFFを制御する。
【００６０】まず、最初に基板電位切り換え回路２５２
の動作について述べる。スイッチ２５５、２５６はそれ
ぞれ相補的にON/OFFする。SW素子２４２のゲート信号を
受けて、SW素子２４２がONするとき（この場合、SW素子
２４２はN-ch MOSトランジスタなのでゲート信号が“H
狽フとき）、スイッチ２５６がONし、SW素子２４２がOFF
するとき（この場合、SW素子２４２はN-ch MOSトラン
ジスタなのでゲート信号が“L狽フとき）、スイッチ２５
５がONする。 SW素子２４２がOFFするときは、SW素子２
４２の基板電圧はソースと同電位になるため、従来と同
じである。SW素子２４２がONするときには、SW素子２４
２の基板電位は、ソースよりも、基板電位調整用電源２
５１の電圧V251だけ高い電位となる。
の動作について述べる。スイッチ２５５、２５６はそれ
ぞれ相補的にON/OFFする。SW素子２４２のゲート信号を
受けて、SW素子２４２がONするとき（この場合、SW素子
２４２はN-ch MOSトランジスタなのでゲート信号が“H
狽フとき）、スイッチ２５６がONし、SW素子２４２がOFF
するとき（この場合、SW素子２４２はN-ch MOSトラン
ジスタなのでゲート信号が“L狽フとき）、スイッチ２５
５がONする。 SW素子２４２がOFFするときは、SW素子２
４２の基板電圧はソースと同電位になるため、従来と同
じである。SW素子２４２がONするときには、SW素子２４
２の基板電位は、ソースよりも、基板電位調整用電源２
５１の電圧V251だけ高い電位となる。
【００６１】SW素子２４２の基板電位が、ソース電位よ
りもV251だけ高い電圧に接続されると、SW素子２４２の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(２)式に示される損失が
小さくなり、CP回路の電力変換効率を上げる事ができ
る。
りもV251だけ高い電圧に接続されると、SW素子２４２の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(２)式に示される損失が
小さくなり、CP回路の電力変換効率を上げる事ができ
る。
【００６２】一般に、MOSトランジスタのしきい値電圧
を下げると、OFF時のリーク電流が増大する。SW素子がO
FFする時に、SW素子にリーク電流があると、無効電力と
なり、CP回路の電力変換効率を下げることになるが、本
発明ではSW素子がOFFするときには、SW素子のしきい値
電圧を、通常と同じにするので、リーク電流の増大によ
る効率の低下は発生しない。
を下げると、OFF時のリーク電流が増大する。SW素子がO
FFする時に、SW素子にリーク電流があると、無効電力と
なり、CP回路の電力変換効率を下げることになるが、本
発明ではSW素子がOFFするときには、SW素子のしきい値
電圧を、通常と同じにするので、リーク電流の増大によ
る効率の低下は発生しない。
【００６３】基板電圧調整用電源２５１の電圧V251の値
は、SW素子２４２のソースの電位に対して、0.1〜0.5V
程度、SW素子２４２の基板電位を上げるような値とす
る。V251の電圧の値が大きいほど、SW素子２４２のしき
い値電圧Vtが下がるので、SW素子２４２のON抵抗を下げ
る事ができるが、SW素子２４２のソースの電位に対し
て、0.6Vを超えて上げるようにすると、SW素子２４２の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V251の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源２５１は、電源である必要はなく、電圧V251を発生
させる回路であれば良い。
は、SW素子２４２のソースの電位に対して、0.1〜0.5V
程度、SW素子２４２の基板電位を上げるような値とす
る。V251の電圧の値が大きいほど、SW素子２４２のしき
い値電圧Vtが下がるので、SW素子２４２のON抵抗を下げ
る事ができるが、SW素子２４２のソースの電位に対し
て、0.6Vを超えて上げるようにすると、SW素子２４２の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V251の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源２５１は、電源である必要はなく、電圧V251を発生
させる回路であれば良い。
【００６４】図７では、基板電位切り換え回路２５２
は、SW素子２４２のゲートの信号によって、スイッチ２
５５、２５６のON/OFFを制御しているが、SW素子２４２
がONする時に、スイッチ２５６をONし、SW素子２４２が
OFFする時に、スイッチ２５５をONさせればよいので、
同じ効果を発生する別の信号によって基板電圧切り換え
回路２５２を制御しても構わない。
は、SW素子２４２のゲートの信号によって、スイッチ２
５５、２５６のON/OFFを制御しているが、SW素子２４２
がONする時に、スイッチ２５６をONし、SW素子２４２が
OFFする時に、スイッチ２５５をONさせればよいので、
同じ効果を発生する別の信号によって基板電圧切り換え
回路２５２を制御しても構わない。
【００６５】次に、基板電位切り換え回路２５４の動作
について述べる。スイッチ２５７、２５８はそれぞれ相
補的にON/OFFする。SW素子２４４のゲート信号を受け
て、SW素子２４４がONするとき（この場合、SW素子２４
４はP-ch MOSトランジスタなのでゲート信号が“L狽フ
とき）、スイッチ２５８がONし、SW素子２４４がOFFす
るとき（この場合、SW素子２４４はP-ch MOSトランジ
スタなのでゲート信号が“H狽フとき）、スイッチ２５７
がONする。 SW素子２４４がOFFするときは、SW素子２４
４の基板電圧はソースと同電位になるため、従来と同じ
である。SW素子２４４がONするときには、SW素子２４４
の基板電位は、ソースよりも、基板電位調整用電源２５
３の電圧V253だけ低い電位となる。
について述べる。スイッチ２５７、２５８はそれぞれ相
補的にON/OFFする。SW素子２４４のゲート信号を受け
て、SW素子２４４がONするとき（この場合、SW素子２４
４はP-ch MOSトランジスタなのでゲート信号が“L狽フ
とき）、スイッチ２５８がONし、SW素子２４４がOFFす
るとき（この場合、SW素子２４４はP-ch MOSトランジ
スタなのでゲート信号が“H狽フとき）、スイッチ２５７
がONする。 SW素子２４４がOFFするときは、SW素子２４
４の基板電圧はソースと同電位になるため、従来と同じ
である。SW素子２４４がONするときには、SW素子２４４
の基板電位は、ソースよりも、基板電位調整用電源２５
３の電圧V253だけ低い電位となる。
【００６６】SW素子２４４の基板電位が、ソース電位よ
りもV253だけ低い電圧に接続されると、SW素子２４４の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(1)式に示される損失が
小さくなり、CP回路の電力変換効率を上げる事ができ
る。
りもV253だけ低い電圧に接続されると、SW素子２４４の
しきい値電圧Vtが低下する。しきい値電圧Vtが低下する
と、(１)式に示されるように、トランジスタのON抵抗が
下がる。トランジスタのON抵抗が下がれば、トランジス
タがONしているときに発生する(1)式に示される損失が
小さくなり、CP回路の電力変換効率を上げる事ができ
る。
【００６７】一般に、MOSトランジスタのしきい値電圧
を下げると、OFF時のリーク電流が増大する。SW素子がO
FFする時に、SW素子にリーク電流があると、無効電力と
なり、CP回路の電力変換効率を下げることになるが、本
発明ではSW素子がOFFするときには、SW素子のしきい値
電圧を、通常と同じにするので、リーク電流の増大によ
る効率の低下は発生しない。
を下げると、OFF時のリーク電流が増大する。SW素子がO
FFする時に、SW素子にリーク電流があると、無効電力と
なり、CP回路の電力変換効率を下げることになるが、本
発明ではSW素子がOFFするときには、SW素子のしきい値
電圧を、通常と同じにするので、リーク電流の増大によ
る効率の低下は発生しない。
【００６８】基板電圧調整用電源２５３の電圧V253の値
は、SW素子２４４のソースの電位に対して、0.1〜0.5V
程度、SW素子２４４の基板電位を下げるような値とす
る。V253の電圧の値が大きいほど、SW素子２４４のしき
い値電圧Vtが下がるので、SW素子２４４のON抵抗を下げ
る事ができるが、SW素子２４４のソースの電位に対し
て、0.6Vを超えて下げるようにすると、SW素子２４４の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V253の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源２５３は、電源である必要はなく、電圧V253を発生
させる回路であれば良い。
は、SW素子２４４のソースの電位に対して、0.1〜0.5V
程度、SW素子２４４の基板電位を下げるような値とす
る。V253の電圧の値が大きいほど、SW素子２４４のしき
い値電圧Vtが下がるので、SW素子２４４のON抵抗を下げ
る事ができるが、SW素子２４４のソースの電位に対し
て、0.6Vを超えて下げるようにすると、SW素子２４４の
ソースと基板間に存在する寄生のｐｎ接合がONするた
め、V253の電圧は、前記寄生のｐｎ接合がONしない範囲
の電圧値に設定する必要がある。また、基板電圧調整用
電源２５３は、電源である必要はなく、電圧V253を発生
させる回路であれば良い。
【００６９】図７では、基板電位切り換え回路２５４
は、SW素子２４４のゲートの信号によって、スイッチ２
５７、２５８のON/OFFを制御しているが、SW素子２４４
がONする時に、スイッチ２５８をONし、スイッチ素子２
４４がOFFする時に、スイッチ２５７をONさせればよい
ので、同じ効果を発生する別の信号によって基板電圧切
り換え回路２５４を制御しても構わない。
は、SW素子２４４のゲートの信号によって、スイッチ２
５７、２５８のON/OFFを制御しているが、SW素子２４４
がONする時に、スイッチ２５８をONし、スイッチ素子２
４４がOFFする時に、スイッチ２５７をONさせればよい
ので、同じ効果を発生する別の信号によって基板電圧切
り換え回路２５４を制御しても構わない。
【００７０】図７では、本発明の基板電圧切り換えをSW
素子２４２と２４４の２つに実施しているが、どちらか
片方であってもCP回路の電力変換効率を上げる事ができ
る。
素子２４２と２４４の２つに実施しているが、どちらか
片方であってもCP回路の電力変換効率を上げる事ができ
る。
【００７１】また図７では、本発明の基板電圧切り換え
をSW素子２４２と２４４について実施しているが、SW素
子２２１、２２３についても同様に、各SW素子がONする
ときに、しきい値電圧が下がるように基板電圧切り換え
を行うことで同じ効果があることは明白である。 CP回
路の電力変換効率を上げるためには、できるだけ多くの
SW素子に本発明の基板電圧切り換えを実施することが望
ましい。
をSW素子２４２と２４４について実施しているが、SW素
子２２１、２２３についても同様に、各SW素子がONする
ときに、しきい値電圧が下がるように基板電圧切り換え
を行うことで同じ効果があることは明白である。 CP回
路の電力変換効率を上げるためには、できるだけ多くの
SW素子に本発明の基板電圧切り換えを実施することが望
ましい。
【００７２】図７では、昇圧型のCP回路の例を示した
が、製品機能にとらわれることなく降圧型や昇降圧型の
CP回路のSW素子の本発明を適用しても同様の効果が得ら
れることは明白である。
が、製品機能にとらわれることなく降圧型や昇降圧型の
CP回路のSW素子の本発明を適用しても同様の効果が得ら
れることは明白である。
【００７３】また、スイッチ２５５〜２５８は簡単にス
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ２５６と基板電圧調整用電源
２５１の位置関係及びスイッチ２５８と基板電圧調整用
電源２５３の位置関係は入れ替えても同様な効果が得ら
れる。 （実施例８）前述の実施例１〜７において、出力トラン
ジスタ及びＳＷ素子の基板電位を切り換えているが、V/
R回路、SWレギュレータの制御回路、SW素子駆動回路、C
P制御回路及びSW素子等を集積化した場合、基板の不純
物型によって基板電位の切り換えができない場合が発生
する。例えば、ｐ型基板上にはn-wellを作成し、前記n-
well内にP-chMOSトランジスタを作製するため、n-well
の電位を変更することで、P-chMOSトランジスタの基板
電位を変更することは可能であるが、N-chMOSトランジ
スタはｐ型基板上に作製し、かつ、ｐ型基板は、集積回
路の最低の電位に接続するため、N-chMOSトランジスタ
の基板電位はｐ型基板と同電位になるため自由に切り換
えることが出来ない。
イッチの役割をするＭＯＳトランジスタに置き換えるこ
とが可能であり、スイッチ２５６と基板電圧調整用電源
２５１の位置関係及びスイッチ２５８と基板電圧調整用
電源２５３の位置関係は入れ替えても同様な効果が得ら
れる。 （実施例８）前述の実施例１〜７において、出力トラン
ジスタ及びＳＷ素子の基板電位を切り換えているが、V/
R回路、SWレギュレータの制御回路、SW素子駆動回路、C
P制御回路及びSW素子等を集積化した場合、基板の不純
物型によって基板電位の切り換えができない場合が発生
する。例えば、ｐ型基板上にはn-wellを作成し、前記n-
well内にP-chMOSトランジスタを作製するため、n-well
の電位を変更することで、P-chMOSトランジスタの基板
電位を変更することは可能であるが、N-chMOSトランジ
スタはｐ型基板上に作製し、かつ、ｐ型基板は、集積回
路の最低の電位に接続するため、N-chMOSトランジスタ
の基板電位はｐ型基板と同電位になるため自由に切り換
えることが出来ない。
【００７４】しかし、図８に示すBi-CMOS構造のアイソ
レーションを行うことで、基板の不純物型にとらわれる
ことなく、V/R回路の出力トランジスタの基板電位を自
由に変更することが可能である。図８では、アイソレー
ションされたN-chMOSトランジスタとP-chMOSトランジス
タの断面構造を示している。P型基板上にアイソレーシ
ョンされたN型領域がある。P-chMOSトランジスタは前記
N型領域中に作製し、前記N型領域の電位を変えること
で、P-chMOSトランジスタの基板電位を変更することが
できる。N-chMOSトランジスタは、前記N型領域中にp-we
ll領域を作製し、前記p-well領域中にN-chMOSトランジ
スタは作製される。p-well領域の電位を変えることでN-
chMOSトランジスタの基板電位を変更することができ
る。BG端子がMOSトランジスタの基板電圧を供給する端
子である。
レーションを行うことで、基板の不純物型にとらわれる
ことなく、V/R回路の出力トランジスタの基板電位を自
由に変更することが可能である。図８では、アイソレー
ションされたN-chMOSトランジスタとP-chMOSトランジス
タの断面構造を示している。P型基板上にアイソレーシ
ョンされたN型領域がある。P-chMOSトランジスタは前記
N型領域中に作製し、前記N型領域の電位を変えること
で、P-chMOSトランジスタの基板電位を変更することが
できる。N-chMOSトランジスタは、前記N型領域中にp-we
ll領域を作製し、前記p-well領域中にN-chMOSトランジ
スタは作製される。p-well領域の電位を変えることでN-
chMOSトランジスタの基板電位を変更することができ
る。BG端子がMOSトランジスタの基板電圧を供給する端
子である。
【００７５】同様に、SOI（Silicon On Insulator）
構造でトランジスタを作製することで、Bi-CMOS同様に
基板の不純物型にとらわれることなく、V/R回路の出力
トランジスタの基板電位を自由に変更することが可能で
あることは明白である。
構造でトランジスタを作製することで、Bi-CMOS同様に
基板の不純物型にとらわれることなく、V/R回路の出力
トランジスタの基板電位を自由に変更することが可能で
あることは明白である。
【００７６】
【発明の効果】本発明のボルテージ・レギュレータで
は、出力トランジスタの基板電位を変更することで、出
力トランジスタの面積を増大させずに駆動能力を上げる
事ができるという効果がある。
は、出力トランジスタの基板電位を変更することで、出
力トランジスタの面積を増大させずに駆動能力を上げる
事ができるという効果がある。
【００７７】また本発明のＳＷレギュレータやＣＰ回路
は、SW素子がONするときに、SW素子の基板電圧を変える
ことで、ON抵抗を下げるので、SW素子の面積の増大を抑
えて電力変換効率を高めることができるという効果があ
る。
は、SW素子がONするときに、SW素子の基板電圧を変える
ことで、ON抵抗を下げるので、SW素子の面積の増大を抑
えて電力変換効率を高めることができるという効果があ
る。
【図１】本発明の第１の実施例のＶ／Ｒ回路の説明図で
ある。
ある。
【図２】本発明の第２の実施例のＶ／Ｒ回路の説明図で
ある。
ある。
【図３】本発明の第３の実施例のＶ／Ｒ回路の説明図で
ある。
ある。
【図４】本発明の第４の実施例のＶ／Ｒ回路の説明図で
ある。
ある。
【図５】本発明の第５の実施例の昇圧型ＳＷレギュレー
タの説明図である。
タの説明図である。
【図６】本発明の第６の実施例の降圧型ＳＷレギュレー
タの説明図である。
タの説明図である。
【図７】本発明の第７の実施例の昇圧型CP回路の説明図
である。
である。
【図８】本発明の第８の実施例の説明図である。
【図９】従来の正の電圧を出力するＶ／Ｒ回路の説明図
である。
である。
【図１０】従来の負の電圧を出力するＶ／Ｒ回路の説明
図である。
図である。
【図１１】従来のＳＷレギュレータ制御回路の説明図で
ある。
ある。
【図１２】従来のCP回路の説明図である。
【図１３】従来のSW素子の説明図である。
２０、３０ 出力トランジ
スタ ２１、３１、１５０、２５２、２５４ 基板電位切り
換え回路 １４０、１６０、２４２、２４４ SW素子
スタ ２１、３１、１５０、２５２、２５４ 基板電位切り
換え回路 １４０、１６０、２４２、２４４ SW素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年２月２１日（２００１．２．２
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】図１１の入力の電源１２０がコイル１２１
とSWレギュレータ制御回路１３０の電源端子１０１に接
続され、前記コイル１２１の他端は、SW素子１２２のド
レインと転流用ダイオード１２３のアノードに接続さ
れ、前記ダイオード１２３のカソードがSWレギュレータ
制御回路１３０の出力電圧端子１０２に接続され、前記
出力電圧端子１０２には、コンデンサ１２４と負荷１２
５が接続されている。SWレギュレータ制御回路１３０
は、出力電圧端子１０２の電圧をVoutとすれば、Voutが
一定となるようにSW素子１２２のON/OFFを制御する。SW
素子１２２のゲートは、SW素子の駆動回路１３１の端子
１０３に接続され、前記端子１０３の電圧Vextによって
駆動され、SW素子１２２をON/OFFする。図１１では、SW
素子１２２はN-ch MOSトランジスタであり、ONさせるた
めには、駆動回路１３１の出力端子１０３の電圧Vext
は、正の電圧Hとなり、SW素子１２２をOFFさせるために
は、VextはGNDレベルの電圧を出力する。SW素子１２２
のソースと基板は共にGNDレベルに接続されている。
とSWレギュレータ制御回路１３０の電源端子１０１に接
続され、前記コイル１２１の他端は、SW素子１２２のド
レインと転流用ダイオード１２３のアノードに接続さ
れ、前記ダイオード１２３のカソードがSWレギュレータ
制御回路１３０の出力電圧端子１０２に接続され、前記
出力電圧端子１０２には、コンデンサ１２４と負荷１２
５が接続されている。SWレギュレータ制御回路１３０
は、出力電圧端子１０２の電圧をVoutとすれば、Voutが
一定となるようにSW素子１２２のON/OFFを制御する。SW
素子１２２のゲートは、SW素子の駆動回路１３１の端子
１０３に接続され、前記端子１０３の電圧Vextによって
駆動され、SW素子１２２をON/OFFする。図１１では、SW
素子１２２はN-ch MOSトランジスタであり、ONさせるた
めには、駆動回路１３１の出力端子１０３の電圧Vext
は、正の電圧Hとなり、SW素子１２２をOFFさせるために
は、VextはGNDレベルの電圧を出力する。SW素子１２２
のソースと基板は共にGNDレベルに接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】出力トランジスタ３０の基板電位は、従来
の回路では、負の電源電圧端子１６の電源電圧-VSSに接
続されるが、基板電圧切り換え回路３１によって、トラ
ンジスタ３０の基板電位は、変化する。トランジスタ３
０の基板電位は、コンパレータ３５の出力信号によって
切り換えられる。コンパレータ３５は、ブリーダ抵抗１
１と１２の接続点の電圧-Vaと基準電圧回路１０の出力
電圧-Vrefに対してオフセット電圧用電源３６の電圧V36
をたした電圧、即ち、-Vref+V36とを入力とし、-Va>（-
Vref+V36）であれば、コンパレータ３５の出力はHとな
り、逆に-Va<（-Vref+V36）であれば、コンパレータ３
５の出力はLとなる。基板電圧切り換え回路３１のスイ
ッチ３２は、コンパレータ３５の出力がLの時にONす
る。即ち、-Va<（-Vref+V36）の時には、トランジスタ
３０の基板電位は、-VSSに接続される。一方、基板電圧
切り換え回路３１のスイッチ３３は、コンパレータ３５
の出力がHの時にONする。即ち、-Va>（-Vref+V36）の時
には、トランジスタ３０の基板電位は、-VSSから基板電
圧調整用電源３４の電圧V34だけ上がった電圧、即ち、-
VSS+V34に接続される。
の回路では、負の電源電圧端子１６の電源電圧-VSSに接
続されるが、基板電圧切り換え回路３１によって、トラ
ンジスタ３０の基板電位は、変化する。トランジスタ３
０の基板電位は、コンパレータ３５の出力信号によって
切り換えられる。コンパレータ３５は、ブリーダ抵抗１
１と１２の接続点の電圧-Vaと基準電圧回路１０の出力
電圧-Vrefに対してオフセット電圧用電源３６の電圧V36
をたした電圧、即ち、-Vref+V36とを入力とし、-Va>（-
Vref+V36）であれば、コンパレータ３５の出力はHとな
り、逆に-Va<（-Vref+V36）であれば、コンパレータ３
５の出力はLとなる。基板電圧切り換え回路３１のスイ
ッチ３２は、コンパレータ３５の出力がLの時にONす
る。即ち、-Va<（-Vref+V36）の時には、トランジスタ
３０の基板電位は、-VSSに接続される。一方、基板電圧
切り換え回路３１のスイッチ３３は、コンパレータ３５
の出力がHの時にONする。即ち、-Va>（-Vref+V36）の時
には、トランジスタ３０の基板電位は、-VSSから基板電
圧調整用電源３４の電圧V34だけ上がった電圧、即ち、-
VSS+V34に接続される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】また、コンパレータ３７には、ヒステリシ
スの機能をもたせた方が動作はより安定化する。 （実施例５）図５は本発明の第５の実施例を示すＳＷレ
ギュレータである。入力の電源１２０、コイル１２１、
ダイオード１２３、SWレギュレータ制御回路１３０、コ
ンデンサ１２４と負荷１２５は従来と同じである。図５
では、従来のSW素子１２２の換わりにSW素子１４０が接
続されている。SW素子１４０のドレイン、ゲート、ソー
スは従来のSW素子と同様に接続されるが、SW素子１４０
の基板電位は、基板電位切り換え回路１５０によって切
り換えられる。基板電位切り換え回路１５０は、SW素子
１４０のゲートと同じ信号を受けて、スイッチ１５２、
１５３のON/OFFを制御する。SW素子１４０は、図５の場
合N-ch MOSトランジスタで構成されており、SW素子の
ゲートの電位、即ち、SW素子制御回路１３１の端子１０
３の電圧VextがHになると、SW素子１４０はONする。基
板電位切り換え回路１５０は、SW素子がONするとき、即
ち、VextがHの時に、スイッチ１５２をONし、逆に、SW
素子がOFFするとき、即ちVextがLの時に、スイッチ１５
３をONする。
スの機能をもたせた方が動作はより安定化する。 （実施例５）図５は本発明の第５の実施例を示すＳＷレ
ギュレータである。入力の電源１２０、コイル１２１、
ダイオード１２３、SWレギュレータ制御回路１３０、コ
ンデンサ１２４と負荷１２５は従来と同じである。図５
では、従来のSW素子１２２の換わりにSW素子１４０が接
続されている。SW素子１４０のドレイン、ゲート、ソー
スは従来のSW素子と同様に接続されるが、SW素子１４０
の基板電位は、基板電位切り換え回路１５０によって切
り換えられる。基板電位切り換え回路１５０は、SW素子
１４０のゲートと同じ信号を受けて、スイッチ１５２、
１５３のON/OFFを制御する。SW素子１４０は、図５の場
合N-ch MOSトランジスタで構成されており、SW素子の
ゲートの電位、即ち、SW素子制御回路１３１の端子１０
３の電圧VextがHになると、SW素子１４０はONする。基
板電位切り換え回路１５０は、SW素子がONするとき、即
ち、VextがHの時に、スイッチ１５２をONし、逆に、SW
素子がOFFするとき、即ちVextがLの時に、スイッチ１５
３をONする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】まず、最初に基板電位切り換え回路２５２
の動作について述べる。スイッチ２５５、２５６はそれ
ぞれ相補的にON/OFFする。SW素子２４２のゲート信号を
受けて、SW素子２４２がONするとき（この場合、SW素子
２４２はN-ch MOSトランジスタなのでゲート信号がHの
とき）、スイッチ２５６がONし、SW素子２４２がOFFす
るとき（この場合、SW素子２４２はN-ch MOSトランジ
スタなのでゲート信号がLのとき）、スイッチ２５５がO
Nする。SW素子２４２がOFFするときは、SW素子２４２の
基板電圧はソースと同電位になるため、従来と同じであ
る。SW素子２４２がONするときには、SW素子２４２の基
板電位は、ソースよりも、基板電位調整用電源２５１の
電圧V251だけ高い電位となる。
の動作について述べる。スイッチ２５５、２５６はそれ
ぞれ相補的にON/OFFする。SW素子２４２のゲート信号を
受けて、SW素子２４２がONするとき（この場合、SW素子
２４２はN-ch MOSトランジスタなのでゲート信号がHの
とき）、スイッチ２５６がONし、SW素子２４２がOFFす
るとき（この場合、SW素子２４２はN-ch MOSトランジ
スタなのでゲート信号がLのとき）、スイッチ２５５がO
Nする。SW素子２４２がOFFするときは、SW素子２４２の
基板電圧はソースと同電位になるため、従来と同じであ
る。SW素子２４２がONするときには、SW素子２４２の基
板電位は、ソースよりも、基板電位調整用電源２５１の
電圧V251だけ高い電位となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】次に、基板電位切り換え回路２５４の動作
について述べる。スイッチ２５７、２５８はそれぞれ相
補的にON/OFFする。SW素子２４４のゲート信号を受け
て、SW素子２４４がONするとき（この場合、SW素子２４
４はP-ch MOSトランジスタなのでゲート信号がLのと
き）、スイッチ２５８がONし、SW素子２４４がOFFする
とき（この場合、SW素子２４４はP-ch MOSトランジス
タなのでゲート信号がHのとき）、スイッチ２５７がON
する。SW素子２４４がOFFするときは、SW素子２４４の
基板電圧はソースと同電位になるため、従来と同じであ
る。SW素子２４４がONするときには、SW素子２４４の基
板電位は、ソースよりも、基板電位調整用電源２５３の
電圧V253だけ低い電位となる。
について述べる。スイッチ２５７、２５８はそれぞれ相
補的にON/OFFする。SW素子２４４のゲート信号を受け
て、SW素子２４４がONするとき（この場合、SW素子２４
４はP-ch MOSトランジスタなのでゲート信号がLのと
き）、スイッチ２５８がONし、SW素子２４４がOFFする
とき（この場合、SW素子２４４はP-ch MOSトランジス
タなのでゲート信号がHのとき）、スイッチ２５７がON
する。SW素子２４４がOFFするときは、SW素子２４４の
基板電圧はソースと同電位になるため、従来と同じであ
る。SW素子２４４がONするときには、SW素子２４４の基
板電位は、ソースよりも、基板電位調整用電源２５３の
電圧V253だけ低い電位となる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06 Ｈ０１Ｌ 27/06 ３２１Ｇ 21/8238 27/08 ３２１Ｌ 27/092 27/08 ３３１ Ｆターム(参考） 5F038 BB04 BB05 BG05 BG09 DF01 DT12 EZ06 EZ20 5F048 AA08 AB08 AB10 AC03 AC04 AC05 AC10 BA01 BB14 BE02 BE03 BH01 5H430 BB01 BB05 BB06 BB09 BB11 EE06 EE09 FF04 FF13 GG08 HH03 JJ04 JJ07
Claims (12)
- 【請求項１】 出力電圧を分圧するブリーダ抵抗と、前
記ブリーダ抵抗からの出力と基準電圧との差電圧を増幅
するエラー・アンプ回路とP-ch MOSトランジスタを含
み、前記P-ch MOSトランジスタから負荷に電力を供給
するボルテージ・レギュレータにおいて、前記ブリーダ
抵抗からの出力と前記基準電圧を比較するコンパレータ
回路を含み、前記コンパレータ回路の出力によって前記
P-chMOSトランジスタの基板電位を、変更する手段を具
備することを特徴とするボルテージ・レギュレータ。 - 【請求項２】 出力電圧を分圧するブリーダ抵抗と、前
記ブリーダ抵抗からの出力と基準電圧との差電圧を増幅
するエラー・アンプ回路とP-ch MOSトランジスタを含
み、前記P-ch MOSトランジスタから負荷に電力を供給
するボルテージ・レギュレータにおいて、前記ボルテー
ジ・レギュレータの入力電圧と出力電圧の差電圧を検出
する回路を含み、前記差電圧の値によって、前記P-ch
MOSトランジスタの基板電位を、変更する手段を具備す
ることを特徴とするボルテージ・レギュレータ。 - 【請求項３】 出力電圧を分圧するブリーダ抵抗と、前
記ブリーダ抵抗からの出力と基準電圧との差電圧を増幅
するエラー・アンプ回路とN-ch MOSトランジスタを含
み、前記N-ch MOSトランジスタから負荷に電力を供給
するボルテージ・レギュレータにおいて、前記ブリーダ
抵抗からの出力と前記基準電圧を比較するコンパレータ
回路を含み、前記コンパレータ回路の出力によって前記
N-chMOSトランジスタの基板電位を、変更する手段を具
備することを特徴とするボルテージ・レギュレータ。 - 【請求項４】 出力電圧を分圧するブリーダ抵抗と、前
記ブリーダ抵抗からの出力と基準電圧との差電圧を増幅
するエラー・アンプ回路とN-ch MOSトランジスタを含
み、前記N-ch MOSトランジスタから負荷に電力を供給
するボルテージ・レギュレータにおいて、前記ボルテー
ジ・レギュレータの入力電圧と出力電圧の差電圧を検出
する回路を含み、前記差電圧の値によって、前記N-ch
MOSトランジスタの基板電位を、変更する手段を具備す
ることを特徴とするボルテージ・レギュレータ。 - 【請求項５】 前記回路を構成する素子の一部、もしく
は、全てがSOI（Silicon On Insulator）構造であるこ
と特徴とする請求項１もしくは請求項２もしくは請求項
３もしくは請求項４記載のボルテージ・レギュレータ。 - 【請求項６】 前記回路を構成する素子の一部、もしく
は、全てがBi-CMOS（Bipolar CMOS）構造であること特
徴とする請求項１もしくは請求項２もしくは請求項３も
しくは請求項４記載のボルテージ・レギュレータ。 - 【請求項７】 少なくとも、MOS構造のスイッチング素
子と、前記スイッチング素子をON/OFFさせる駆動回路を
有するスイッチング・レギュレータにおいて、前記スイ
ッチング素子の基板電圧を変更する手段を具備し、前記
スイッチング素子がONするときに前記スイッチング素子
のしきい値電圧が低下するように前記スイッチ素子の基
板電圧を制御することを特徴とするスイッチング・レギ
ュレータ。 - 【請求項８】 前記回路を構成する素子の一部、もしく
は、全てがSOI（Silicon On Insulator）構造である
こと特徴とする請求項７記載のスイッチング・レギュレ
ータ。 - 【請求項９】 前記回路を構成する素子の一部、もしく
は、全てがBi-CMOS（Bipolar C MOS）構造であること
特徴とする請求項７記載のスイッチング・レギュレー
タ。 - 【請求項１０】 少なくとも、MOS構造のスイッチング
素子と、前記スイッチング素子をON/OFFさせる駆動回路
を有するチャージ・ポンプ回路において、前記スイッチ
ング素子の基板電圧を変更する手段を具備し、前記スイ
ッチング素子がONするときに前記スイッチング素子のし
きい値電圧が低下するように前記スイッチング素子の基
板電圧を制御することを特徴とするチャージ・ポンプ回
路。 - 【請求項１１】 前記回路を構成する素子の一部、もし
くは、全てがSOI（Silicon On Insulator）構造であ
ること特徴とする請求項１０記載のチャージ・ポンプ回
路。 - 【請求項１２】 前記回路を構成する素子の一部、もし
くは、全てがBi-CMOS（Bipolar CMOS）構造であること
特徴とする請求項１０記載のチャージ・ポンプ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001029483A JP4559643B2 (ja) | 2000-02-29 | 2001-02-06 | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 |
| US09/790,763 US6586958B2 (en) | 2000-02-29 | 2001-02-22 | Voltage converter having switching element with variable substrate potential |
| US10/401,360 US6801033B2 (en) | 2000-02-29 | 2003-03-28 | Voltage converter having switching element with variable substrate potential |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053663 | 2000-02-29 | ||
| JP2000065304 | 2000-03-09 | ||
| JP2000-65304 | 2000-08-04 | ||
| JP2000237469 | 2000-08-04 | ||
| JP2000-237469 | 2000-08-04 | ||
| JP2000-53663 | 2000-08-04 | ||
| JP2001029483A JP4559643B2 (ja) | 2000-02-29 | 2001-02-06 | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002116829A true JP2002116829A (ja) | 2002-04-19 |
| JP4559643B2 JP4559643B2 (ja) | 2010-10-13 |
Family
ID=27481080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001029483A Expired - Fee Related JP4559643B2 (ja) | 2000-02-29 | 2001-02-06 | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6586958B2 (ja) |
| JP (1) | JP4559643B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159375A (ja) * | 2005-12-08 | 2007-06-21 | Fujitsu Ltd | 昇圧型ｄｃ−ｄｃコンバータおよび昇圧型ｄｃ−ｄｃコンバータの制御方法 |
| JP2007206948A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 定電圧回路 |
| JP2007523586A (ja) * | 2004-02-17 | 2007-08-16 | アギア システムズ インコーポレーテッド | 給電切替えを組み込んだスイッチング電源コントローラ |
| JP2007258627A (ja) * | 2006-03-27 | 2007-10-04 | Hitachi Ltd | 半導体装置 |
| KR20110030361A (ko) * | 2009-09-15 | 2011-03-23 | 세이코 인스트루 가부시키가이샤 | 볼티지·레귤레이터 |
| JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
| JP2012186916A (ja) * | 2011-03-04 | 2012-09-27 | Fuji Electric Co Ltd | Ｄｃ−ｄｃコンバータの制御回路および制御方法 |
| US9188998B2 (en) | 2011-11-24 | 2015-11-17 | Socionext Inc. | Constant voltage circuit |
| JP2016200964A (ja) * | 2015-04-09 | 2016-12-01 | 株式会社ソシオネクスト | 電源回路及び半導体装置 |
| JPWO2020080004A1 (ja) * | 2018-10-18 | 2021-09-24 | 日立Astemo株式会社 | 制御回路及びセンサ装置 |
| US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867640B2 (en) * | 2003-07-01 | 2005-03-15 | Ami Semiconductor, Inc. | Double-sided extended drain field effect transistor, and integrated overvoltage and reverse voltage protection circuit that uses the same |
| JP4463635B2 (ja) * | 2004-07-20 | 2010-05-19 | 株式会社リコー | スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路 |
| US7212023B2 (en) * | 2004-09-07 | 2007-05-01 | Texas Instruments Incorporated | System and method for accurate negative bias temperature instability characterization |
| EP1792397A2 (en) * | 2004-09-08 | 2007-06-06 | Koninklijke Philips Electronics N.V. | Fast switching circuit with input hysteresis |
| US6972584B1 (en) * | 2004-09-30 | 2005-12-06 | Siemens Milltronics Process Instruments Inc. | Power decoupling circuit for loop powered time-of-flight ranging systems |
| CN101036064A (zh) * | 2004-10-12 | 2007-09-12 | 半导体元件工业有限责任公司 | 测试电源控制器的方法及其结构 |
| EP1812840A1 (en) * | 2004-11-12 | 2007-08-01 | Analog Devices, Inc. | Battery charger system |
| US7515884B2 (en) * | 2005-03-02 | 2009-04-07 | Cisco Technology, Inc. | Method and system for self-calibrating transmit power |
| JP4773147B2 (ja) * | 2005-07-05 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 昇圧回路 |
| JP4757623B2 (ja) | 2005-12-21 | 2011-08-24 | パナソニック株式会社 | 電源回路 |
| JP4735976B2 (ja) * | 2006-05-24 | 2011-07-27 | 横河電機株式会社 | 電源装置およびこれを用いた半導体試験システム |
| JP4890126B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社リコー | ボルテージレギュレータ |
| US7589510B2 (en) * | 2006-12-29 | 2009-09-15 | Infineon Technologies Ag | Voltage regulator having variable threshold voltage switch |
| CN101828350A (zh) * | 2007-10-16 | 2010-09-08 | 埃克斯特拉通信有限公司 | 相移键控高速信号传送 |
| US20110285456A1 (en) * | 2009-02-06 | 2011-11-24 | Arizona Board Of Regents For And On Behalf Of Arizona State University | Four-terminal soi mesfet based low dropout regulator |
| US7795897B1 (en) * | 2009-03-27 | 2010-09-14 | Advantest Corporation | Test apparatus and driver circuit |
| US8717051B2 (en) * | 2009-10-22 | 2014-05-06 | Intersil Americas Inc. | Method and apparatus for accurately measuring currents using on chip sense resistors |
| KR101143470B1 (ko) * | 2010-07-02 | 2012-05-08 | 에스케이하이닉스 주식회사 | 전압 정류 회로 |
| JP2012203528A (ja) * | 2011-03-24 | 2012-10-22 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US9276532B2 (en) | 2013-08-28 | 2016-03-01 | Analog Devices, Inc. | High speed amplifier |
| US9276534B2 (en) * | 2013-08-28 | 2016-03-01 | Analog Devices, Inc. | High speed amplifier |
| CN103677045B (zh) * | 2013-11-28 | 2015-04-15 | 成都位时通科技有限公司 | 电压调节电路 |
| JP2015172904A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社東芝 | Ｌｄｏ型電圧レギュレータ、及び、受電装置 |
| CN104317343B (zh) * | 2014-09-30 | 2016-04-27 | 山东华芯半导体有限公司 | 一种保持mos管阈值电压恒定的电路及方法 |
| CN104615040B (zh) * | 2014-12-26 | 2018-01-19 | 广州大中电力技术有限公司 | 软开启电子开关 |
| JP6504500B2 (ja) | 2015-06-18 | 2019-04-24 | パナソニックＩｐマネジメント株式会社 | ビデオ画像強調方法 |
| CN107515368B (zh) * | 2017-08-17 | 2020-01-24 | 上海华岭集成电路技术股份有限公司 | 一种微电路测试中动态修改测试程序极限值的方法 |
| CN108508958B (zh) * | 2018-05-10 | 2020-02-07 | 南方科技大学 | 一种伪数字低压差线性稳压器及电源管理芯片 |
| CN113157035A (zh) * | 2021-03-12 | 2021-07-23 | 北京中电华大电子设计有限责任公司 | 一种静态功耗与驱动能力自适应的稳压源装置 |
| CN116165504B (zh) * | 2023-03-01 | 2024-03-22 | 安徽大学 | 一种氮化镓晶体管阈值电压漂移检测及修正方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296260A (ja) * | 1990-04-16 | 1991-12-26 | Toshiba Corp | Ｍｏｓ型半導体装置 |
| JPH04168971A (ja) * | 1990-10-31 | 1992-06-17 | Fujitsu Ltd | Ｄｃ―ｄｃコンバータ |
| JPH05276004A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | 出力回路 |
| JPH0659756A (ja) * | 1992-08-10 | 1994-03-04 | Toshiba Corp | 定電圧出力回路 |
| JPH06195971A (ja) * | 1992-10-29 | 1994-07-15 | Mitsubishi Electric Corp | 基板電位発生回路 |
| JPH089257A (ja) * | 1994-06-14 | 1996-01-12 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
| JPH088708A (ja) * | 1994-06-17 | 1996-01-12 | Matsushita Electric Ind Co Ltd | アナログスイッチ回路 |
| JPH1175367A (ja) * | 1997-08-29 | 1999-03-16 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバータ |
| JPH11224131A (ja) * | 1998-02-04 | 1999-08-17 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JPH11330482A (ja) * | 1998-05-19 | 1999-11-30 | Toshiba Corp | 半導体装置 |
| JP2001034349A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 内部降圧電源回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0822475B1 (en) * | 1996-07-31 | 2001-05-30 | STMicroelectronics S.r.l. | Method and circuit for controlling the charge of a bootstrap capacitor in a switching step-down regulator |
| US5998981A (en) * | 1997-06-03 | 1999-12-07 | International Business Machines Corporation | Weak inversion NMOS regulator with boosted gate |
| US5883505A (en) * | 1997-12-29 | 1999-03-16 | Sgs-Thomson Microelectronics S.R.L. | Driver circuit for MOS transistor switches in switching regulators and related methods |
| JP3425900B2 (ja) * | 1999-07-26 | 2003-07-14 | エヌイーシーマイクロシステム株式会社 | スイッチングレギュレータ |
| EP1094606B1 (en) * | 1999-10-22 | 2004-03-03 | STMicroelectronics S.r.l. | Driver circuit for P-channel MOS switches |
| US6369558B2 (en) * | 2000-06-23 | 2002-04-09 | Rohm Co., Ltd. | Switching regulator |
-
2001
- 2001-02-06 JP JP2001029483A patent/JP4559643B2/ja not_active Expired - Fee Related
- 2001-02-22 US US09/790,763 patent/US6586958B2/en not_active Expired - Lifetime
-
2003
- 2003-03-28 US US10/401,360 patent/US6801033B2/en not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296260A (ja) * | 1990-04-16 | 1991-12-26 | Toshiba Corp | Ｍｏｓ型半導体装置 |
| JPH04168971A (ja) * | 1990-10-31 | 1992-06-17 | Fujitsu Ltd | Ｄｃ―ｄｃコンバータ |
| JPH05276004A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | 出力回路 |
| JPH0659756A (ja) * | 1992-08-10 | 1994-03-04 | Toshiba Corp | 定電圧出力回路 |
| JPH06195971A (ja) * | 1992-10-29 | 1994-07-15 | Mitsubishi Electric Corp | 基板電位発生回路 |
| JPH089257A (ja) * | 1994-06-14 | 1996-01-12 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
| JPH088708A (ja) * | 1994-06-17 | 1996-01-12 | Matsushita Electric Ind Co Ltd | アナログスイッチ回路 |
| JPH1175367A (ja) * | 1997-08-29 | 1999-03-16 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバータ |
| JPH11224131A (ja) * | 1998-02-04 | 1999-08-17 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JPH11330482A (ja) * | 1998-05-19 | 1999-11-30 | Toshiba Corp | 半導体装置 |
| JP2001034349A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 内部降圧電源回路 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007523586A (ja) * | 2004-02-17 | 2007-08-16 | アギア システムズ インコーポレーテッド | 給電切替えを組み込んだスイッチング電源コントローラ |
| JP2007159375A (ja) * | 2005-12-08 | 2007-06-21 | Fujitsu Ltd | 昇圧型ｄｃ−ｄｃコンバータおよび昇圧型ｄｃ−ｄｃコンバータの制御方法 |
| JP2007206948A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 定電圧回路 |
| JP2007258627A (ja) * | 2006-03-27 | 2007-10-04 | Hitachi Ltd | 半導体装置 |
| KR101645041B1 (ko) | 2009-09-15 | 2016-08-02 | 에스아이아이 세미컨덕터 가부시키가이샤 | 볼티지·레귤레이터 |
| KR20110030361A (ko) * | 2009-09-15 | 2011-03-23 | 세이코 인스트루 가부시키가이샤 | 볼티지·레귤레이터 |
| JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
| JP2012186916A (ja) * | 2011-03-04 | 2012-09-27 | Fuji Electric Co Ltd | Ｄｃ−ｄｃコンバータの制御回路および制御方法 |
| US9188998B2 (en) | 2011-11-24 | 2015-11-17 | Socionext Inc. | Constant voltage circuit |
| JP2016200964A (ja) * | 2015-04-09 | 2016-12-01 | 株式会社ソシオネクスト | 電源回路及び半導体装置 |
| JPWO2020080004A1 (ja) * | 2018-10-18 | 2021-09-24 | 日立Astemo株式会社 | 制御回路及びセンサ装置 |
| JP7062079B2 (ja) | 2018-10-18 | 2022-05-02 | 日立Astemo株式会社 | 制御回路及びセンサ装置 |
| US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
Also Published As
| Publication number | Publication date |
|---|---|
| US6801033B2 (en) | 2004-10-05 |
| US20010019278A1 (en) | 2001-09-06 |
| US6586958B2 (en) | 2003-07-01 |
| US20030173594A1 (en) | 2003-09-18 |
| JP4559643B2 (ja) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002116829A (ja) | 半導体集積回路 | |
| US7586297B2 (en) | Soft start circuit, power supply unit and electric equipment | |
| US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
| US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
| US7274577B2 (en) | Electronic instrument having booster circuit | |
| US8018214B2 (en) | Regulator with soft-start using current source | |
| US20170155323A1 (en) | Synchronous rectification dc/dc converter | |
| US20130099846A1 (en) | Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| JP2002153045A (ja) | チャージポンプ回路及びチャージポンプ回路を用いた負荷駆動回路 | |
| US9531259B2 (en) | Power supply circuit | |
| US6836102B2 (en) | Booster type switching regulator | |
| US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
| CN109586553B (zh) | 用于驱动功率开关的电路 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| JP4941045B2 (ja) | カレントミラー回路 | |
| US20060012401A1 (en) | Diode circuit | |
| JP6886343B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4467150B2 (ja) | 駆動回路 | |
| JP7273622B2 (ja) | 電源回路及び電源装置 | |
| US20230238873A1 (en) | Voltage regulator circuit for a switching circuit load | |
| WO2022202609A1 (ja) | スイッチ回路および電源回路 | |
| CN117220652A (zh) | 开关电路 | |
| CN117595662A (zh) | 充电电路及dcdc开关电源 | |
| JP2021027611A (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ、ｄｃ／ｄｃコンバータのコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071005 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4559643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |