WO2006103977A1

WO2006103977A1 - ディスプレイ駆動回路

Info

Publication number: WO2006103977A1
Application number: PCT/JP2006/305576
Authority: WO
Inventors: Kazuyoshi Nishi; Junji Takiguchi; Tetsuo Asada; Osamu Sarai
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-03-29
Filing date: 2006-03-20
Publication date: 2006-10-05
Also published as: US8514164B2; US20110157146A1; US7928953B2; JP4927712B2; US20080150858A1; JPWO2006103977A1

Abstract

　出力モードでは、出力スイッチ（SW11）がオンになり供給スイッチ（SW13a,SW13b）がオフになるとともに、駆動トランジスタ（T105a,T105b）から出力電流が中間ノード（nc）へ供給される。一方、遷移モードでは、出力スイッチ（SW11）がオフになり供給スイッチ（SW13a,SW13b）がオンになるとともに、駆動トランジスタ（T105a,T105b）からの出力電流の供給が遮断される。このとき、容量素子（C103a,C103b）は、基準ノード（Vcc,Vss）からの電圧を受ける。また、中間ノード（nc）には入力電圧（Vin）が供給される。

Description

明細書

ディスプレイ駆動回路

技術分野

[0001] 本発明は、液晶素子などの表示素子を駆動するための駆動回路に関する。

背景技術

[0002] 液晶パネル等のディスプレイパネルの垂直ラインを駆動するために、ディスプレイドライバが用いられる。ディスプレイドライバの中には、垂直ラインの本数に応じた個数のディスプレイ駆動回路が搭載されている。ディスプレイ駆動回路は、表示すべき画像に対応する階調レベル (電圧値)を有する入力電圧を受けて、または、階調レベルに対応した複数のビットデータ入力を受けて、その入力電圧に応じた出力電圧を自己に対応する垂直ラインへ出力する。

[0003] 従来のディスプレイ駆動回路として、特開 2001— 156559号公報（特許文献 1)が開示されている。特許文献 1の図 3を参照すると、このディスプレイ駆動回路は、トランジスタ Ml , M2, M3で構成される P型 MOS差動入力部 1と、トランジスタ M4, M5, M6で構成される N型 MOS差動入力部 2と、トランジスタ M7， M8, M9, M10で構成されるカレントミラー回路 3と、トランジスタ Mi l , M12, M13, M14で構成されるカレントミラー回路 4と、トランジスタ Ml 5， M16で構成されるプッシュプル出力段 5と、位相補償容量 CI , C2とを備え、 Vddは正側電源電圧、 Vssは負側電源電圧である。

[0004] 特許文献 1 (図 3)に開示されたディスプレイ駆動回路による動作について、図 25を参照しつつ、説明する。図 25には、ディスプレイ駆動回路に与えられる電圧 Vin,位相補償容量 CI , C2の接続ノードにおける電圧 Vc，および垂直ラインが受ける出力電圧 Voutの変化の様子が示されてレ、る

遷移モードになると、ディスプレイ駆動回路の出力端子は、ディスプレイの垂直ラインと非接続になる。また、入力電圧 Vinの電圧値が変動する。位相補償容量 Cl， C2 は、入力電圧 Vinの電圧値の変動に応じて、電荷を充放電する。図 25のように、位相補償容量 CI , C2の接続ノードにおける電圧 Vcは、緩やかに上昇していく。この充放電の速度は、トランジスタ Ml , M6の各々に流れる電流（テール電流）の電流量に比例し、位相補償容量 CI , C2の容量値に反比例する。一方、ディスプレイ駆動回路の出力端子は垂直ラインと非接続なので、垂直ラインに与えられる出力電圧 Voutの電圧値は、変化しない。

[0005] 次に、出力モードになると、ディスプレイ駆動回路の出力端子と垂直ラインとが接続されて、位相補償容量 CI , C2の接続ノードにおける電圧 Vcが、出力回路 5を介して垂直ラインへ出力される。図 25のように出力電圧 Voutの電圧値は、電圧 Vcの上昇に伴って、緩やかに上昇していく。

[0006] なお、特許文献 1の他に、特開平 11一 259052号公報（特許文献 2) ,特開 2000 _ 295044号公報（特許文献 3) ,特開 2003— 228353号公報（特許文献 4)等が開示されている。

[0007] また、従来のドット反転駆動方式のディスプレイドライバとして、特許第 2002— 146 58号 (特許文献 5)が開示されている。特許文献 5 (図 4)のディスプレイドライバ 10では、奇数番目の垂直ラインと偶数番目の垂直ラインとに正極性と負極性の階調電圧を互い違いに供給する。また、各々のディスプレイ駆動回路 14の間に、スィッチ 16が接続されている。このディスプレイドライバでは、スィッチ 16をオン/オフすることによつて、各々の水平ラインに蓄積された電荷が分配される。このようにして、電荷の有効禾 IJ用を図っている。

[0008] 特許文献 5 (図 4)に開示された（2n— 1)番目および（2n)番目のディスプレイ駆動回路 14による動作について、図 26を参照しつつ、説明する（ここで、 nは自然数である。）。図 26には、各々のディスプレイ駆動回路に与えられる入力電圧 Vin (2n— 1) , Vin (2n)と、ディスプレイ駆動回路の位相補償容量に発生する電圧 Vc (2n_ l) , Vc (2n)と、垂直ラインが受ける出力電圧 Vout (2n_ l)， Vout (2n)の変化の様子を示している。

[0009] まず、ディスプレイ駆動回路 14の各々は、入力電圧 Vin (2n_ l) , Vin (2n)に応じた出力電圧 Vout (2n_ l) , Vout (2n)を出力している。このとき、各々のディスプレィ駆動回路の位相補償容量には、入力電圧 Vin (2n— 1)， Vin (2n)に応じた電荷量の電荷が蓄積されている。 [0010] 次に、遷移モードになると、スィッチ 16がオンになり、（2n—l)番目のディスプレイ駆動回路 14の出力端子は、（2n)番目のディスプレイ駆動回路 14の出力端子に接続される。また、スィッチ 15がオフになるので、各々の出力端子は、垂直ラインと非接続になる。これにより、垂直ラインの各々に蓄積された電荷が分配されて、出力電圧 Vout(2n-l), Vout(2n)の電圧値は、中間値になる。一方、入力電圧 Vin(2n_ 1), Vin(2n)の各々の極性は反転する。入力電圧 Vin(2n_l) , Vin(2n)の変動に応じて、各々のディスプレイ駆動回路 14に含まれる位相補償容量の電圧 Vc(2n Vc(2n)は、図 26のように、目標値に向かって緩やかに上昇/下降する。

[0011] 次に、出力モードになると、スィッチ 16がオフになりスィッチ 15がオンになって、ディスプレイ駆動回路 14の出力端子が垂直ラインに接続されて、位相補償容量の電圧 V c(2n-l), Vc(2n)が出力回路を介して出力される。図 26のように、出力電圧 Vout (2n-l), Vout (2n)の電圧値は、電圧 Vc(2n_l), Vc (2n)の上昇 Z下降に伴つて、目標値に向かって緩やかに上昇/下降してレ、く。

[0012] なお、特許文献 5の他に、特許第 3586998号公報 (特許文献 6),特許第 306367 0号（特許文献 7),特開 2000— 39870号公報（特許文献 8),特開 2000— 22193 2号公報 (特許文献 9),特開平 10— 133174号公報 (特許文献 10)，特開平 10— 3 01537号公報（特許文献 11,特開 2000— 39870号公報（特許文献 12),特開 200 0— 221932号公報 (特許文献 13)，米国特許第 6， 650, 312明細書 (特許文献 14 ),米国特許第 6, 184， 855明細書 (特許文献 15)等が開示されている。

特許文献 1：特開 2001— 156559号公報

特許文献 2：特開平 11 259052号公報

特許文献 3：特開 2000— 295044号公報

特許文献 4:特開 2003 228353号公報

特許文献 5：特開 2002— 14658号公報

特許文献 6：特許第 3586998号

特許文献 7：特許第 3063670号

特許文献 8：特開 2000— 39870号公報

特許文献 9:特開 2000— 221932号公報特許文献 10 :特開平 10— 133174号公報

特許文献 11 :特開平 10— 301537号公報

特許文献 12 :特開 2000— 39870号公報

特許文献 13 :特開 2000— 221932号公報

特許文献 14 :米国特許第 6, 650， 312明細書

特許文献 15 :米国特許第 6, 184， 855明細書

発明の開示

発明が解決しょうとする課題

[0013] 出力電圧の電圧値を所望の目標値に素早く変動させるためには、ディスプレイ駆動回路のテール電流を増加したり位相補償容量の容量値を小さくする必要があった。しかし、テール電流を増加すると回路の消費電力も増大してしまう。また、位相補償容量の容量値を小さくするとディスプレイ駆動回路の安定性が損なわれてしまう。このように、出力電圧の電圧値を高速に変動させることは、困難であった。

[0014] また、特許文献 5等に開示された電荷再分配型のディスプレイ駆動回路では、出力端子の電圧の電圧値と位相補償容量の電圧の電圧値との間に電圧差が生じていると、遷移モードから出力モードになったときにその電圧差に起因した電荷の充放電が発生してしまう。したがって、電荷を有効に再利用することができず、その充放電に時間を費やしてしまうので出力電圧の電圧値が所望の目標値に達するまでに要する時間が長くなつてしまう。さらに、この充放電時に、瞬時に大電流が流れてしまうので、 E MI (Electro Magnetic Interference)か大きくなつてしまつ。

[0015] そこで、本発明は、出力電圧の電圧値を高速に変動させることを目的とする。さらに詳しくは、遷移モード時に位相補償容量を高速に充放電することによって出力電圧の電圧値が目標値に達するまでに要する時間が短くなるディスプレイ駆動回路を提供することを目的とする。

課題を解決するための手段

[0016] この発明の 1つの局面に従うと、ディスプレイ駆動回路は、入力電圧が与えられる入力端子と、出力電圧をディスプレイパネルの垂直ラインへ出力する出力端子とを有する。また、ディスプレイ駆動回路は、入力電圧に応じて出力電圧を供給する出力モードと、入力電圧の電圧値が変更される遷移モードとを有する。ディスプレイ駆動回路は、差動増幅部と、第 1容量素子と、出力部と、出力スィッチと、第 1供給スィッチと、入力スィッチと、供給切替部とを備える。差動増幅部は、入力端子に接続された第 1 入力ノードと、第 2入力ノードと、第 1出力ノードとを有する。また、差動増幅部は、第 1 および第 2入力ノードの各々に与えられる電圧の差に応じた第 1電圧を第 1出力ノードから出力する。第 1容量素子は、第 1供給ノードと中間ノードとの間に接続される。第 1供給ノードは、差動増幅部の第 1出力ノードに接続される。中間ノードは、差動増幅部の第 2入力ノードに接続される。出力部は、入出力ノードと、第 1基準ノードと入出力ノードとの間に接続された第 1駆動トランジスタと、入出力ノードと第 2基準ノードとの間に接続された第 2駆動トランジスタとを有する。また、出力部は、第 1および第 2 駆動トランジスタによって生成される出力電流を入出力ノードを介して中間ノードに供給する。出力スィッチは、出力部の入出力ノードと出力端子との間に接続され、且つ、出力モードではオンになり、遷移モードではオフになる。第 1供給スィッチは、第 1 供給ノードと第 3基準ノードとの間に接続され、且つ、出力モードではオフになり、遷移モードではオンになる。第 3基準ノードには、差動増幅部からの第 1電圧よりもインピーダンスが低い電圧が与えられる。入力スィッチは、中間ノードと入力端子との間に接続され、且つ、出力モードではオフになり、遷移モードではオンになる。供給切替部は、出力モードでは出力部に出力電流の供給を実行させ、遷移モードでは出力部に出力電流の供給を停止させる。

上記ディスプレイ駆動回路では、出力モードのときには、中間ノードにおける電圧が出力部を介して出力端子に供給される。一方、遷移モードのときには、第 1容量素子の一方端は第 3基準ノードに接続され、他方端は入力端子に接続される。ここで、第 3基準ノードからの電圧はインピーダンスが低いので、第 1容量素子における電荷の充放電速度は、出力モード時よりも高速になる。したがって、遷移モード中に、入力電圧に応じた電荷量の電荷を第 1容量素子に素早く蓄積させることができ、第 1容量素子の電圧の電圧値を入力電圧の電圧値に素早く変動させることができる。よつて、出力モードになつてから出力電圧の電圧値が目標値 (入力電圧の電圧値）に達するまでの時間が、従来よりも、短くなる。このように、出力電圧の電圧値の変動を高速に変動させること力 Sできる。

[0018] また、上記差動増幅部は、さらに、第 2出力ノードを有する。上記差動増幅部は、上記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 2電圧を第 2出力ノードから出力する。上記ディスプレイ駆動回路は、さらに、第 2容量素子と、第 2 供給スィッチとを備える。第 2容量素子は、第 2供給ノードと上記中間ノードとの間に接続される。第 2供給ノードは、上記差動増幅部の第 2出力ノードに接続される。第 2 供給スィッチは、第 2供給ノードと第 4基準ノードとの間に接続され、且つ、出力モードではオフになり、遷移モードではオンになる。第 4基準ノードは、上記差動増幅部からの第 2電圧よりもインピーダンスが低い電圧が与えられる。

[0019] 上記ディスプレイ駆動回路では、出力モードのときには、中間ノードにおける電圧が出力部を介して出力端子に供給される。一方、遷移モードのときには、第 1容量素子の一方端は第 3基準ノードに接続され、他方端は入力端子に接続される。また、第 2容量素子の一方端は第 4基準ノードに接続され、他方端は入力端子に接続される。ここで、第 3および第 4基準ノードからの電圧はインピーダンスが低いので、第 1および第 2容量素子における電荷の充放電速度は、出力モード時よりも高速になる。したがって、遷移モード中に、入力電圧に応じた電荷量の電荷を第 1および第 2容量素子に素早く蓄積させることができ、中間ノードにおける電圧の電圧値を入力電圧の電圧値に素早く変動させることができる。よって、出力モードになつてから出力電圧の電圧値が目標値に達するまでの時間が、従来よりも、短くなる。このように、出力電圧の電圧値の変動を高速に変動させることができる。

[0020] 好ましくは、上記供給切替部は、接続スィッチを含む。接続スィッチは、上記中間ノードと上記出力部の入出力ノードとの間に接続される。接続スィッチは、上記出力モードでは中間ノードと入出力ノードとを接続し、上記遷移モードでは中間ノードと入出力ノードとを非接続にする。

[0021] 上記ディスプレイ駆動回路では、出力部の第 1および第 2駆動トランジスタには、出力電流が流れている。出力モードのときには、出力部の出力電流が中間ノードと出力端子との間に供給される。一方、遷移モードのときには、中間ノードと出力部の入出力ノードと非接続になり、中間ノードと出力端子との間には、出力電流が供給されなレ、。これにより、遷移モード中に、出力部と入力端子との間に出力電流を流れないようにすることができる。

[0022] 好ましくは、上記ディスプレイ駆動回路は、第 1電流制限トランジスタと、第 2電流制限トランジスタとをさらに備える。第 1電流制限トランジスタは、上記第 1基準ノードと上記第 1駆動トランジスタとの間に接続され、且つ、第 1所定電圧をゲートに受ける。第 2 電流制限トランジスタは、上記第 2基準ノードと上記第 2駆動トランジスタとの間に接続され、且つ、第 2所定電圧をゲートに受ける。

[0023] 好ましくは、上記ディスプレイ駆動回路は、第 1クランプ回路と、第 2クランプ回路とをさらに備える。第 1クランプ回路は、上記第 1駆動トランジスタのゲート電圧を制限する。第 2クランプ回路は、上記第 2駆動トランジスタのゲート電圧を制限する。

[0024] 好ましくは、上記第 1供給スィッチ，第 2供給スィッチ，および上記入力スィッチの各々は、上記遷移モードから上記出力モードになる前に、オンからオフになる。

[0025] 上記ディスプレイ駆動回路では、出力モードになる前に、第 1供給ノード，第 2供給ノード，および中間ノードにおける電圧変動を抑制することができる。

[0026] この発明のもう 1つの側面に従うと、ディスプレイ駆動回路は、正極性または負極性を示す入力電圧が与えられる入力端子と、第 1出力電圧をディスプレイの垂直ラインに出力する出力端子とを有する。また、ディスプレイ駆動回路は、出力モードと、遷移モードとを有する。出力モードでは、第 1出力電圧とは逆極性の第 2出力電圧をディスプレイの別の垂直ラインに出力する別の出力端子と自己の出力端子とが非接続になり、且つ、入力電圧に応じて第 1出力電圧を出力する。遷移モードでは、自己の出力端子と別の出力端子とが接続され、且つ、入力電圧の極性が反転する。ディスプレイ駆動回路は、差動増幅部と、第 1容量素子と、出力部と、第 1供給スィッチと、供給切替部とを備える。差動増幅部は、入力端子に接続された第 1入力ノードと、第 2 入力ノードと、第 1出力ノードとを有する。また、差動増幅部は、第 1および第 2入カノードの各々に与えられる電圧の差に応じた第 1電圧を第 1出力ノードから出力する。第 1容量素子は、第 1供給ノードと中間ノードとの間に接続される。第 1供給ノードは、差動増幅部の第 1出力ノードに接続される。中間ノードは、差動増幅部の第 2入カノードに接続される。出力部は、入出力ノードと、第 1基準ノードと入出力ノードとの間に接続された第 1駆動トランジスタと、入出力ノードと第 2基準ノードとの間に接続された第 2駆動トランジスタとを有する。また、出力部は、第 1および第 2駆動トランジスタによって生成される出力電流を入出力ノードを介して中間ノードおよび出力端子に供給する。第 1供給スィッチは、第 1供給ノードと第 3基準ノードとの間に接続され、且つ、出力モードではオフになり、遷移モードではオンになる。第 3基準ノードは、差動増幅部からの第 1電圧よりもインピーダンスが低い電圧が与えられる。供給切替部は、出力モードでは出力部に出力電流の供給を実行させ、遷移モードでは出力部に出力電流の供給を停止させる。

[0027] 上記ディスプレイ駆動回路では、出力モードのときには、中間ノードにおける電圧が出力部を介して出力端子に供給される。一方、遷移モードのときには、出力端子が別の出力端子と接続されて、各々の出力端子に蓄積された電荷が分配される。これにより、出力端子の出力電圧の電圧値は中間値になる。また、第 1容量素子の一方端は第 3基準ノードに接続される。ここで、第 3基準ノードからの電圧はインピーダンスが低いので、第 1容量素子における電荷の充放電速度は、出力モード時よりも高速になる。したがって、遷移モード中に、出力端子における電圧の電圧値（中間値）に応じた電荷量の電荷を第 1容量素子に素早く蓄積させることができ、第 1容量素子の電圧の電圧値を中間値に素早く変動させることができる。また、中間ノードと出力端子とが接続されているので、中間ノードの電圧の電圧値と出力端子の電圧の電圧値とが互いに等しくなる。よって、出力モードになつてから出力電圧の電圧値が目標値 (入力電圧の電圧値）に達するまでの時間が、従来よりも、短くなる。このように、出力電圧の電圧値の変動を高速に変動させることができる。

[0028] また、遷移モードから出力モードになったときに、出力端子における電荷の充放電が生じないので、分配された電荷を有効に再利用することができる。これにより、消費電力を低減することができる。

[0029] さらに、出力端子において瞬間的な大電流が流れないので、 EMIを低減することができる。

[0030] また、上記差動増幅部は、さらに、第 2出力ノードを有する。上記差動増幅部は、上記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 2電圧を第 2出力ノードから出力する。上記ディスプレイ駆動回路は、さらに、第 2容量素子と、第 2 供給スィッチとを備える。第 2容量素子は、第 2供給ノードと上記中間ノードとの間に接続される。第 2供給ノードは、上記差動増幅部の第 2出力ノードに接続される。第 2 供給スィッチは、第 2供給ノードと第 4基準ノードとの間に接続され、且つ、出力モードではオフになり、遷移モードではオンになる。第 4基準ノードは、上記差動増幅部からの第 2電圧よりもインピーダンスが低い電圧が与えられる。

[0031] 上記ディスプレイ駆動回路では、出力モードのときには、中間ノードにおける電圧が出力部を介して出力端子に供給される。一方、遷移モードのときには、出力端子が別の出力端子と接続されて、各々の出力端子に蓄積された電荷が分配される。これにより、出力端子の出力電圧の電圧値は中間値になる。また、第 1容量素子の一方端は第 3基準ノードに接続され、第 2容量素子の一方端は第 4基準ノードに接続される。ここで、第 3および第 4基準ノードからの電圧はインピーダンスが低いので、第 1および第 2容量素子における電荷の充放電速度は、出力モード時よりも高速になる。したがって、遷移モード中に、出力端子における電圧の電圧値（中間値）に応じた電荷量の電荷を第 1および第 2容量素子に素早く蓄積させることができ、中間ノードの電圧の電圧値を中間値に素早く変動させることができる。また、中間ノードと出力端子とが接続されているので、中間ノードの電圧の電圧値と出力端子の電圧の電圧値とが互いに等しくなる。よって、出力モードになつてから出力電圧の電圧値が目標値 (入力電圧の電圧値）に達するまでの時間が、従来よりも、短くなる。このように、出力電圧の電圧値の変動を高速に変動させることができる。

[0032] 好ましくは、上記供給切替部は、出力スィッチと、第 1接続スィッチと、第 2接続スィツチとを含む。出力スィッチは、上記出力部の入出力ノードと上記出力端子との間に接続される。出力スィッチは、上記出力モードではその入出力ノードとその出力端子とを接続し、上記遷移モードではその入出力ノードとその出力端子とを非接続にする。第 1接続スィッチは、上記中間ノードと上記出力部の入出力ノードとの間に接続される。第 1接続スィッチは、上記出力モードではその中間ノードとその入出力ノードとを接続し、上記遷移モードではその中間ノードとその入出力ノードとを非接続にする。第 2接続スィッチは、上記中間ノードと上記出力端子との間に接続される。第 2接続スィッチは、上記出力モードではその中間ノードとその出力端子とを非接続にし、上記遷移モードではその中間ノードとその出力端子とを接続する。

[0033] 上記ディスプレイ駆動回路では、出力部の第 1および第 2駆動トランジスタには、出力電流が流れている。出力モードのときには、出力部が中間ノードおよび出力端子に接続される。これにより、中間ノードと出力端子との間に出力電流が供給される。一方、遷移モードのときには、出力部が中間ノードおよび出力端子から切り離される。これにより、中間ノードと出力端子との間には出力電流が供給されない。

[0034] 好ましくは、上記第 1および第 2供給スィッチの各々は、上記遷移モードから上記出力モードになる前に、オンからオフになる。

[0035] 上記ディスプレイ駆動回路では、出力モードになる前に、第 1供給ノード，第 2供給ノード，および中間ノードにおける電圧変動を抑制することができる。

[0036] 好ましくは、上記供給切替部は、第 1接続スィッチと、第 2接続スィッチとを含む。第 1接続スィッチは、上記第 1駆動トランジスタのドレインと上記入出力ノードとの間に接続される。第 1接続スィッチは、上記出力モードではそのドレインとその入出力ノードとを接続し、上記遷移モードではそのドレインとその入出力ノードとを非接続にする。第 2接続スィッチは、上記入出力ノードと上記第 2駆動トランジスタのドレインとの間に接続される。第 2接続スィッチは、上記出力モードではその入出力ノードとそのドレインとを接続し、上記遷移モードではその入出力ノードとそのドレインとを非接続にする

[0037] 上記ディスプレイ駆動回路では、出力モードのときには、第 1および第 2駆動トランジスタに出力電流が流れる。一方、遷移モードのときには、第 1および第 2駆動トランジスタの各々のドレインは非接続になり、出力電流が流れなくなる。これにより、遷移モード中に、出力部に流れる出力電流を停止することができるので、消費電力を低減すること力 Sできる。

[0038] 好ましくは、上記第 1基準ノードには正極性の電圧が与えられ、上記第 2基準ノードには負極性の電圧が与えられる。上記第 1駆動トランジスタは、 PMOS型トランジスタであり、上記第 1基準ノードに接続されたソースと、上記入出力ノードに接続されたドレインと、上記第 1出力ノードの電圧に応じた電圧を受けるゲートとを有する。上記第 2駆動トランジスタは、 NMOS型トランジスタであり、上記第 2基準ノードに接続されたソースと、上記入出力ノードに接続されたドレインと、上記第 2出力ノードの電圧に応じた電圧を受けるゲートとを有する。上記差動増幅部は、第 1差動入力回路と、第 1力レントミラー回路と、第 2差動入力回路と、第 2カレントミラー回路とを含む。第 1差動入力回路は、第 1および第 2入力側トランジスタを含む。第 1および第 2入力側トランジスタの各々のソースは上記第 2基準ノードに接続される。第 1入力側トランジスタのゲートは、上記第 1入力ノードの電圧を受ける。第 2入力側トランジスタのゲートは、上記第 2入力ノードの電圧を受ける。第 1カレントミラー回路は、上記第 1および第 2入力側トランジスタの出力を受ける第 1および第 2出力側トランジスタを含む。第 1および第 2出力側トランジスタの各々のソースは、上記第 1基準ノードに接続される。第 1および第 2出力側トランジスタの各々のゲートは互いに接続される。第 1出力側トランジスタのドレインは、上記第 1出力ノードに接続される。第 2出力側トランジスタのゲートとドレインとは、互いに接続される。第 2差動入力回路は、第 2カレントミラー回路は、第 3および第 4入力側トランジスタを含む。第 3および第 4入力側トランジスタの各々のソースは上記第 1基準ノードに接続される。第 3入力側トランジスタのゲートは、上記第 1入力ノードの電圧を受ける。第 4入力側トランジスタのゲートは、上記第 2入カノードの電圧を受ける。第 2カレントミラー回路は、上記第 3および第 4入力側トランジスタの出力を受ける第 3および第 4出力側トランジスタを含む。第 3および第 4出力側トランジスタの各々のソースは、上記第 2基準ノードに接続される。第 3および第 4出力側トランジスタの各々のゲートは互いに接続される。第 3出力側トランジスタのドレインは、上記第 2出力ノードに接続される。第 4出力側トランジスタのゲートとドレインとは、互いに接続される。上記供給切替部は、接続スィッチを含む。接続スィッチは、上記第 1出力ノードと上記第 2出力ノードとの間に接続される。接続スィッチは、上記出力モードではその第 1出力ノードとその第 2出力ノードとを接続し、上記遷移モードではその第 1出力ノードとその第 2出力ノードとを非接続にする。

上記ディスプレイ駆動回路では、出力モードのときには、第 1および第 2出力ノードの間には電流が流れ、第 1および第 2出力ノードの各々からは入力電圧と中間ノードの電圧との差に応じた電圧が出力される。一方、遷移モードのときには、第 1および第 2出力ノードの間に電流が流れなくなり、第 1駆動トランジスタのゲートには第 1基準ノードからの正極性の電圧が与えられ、第 2駆動トランジスタのゲートには第 2基準ノードからの負極性の電圧が与えられる。したがって、第 1および第 2駆動トランジスタは非活性化するので、出力部には出力電流が流れなレ、。このように、遷移モード中に、出力部に流れる出力電流を停止することができるので、消費電力を低減することができる。

[0040] 好ましくは、上記差動増幅部は、さらに、上記第 1出力ノードと上記第 2出力ノードとの間に並列に接続される第 1の P型トランジスタと第 1の N型トランジスタと、上記第 2 および第 4出力側トランジスタの各々のドレインの間に並列に接続される第 2の P型トランジスタおよび第 2の N型トランジスタとを含む。上記接続スィッチは、上記第 1出力ノードと第 1の P型トランジスタとの間に接続された第 3の P型トランジスタと、上記第 2 出力ノードと第 1の N型トランジスタとの間に接続された第 3の N型トランジスタとを含む。第 3の P型トランジスタおよび第 3の N型トランジスタの各々は、上記出力モードではオンになり、上記遷移モードではオフになる。

[0041] 上記ディスプレイ駆動回路では、第 1の P型トランジスタおよび第 1の N型トランジスタの各々のソースゲート間電圧を、第 3の P型トランジスタおよび第 3の N型トランジスタが接続されていない場合と、等しくすることができるので、差動増幅部の動作点のずれを抑制することができる。

[0042] 好ましくは、上記ディスプレイ駆動回路は、第 1遮断スィッチと、第 2遮断スィッチとをさらに備える。第 1遮断スィッチは、上記第 1出力ノードと上記第 1供給ノードとの間に接続される。第 1遮断スィッチは、上記出力モードではその第 1出力ノードとその第 1供給ノードとを接続し、上記遷移モードではその第 1出力モードとその第 1供給ノードとを非接続にする。第 2遮断スィッチは、上記第 2出力ノードと上記第 2供給ノードとの間に接続される。第 2遮断スィッチは、上記出力モードではその第 2出力ノードとその第 2供給ノードとを接続し、上記遷移モードではその第 2出力ノードとその第 2供給ノードとを非接続にする。

[0043] 上記ディスプレイ駆動回路では、遷移モードにおいて、第 1供給ノードと第 1出カノードとの間には電流が流れない。また、第 2供給ノードと第 2出力ノードとの間には電流が流れない。これにより、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。

[0044] 好ましくは、上記第 3基準ノードには、上記出力モード時における上記第 1供給ノードの電圧に相当する第 1の安定電圧が与えられる。上記第 4基準ノードには、上記出力モード時における上記第 2供給ノードの電圧に相当する第 2の安定電圧が与えられる。

[0045] 上記ディスプレイ駆動回路では、遷移モードから出力モードになったときに発生する第 1および第 2供給ノードの各々における電圧変動を抑制することができる。これにより、出力モードになったときに生じる中間ノードの電圧 Vcの変動を抑制することができるので、出力電圧の電圧値をさらに高速に変動させることができる。

[0046] 好ましくは、上記ディスプレイ駆動回路は、電源供給回路をさらに備える。電源供給回路は、上記第 1および第 2の安定電圧を生成し、上記生成した第 1の安定電圧を上記第 3基準ノードに供給するとともに上記生成した第 2の安定電圧を上記第 4基準ノードに供給する。

[0047] 好ましくは、上記電源供給回路は、上記第 1基準ノードと上記第 2基準ノードとの間に接続されたラダー抵抗を含む。

[0048] 好ましくは、上記電源供給回路は、供給用差動増幅部と、第 3および第 4容量素子と、第 3および第 4駆動トランジスタと、第 1ボルテージフォロア回路と、第 2ボルテージフォロア回路とを含む。供給用差動増幅部は、所定電圧を受ける第 3入力ノードと、第 4入力ノードと、第 3出力ノードと、第 4出力ノードとを有する。供給用差動増幅部は、第 3および第 4入力ノードの各々に与えられる電圧の差に応じた第 3電圧を第 3出力ノードから出力するとともに第 4電圧を第 4出力ノードから出力する。第 3および第 4 容量素子は、第 3出力ノードに接続される第 3供給ノードと第 4出力ノードに接続される第 4供給ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが第 4 入力ノードに接続される。第 3および第 4駆動トランジスタは、上記第 1基準ノードと上記第 2基準ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが第 3 および第 4容量素子の接続ノードに接続される。第 1ボルテージフォロア回路は、第 3 供給ノードにおける電圧を受けて上記第 1の安定電圧を出力する。第 2ボルテージフォロア回路は、第 4供給ノードにおける電圧を受けて上記第 2の安定電圧を出力する

[0049] 好ましくは、上記供給切替部は、上記出力モードでは、上記第 1駆動トランジスタの接続状態をソースが上記第 1基準ノードに接続され且つドレインが上記入出力ノードに接続された状態にするとともに、上記第 2駆動トランジスタの接続状態をソースが上記第 2基準ノードに接続されドレインが上記入出力ノードに接続された状態にする。上記供給切替部は、上記遷移モードでは、上記第 1駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にするとともに、上記第 2 駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にする。

[0050] 上記ディスプレイ駆動回路では、出力モードのときには、第 1および第 2駆動トランジスタに出力電流が流れる。一方、遷移モードのときには、第 1および第 2駆動トランジスタには出力電流が流れない。

[0051] 好ましくは、上記第 1基準ノードに与えられる電圧は、正極性を示し、上記第 2基準ノードに与えられる電圧は、負極性を示す。上記第 1駆動トランジスタは、 P型トランジスタであり、上記第 1基準ノードに接続されたソースと、上記入出力ノードに接続されたドレインと、ゲートとを有する。上記第 2駆動トランジスタは、 N型トランジスタであり、上記第 2基準ノードに接続されたソースと、上記入出力ノードに接続されたドレインと、ゲートとを有する。上記供給切替部は、上記出力モードでは上記第 1駆動トランジスタのゲートに正極性の電圧を与えるとともに上記第 2駆動トランジスタのゲートに負極性の電圧を与える。上記供給切替部は、上記遷移モードでは上記第 1駆動トランジスタのゲートに負極性の電圧を与えるとともに上記第 2駆動トランジスタのゲートに正極性の電圧を与える。

[0052] 上記ディスプレイ駆動回路では、出力モードのときには、第 1および第 2駆動トランジスタが活性化されて、出力電流が流れる。一方、遷移モードのときには、第 1および第 2駆動トランジスタが非活性化されて、出力電流が流れない。

発明の効果

[0053] 以上のように、出力電圧の電圧値の変動を高速に変動させることができる。また、分配された電荷を有効に再利用することができ、消費電力を低減することができる。さらに、出力端子において瞬間的な大電流が流れないので、 EMIを低減することができる。

図面の簡単な説明

[図 1]図 1は、この発明の第 1の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 2]図 2は、図 1に示したディスプレイ駆動回路による動作について説明するためのタイミングチャートである。

[図 3]図 3は、図 1に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 4]図 4は、この発明の第 2の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 5]図 5は、図 4に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 6]図 6は、この発明の第 3の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 7]図 7は、この発明の第 4の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 8]図 8は、図 7に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 9]図 9A，図 9B，図 9Cは、図 8に示したクランプ回路の構成例を示す回路図である。

[図 10]図 10は、この発明の第 5の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 11A]図 11Aは、図 10に示した電源供給回路の構成例を示す回路図である。

[図 11B]図 11Bは、図 10に示した電源供給回路の構成例を示す回路図である。

[図 12]図 12は、各スィッチのオン/オフ動作の一例を説明するためのタイミングチヤートである。

[図 13]図 13は、この発明の第 6の実施形態によるディスプレイドライバの構成を示す回路図である。

[図 14]図 14は、図 13に示したディスプレイ駆動回路の構成を示す回路図である。 [図 15]図 15は、図 14に示したディスプレイ駆動回路による動作について説明するためのタイミングチャートである。

[図 16]図 16は、図 14に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 17]図 17は、この発明の第 7の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 18]図 18は、図 17に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 19]図 19は、この発明の第 8の実施形態によるディスプレイ駆動回路の構成を示す回路図である。

[図 20]図 20は、この発明の第 9の実施形態によるディスプレイドライバの構成を示す回路図である。

[図 21]図 21は、図 20に示したディスプレイ駆動回路の構成を示す回路図である。

[図 22]図 22は、各スィッチのオン/オフ動作の一例を説明するためのタイミングチヤートである。

[図 23]図 23は、図 1に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 24]図 24は、図 14に示したディスプレイ駆動回路の変形例を示す回路図である。

[図 25]図 25は、従来のディスプレイ駆動回路による動作について説明するためのタイミングチャートである。

[図 26]図 26は、従来の電荷分配型ディスプレイ駆動回路による動作について説明するためのタイミングチャートである。

符号の説明

(10,20,30,40,50,60,70,80,90) ディスプレイ駆動回路

(101) 入力端子

(102) 差動増幅部

(C103a,C103b) 位相補償容量

(104) 出力端子

(T105a,T105b) 駆動トランジスタ

(SW11) 出力スィッチ

(SW12) 人力スィッチ (SW13a,SW13b) 供給スィッチ

(SW14,SW15a,SW15b,SW21,SW61) 接続スィッチ

(SW22n,SW22p) 接続トランジスタ

(SW31a,SW31b) 遮断スィッチ

(T401a,T401b) 電流制限トランジスタ

(402a,402b) クランプ回路

(501) 電源供給回路

(SW60) 分配スィッチ

発明を実施するための最良の形態

[0056] 以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

[0057] (第 1の実施形態）

<構成 >

図 1は、この発明の第 1の実施形態によるディスプレイ駆動回路の構成を示す。この回路は、入力端子 101と、差動増幅部 102と、位相補償容量 C103a, C103bと、出力端子 104と、駆動トランジスタ T105a, T105bと、出力スィッチ SW11と、入力スィツチ SW12と、供給スィッチ SW13a, SW13bと、接続スィッチ SW14とを備免る。この回路は、ディスプレイパネルの垂直ラインを駆動するものであり、出力モードでは入力端子 101に与えられる入力電圧 Vinに応じて出力電圧 Voutを出力端子 104を介して垂直ラインに供給する。遷移モードになると入力電圧 Vinの電圧値が変動する。

[0058] 入力端子 101は、入力電圧 Vinを受ける。差動増幅部 102は、入力ノード ni l, nl 2と、出力ノード nl 3a, nl 3bとを有する。入力ノード ni lは、入力端子 101に接続される。また、差動増幅部 102は、入力ノード ni l, nl 2の各々に与えられた電圧の差に応じた 2つの電圧を生成し、一方の電圧を出力ノード nl 3aから出力し、他方の電圧を出力ノード nl3bから出力する。

[0059] 位相補償容量 C103aの一方端は出力ノード nl3aに繋がる供給ノード nl4aに接続され、他方端は位相補償容量 C103bに接続される。位相補償容量 C103bの一方端は出力ノード nl 3bに繋がる供給ノード nl4bに接続され、他方端は位相補償容量 C 103aに接続される。位相補償容量 C103aと C103bとの接続ノード（中間ノード） nc は、差動増幅部 102の入力ノード nl 2に接続される。

[0060] 出力端子 104は、ディスプレイパネルの垂直ライン（図示せず）に接続される。駆動トランジスタ T105a， T105bは、電源ノード Vccと接地ノード Vssとの間に直列に接続されて、アイドリング電流（出力電流）を生成するための出力回路を構成している。出カスイッチ SW11は、駆動トランジスタ T105aと T105bとの接続ノード（出力回路の入出力ノード) ntと出力端子 104との間に接続される。

[0061] 入力スィッチ SW12は、中間ノード ncと入力端子 101との間に接続される。供給スイッチ SW13aは、電源ノード Vccと供給ノード nl4aとの間に接続される。供給スイツチ SW13bは、供給ノード nl4bと接地ノード Vssとの間に接続される。接続スィッチ S W14は、中間ノード ncと出力回路のノード ntとの間に接続される。

[0062] また、スィッチ SW11 , SW12, SW13a, SW13b， SW14の各々は、例えば、制御回路（図示せず）からの制御信号 si 1 , sl 2, s l 3a, sl 3b, sl4によってオン/オフが制御される。

[0063] <差動増幅部の内部構成 >

差動増幅部 102は、一対の入力側トランジスタ 11 la, 112aを含む高電圧差動入力回路と、一対の出力側トランジスタ 113a， 114aを含む高電圧カレントミラー回路と、一対の入力側トランジスタ 1 l ib, 112bを含む低電圧差動入力回路と、一対の出力側トランジスタ 113b, 114bを含む低電圧カレントミラー回路と、高電圧カレントミラ一回路と低電圧カレントミラー回路との間に接続される一対の接続回路とを含む。

[0064] 入力側トランジスタ 111a, 112aの各々は、ソースが調整トランジスタ 201 aを介して接地ノード Vssに接続される。入力側トランジスタ 11 laのゲートは入力ノード ni lの電圧（入力端子 101に与えられた入力電圧 Vin)を受け、入力側トランジスタ 112aのゲートは入力ノード nl 2の電圧（中間ノード ncにおける電圧 Vc)を受ける。

[0065] 出力側トランジスタ 113a, 114aの各々は、ゲートが互いに接続され、ソースが電源ノード Vccに接続される。出力側トランジスタ 113a， 114aのドレインには、一対のカスコードトランジスタ 203a， 204aがカスコード接続される。

[0066] また、供給ノード nl4aに繋がる出力ノード nl 3aは、出力側トランジスタ 113aのドレインとカスコードトランジスタ 203aのソースとの間に位置する。

[0067] 入力側トランジスタ 111b, 112bの各々は、ソースが調整トランジスタ 201bを介して電源ノード Vccに接続される。入力側トランジスタ 11 lbのゲートは入力ノード ni lの電圧（入力端子 101に与えられた入力電圧 Vin)を受け、入力側トランジスタ 112bのゲートは入力ノード nl2の電圧（中間ノード ncにおける電圧 Vc)を受ける。

[0068] 出力側トランジスタ 113b, 114bの各々は、ゲートが互いに接続され、ソースが接地ノード Vssに接続される。出力側トランジスタ 113b， 114bのドレインには、一対のカスコードトランジスタ 203b, 204bがカスコード接続される。

[0069] また、供給ノード nl4bに繋がる出力ノード nl 3bは、出力側トランジスタ 113bのドレインとカスコードトランジスタ 203bのソースとの間に位置する。

[0070] カスコードトランジスタ 203aと 203bとの間には、接続トランジスタ 115n， 115p力 S並列に接続される。駆動トランジスタ T105aのゲートへ繋がるノード nl5aは、カスコードトランジスタ 203aのドレインと接続トランジスタ 115ηのドレイン（115pのソース）との間に位置する。駆動トランジスタ Tl 05bのゲートへ繋がるノード nl 5bは、カスコードトラ位置する。一方、カスコードトランジスタ 204aと 204bとの間には、接続トランジスタ 11 6n, 116pが並列に接続される。なお、これらの接続回路は、並列に接続されたトランジスタでなぐ負荷抵抗であっても良い。

[0071] <動作 >

図 2を参照しつつ、図 1に示したディスプレイ駆動回路 10による動作について説明する。なお、図 2には、入力端子 101に入力される入力電圧 Vin, 中間ノード ncにおける容量電圧 Vc, 出力端子 104から供給される出力電圧 Voutの変化の様子が示されている。

[0072] 〔出力モード〕

まず、ディスプレイ駆動回路 10が『出力モード』であるとする。この場合、出カスイツチ SW11,接続スィッチ SW14はオンであり、入力スィッチ SW12,供給スィッチ SW 13a, SW13bはオフである。中間ノード ncには、入力電圧 Vinに応じた電圧値を有する電圧 (容量電圧) Vcが発生しており、出力端子 104からは容量電圧 Vcに応じた電圧値 (つまり、入力電圧 Vinに応じた電圧値）を有する出力電圧 Voutが出力されている。

[0073] 〔遷移モード〕

次に、ディスプレイ駆動回路 10が『遷移モード』になる。この場合、出力スィッチ SW 11 ,接続スィッチ SW14はオフになり、入力スィッチ SW12,供給スィッチ SW13a, S Wl 3bはオンになる。また、入力電圧 Vinの電圧値は新たな電圧値に変動する。

[0074] このとき、供給ノード nl4aが電源ノード Vccに接続されて、位相補償容量 C103aの一方端は電源ノード Vccからの電圧を受ける。また、供給ノード nl4bが接地ノード Vs sに接続されて、位相補償容量 C103bの一方端は接地ノード Vssからの電圧を受ける。さらに、中間ノード ncが入力端子 101に接続されて、位相補償容量 C103a， C1 03bは入力電圧 Vinを受ける。

[0075] 位相補償容量 C103a, C103bの各々は、入力電圧 Vinの電圧値に応じて、電荷を充放電する。この電荷の充放電に応じて、中間ノード ncにおける容量電圧 Vcの電圧値は変動する。ここで、電源ノード Vcc,接地ノード Vssからの電圧は出力ノード nl 3a, nl3bからの電圧よりもインピーダンスが低いので、位相補償容量 C103a, 103b における電荷の充放電速度は、出力モード時よりも高速である。したがって、位相補償容量 C103a, C103bは、入力電圧 Vinに応じた電荷量の電荷を素早く蓄積することができる。これにより、容量電圧 Vcの電圧値を入力電圧 Vinの電圧値に素早く変動させることができ、遷移モード中に位相補償容量 C103a, C103bにおける電荷の充放電を完了させることが可能となる。

[0076] 〔出力モード〕

次に、ディスプレイ駆動回路 10が『遷移モード』から『出力モード』になる。この場合、出力スィッチ SW11 ,接続スィッチ SW14がオンになり、入力スィッチ SW12,供給スィッチ SW13a， SW13b力 S才フになる。

[0077] 中間ノード ncは接続スィッチ SW14,出力回路のノード nt，出力スィッチ SW11を介して出力端子 104に接続される。よって、中間ノードの電圧 Vcが出力回路を介して出力端子 ntに供給される。ここで、容量電圧 Vcの電圧値は入力電圧 Vinの電圧値に達しているので、出力モードになつてから出力電圧 Voutの電圧値が目標値 (入力電圧 Vinの電圧値）に達するまでの時間力従来よりも、短い。なお、出力電圧 Vo utの電圧値の変動速度は、このディスプレイ駆動回路 10の出力インピーダンスとディスプレイ（図示せず）の負荷容量との時定数に依存する。

[0078] このように、遷移モード時において容量電圧 Vcの電圧値を入力電圧 Vinの電圧値へ高速に変動させることにより、出力電圧 Voutの電圧値が目標値に達するまでの時間を短縮することができる。

[0079] <効果 >

以上のように、テール電流を増加したり位相補償容量の容量値を減少させることなく、出力電圧の電圧値を高速に変動させることができる。

[0080] また、遷移モード時において、入力スィッチ SW12がオフであるので、駆動トランジスタ T105aと入力端子 101との間には貫通電流（電流経路: Vcc→ T105a→ nt → SW14→ SWl 2→ 101)が流れず、駆動トランジスタ T105bと入力端子 101との間にも貫通電流（電流経路： 101→ SW12→ SW14→ nt→ T105b→ Vss) が流れなレヽ。

[0081] (第 1の実施形態の変形例）

また、図 3のように、ディスプレイ駆動回路 10が、図 1に示した接続スィッチ SW14に代えて、接続スィッチ SW15a, SWl 5bを備えていても同様の効果を得ることができる。接続スィッチ SW15a, SW15bは、駆動トランジスタ T105aと T105bとの間に直列に接続される。接続スィッチ SW15aと SW15bとの接続ノード nsは、中間ノード nc および出力端子 104に接続される。スィッチ SW15a, SW15bの各々は、例えば、制御回路（図示せず）からの制御信号 sl 5a, sl5bによってオン/オフが制御される。接続スィッチ SW15a， SWl 5bの各々のオン/オフのタイミングは、接続スィッチ SW 14と同様であり、ディスプレイ駆動回路 10による動作も図 2と同様である。このように構成すれば、遷移モード時において出力回路を流れるアイドリング電流（電流経路： Vcc→T105a→SW15a→ns→SW15b→T105b→Vss)を停止することができる。これにより、消費電力を低減することができる。

[0082] なお、図 3に示したディスプレイ駆動回路 10において、接続スィッチ SW15aを電源ノード Vccと駆動トランジスタ T105aとの間に接続し、接続スィッチ SWl 5bを駆動トランジスタ T105bと接地ノード Vssとの間に接続しても同様の効果を得ることができる。さらに、図 3に示したディスプレイ駆動回路 10において、接続スィッチ SW15aをノード nl 5aと駆動トランジスタ T105aのゲートとの間に接続し、接続スィッチ SW15bをノード nl 5bと駆動トランジスタ T105bのゲートとの間に接続しても同様の効果を得ることができる。つまり、遷移モード時において、駆動トランジスタ T105a, T105bの接続状態をソース，ドレイン，ゲートのうち少なくとも 1つが非接続である状態にすれば良レ、。

[0083] (第 2の実施形態）

<構成 >

図 4は、この発明の第 2の実施形態によるディスプレイ駆動回路 20の構成を示す。この回路は、図 1に示した接続スィッチ SW14に代えて、接続スィッチ SW21を備える。接続スィッチ SW21は、カスコードトランジスタ 203aのドレインと接続トランジスタ 11 5nのドレイン（接続トランジスタ 115pのソース）との間に接続される。スィッチ SW21 は、例えば、制御回路（図示せず）からの制御信号 s21によってオン/オフが制御される。接続スィッチ SW21のオン/オフのタイミングは、接続スィッチ SW14と同様である。また、中間ノード ncは、出力回路のノード ntを介して出力端子 104に接続される。その他の構成は、図 1と同様である。

[0084] <動作 >

図 4に示したディスプレイ駆動回路 20による動作は、図 1に示したディスプレイ駆動回路 10と同様である。ここでは、接続スィッチ SW21に関連する動作について説明する。

[0085] 〔出力モード〕

出力モードでは、接続スィッチ SW21はオンになる。カスコードトランジスタ 203aのドレインは、接続トランジスタ 115ηのドレイン（接続トランジスタ 115pのソース）と接続される。つまり、ノード nl 5a力 S、スィッチ SW21 ,接続卜ランジスタ 115n， 115pを介して、ノード nl 5bに接続される。これにより、ノード nl5aとノード nl5bとの間に電流力 S 流れ、出力ノード nl 3a, nl 3b，およびノード nl 5a， nl5bの各々力は入力電圧 Vi nと容量電圧 Vcとの差に応じた電圧が出力される。このとき、駆動トランジスタ T105a , T105bの各々は活性化するので、出力回路（駆動トランジスタ T105aと T105bとの間）にはアイドリング電流が流れる。

[0086] 〔遷移モード〕

遷移モードでは、接続スィッチ SW21はオフになる。このとき、電源ノード Vccからの電圧が供給スィッチ SW13a,供給ノード nl4a，出力ノード nl 3a，カスコードトランジスタ 203a,ノード nl 5aを介して駆動トランジスタ T105aのゲートに供給されるので、駆動トランジスタ T105aは非活性化する。一方、接地ノード Vssからの電圧が供給スイッチ SW13b，供給ノード nl4b，出力ノード nl3b，カスコードトランジスタ 203b，ノード nl 5bを介して駆動トランジスタ T105bのゲートに供給されるので、駆動トランジスタ T105bは非活性化する。したがって、出力回路には、アイドリング電流が流れなレ、。

[0087] また、スィッチ SW21がオフであるので、ノード nl 5aとノード nl5bとの間にはアイドリング電流（電流経路： Vcc→nl 3a→nl 5a→ 115n→nl 5b→nl3b→Vss)が流れない。

[0088] このように、出力モード時には出力回路にアイドリング電流が流れる力遷移モード時にはアイドリング電流が流れないので、アイドリング電流による電力消費を低減すること力 Sできる。

[0089] <効果 >

以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。また、図 3に示したディスプレイ駆動回路 10と比較すると、スィッチの個数を少ないので、回路規模を低減することができる。

[0090] なお、図 4において、接続スィッチ SW21を接続トランジスタ 115ηのソース（接続トランジスタ 115ρのドレイン）とカスコードトランジスタ 203bのドレインとの間に接続しても、同様の効果を得ることができる。

[0091] (第 2の実施形態の変形例）

また、図 5のように、ディスプレイ駆動回路 20が、接続スィッチ SW21に代えて、接続トランジスタ SW22n, SW22pを備えていても同様の効果を得ることができる。接続トランジスタ SW22nは、カスコードトランジスタ 203aのドレインと接続トランジスタ 115 nのドレインとの間に接続される。接続トランジスタ SW22pは、カスコードトランジスタ 2 03aのドレインと接続トランジスタ 115pのソースとの間に接続される。スィッチ SW22n , SW22pの各々は、例えば、制御回路（図示せず）からの制御信号 s22n, s22pによつてオン/オフが制御される。接続トランジスタ SW22n， SW22pの各々のオン Zォフのタイミングは、スィッチ SW21と同様である。このように構成すれば、接続トランジスタ 115η, 115ρの各々のソース一ゲート間電圧を、接続トランジスタ SW22n， SW2 2pが接続されていない場合 (例えば、図 1の場合）と、等しくすることができる。これにより、差動増幅部 102の動作点のずれを抑制することができる。

[0092] (第 3の実施形態）

<構成 >

図 6は、この発明の第 3の実施形態によるディスプレイ駆動回路 30の構成を示す。この回路 30は、図 1に示したディスプレイ駆動回路 10に加えて、遮断スィッチ SW31 a, SW31bを備える。遮断スィッチ SW31aは、出力ノード nl 3aと供給ノード nl4aとの間に接続される。遮断スィッチ SW3 lbは、出力ノード nl3bと供給ノード nl4bとの間に接続される。遮断スィッチ SW31a, SW31bの各々は、例えば、制御回路（図示せず）からの制御信号 s31a, s31bによってオン/オフが制御される。遮断スィッチ S W31a, SW31bの各々のオン/オフのタイミングは、出力スィッチ SW11と同様である。

[0093] <動作 >

図 6に示したディスプレイ駆動回路 30による動作は、図 1に示したディスプレイ駆動回路 10と同様である。ここでは、遮断スィッチ SW31a, SW31bに関連する動作について説明する。

[0094] 〔出力モード〕

出力モードになると、遮断スィッチ SW31a， SW31bはオンになる。また、供給スィツチ SW13a， SW13bはオフになる。供給ノード nl4aは、電源ノード Vccには接続されずに、出力ノード nl3aに接続される。一方、供給ノード nl4bは、接地ノード Vssには接続されずに、出力ノード nl 3bに接続される。これにより、位相補償容量 C103a は出力ノード nl 3aからの電圧を受け、位相補償容量 C103bは出力ノード nl3bからの電圧を受ける。

[0095] 〔遷移モード〕

遷移モードになると、遮断スィッチ SW31a, SW31bはオフになる。また、供給スィツチ SW13a， SW13bはオンになる。供給ノード nl4aは、出力ノード nl 3aには接続されずに、電源ノード Vccに接続される。一方、供給ノード nl4bは、接地ノード Vssには接続されずに、出力ノード nl 3bに接続される。したがって、供給ノード nl4aと出力ノード nl 3aとの間には貫通電流（電流経路： Vcc→nl4a→nl 3a→l l la→201a→ Vdd)が流れない。また、出力ノード nl 3bと供給ノード nl4bとの間には貫通電流（電流経路： Vcc→201b→l l lb→nl 3b→nl4b→Vss)が流れなレヽ。さらに、ノード nl 5aとノード nl 5bとの間には貫通電流（電流経路： Vcc→SW13a→nl4a→nl 3a→2 03a→l 15n→203b→nl 3b→nl4b→SWl 3b→Vss)カ流れなレヽ。

[0096] このように、遷移モード時において、貫通電流を遮断することができる。

[0097] <効果 >

以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。

[0098] なお、遮断スィッチ SW31a, SW31bは、図 3に示したディスプレイ駆動回路にも適用可能である。

[0099] (第 4の実施形態）

<構成 >

図 7は、この発明の第 4の実施形態によるディスプレイ駆動回路 40の構成を示す。この回路 40は、図 1に示したディスプレイ駆動回路 10に加えて、電流制限トランジスタ T401a， T401bを備える。電流制限トランジスタ T401aは、電源ノード Vccと駆動トランジスタ T105aのソースとの間に接続される。電流制限トランジスタ T401bは、駆動トランジスタ T105bのソースと接地ノード Vssとの間に接続される。電流制限トランジスタ T401 a, T401bのゲートに与えられる電圧 BP41， BN41の電圧値を調整することによって、出力回路に流れる出力電流の電流量を調整することができる。

[0100] <効果 >

以上のように、出力電圧の電圧値を高速に変動させることができるとともに、出力電流の電流量を調整することができる。例えば、出力電流の最大値を『IMAX』としディスプレイパネルの負荷容量を『CL』とすると、スルーレートは『IMAX/CL』となる。このように、ディスプレイ駆動回路の立ち上がりの速度または立ち下がりの速度を制御することができ、ディスプレイパネルの特性に応じて駆動能力を調整することができる

[0101] (第 4の実施形態の変形例）

また、図 8のように、ディスプレイ駆動回路 40が、電流制限トランジスタ T401a， T4 01bに代えて、クランプ回路 402a, 402bを備えていても同様の効果を得ることができる。クランプ回路 402aは、駆動トランジスタ T105aのゲートに与えられる電圧 VGP の電圧値を制限する。クランプ回路 402bは、駆動トランジスタ T105bのゲートに与えられる電圧 VGNの電圧値を制限する。このように構成すれば、図 7の場合よりも、デイスプレイ駆動回路の出力インピーダンスを低く保ちつつディスプレイ駆動回路の立ち上がりの速度または立ち下がりの速度を調整することができる。

[0102] 図 9Aのように，図 8に示したクランプ回路 402a, 402bの各々は、直列に接続された複数のダイオード 411によって構成することができる。また、図 9Bのように、クランプ回路 402a, 402bの各々は、直列に接続された複数のダイオード接続型トランジスタ 412a, 412bによって構成しても良レ、。さらに、図 9Cのように，クランプ回路 402a, 4 02bの各々は、所定電圧 BN, BPがゲートに印加されたトランジスタ 413a, 413bによって構成しても構わなレ、。

[0103] なお、図 7に示した電流制限トランジスタ T40 la, T401bおよび図 8に示したクランプ回路 402a, 402bは、図 3,図 4,図 5,図 6に示したディスプレイ駆動回路にも適用可能である。

[0104] (第 5の実施形態）

<構成 >

図 10は、この発明の第 5の実施形態によるディスプレイ駆動回路 50の構成を示す。この回路 50は、図 1に示した供給スィッチ SW13aに繋がる電源ノード Vcc，供給スイッチ SW13bに繋がる接地ノード Vssに代えて、安定電圧 VHを受けるノード naと、安定電圧 VLを受けるノード nbを備える。その他の構成は図 1と同様である。 [0105] 安定電圧 VHの電圧値は、出力モード時（供給スィッチ SW13aがオフになっているとき）の供給ノード nl4aの電圧の電圧値と等しい。安定電圧 VLの電圧値は、出力モード時（供給スィッチ SW13bがオフになっているとき）のノード nl4bの電圧の電圧値と等しレ、。安定電圧 VH, VLの各々は、電源供給回路 501によって生成される。

[0106] <電源供給回路の内部構成 >

図 11Aのように、電源供給回路 501は、電源ノード Vccと接地ノード Vssとの間に接続されたラダー抵抗であっても良レ、。ラダー抵抗のタップ 501aの出力は安定電圧 V Hとして供給される。ラダー抵抗のタップ 501bの出力は安定電圧 VLとして出力される。このように構成すれば、抵抗分圧によって安定電圧 VH， VLを生成することができる。

[0107] また、図 11Bのように、電源供給回路 501は、入力端子 101と、差動増幅部 102と、位相補償容量 C103a， C103bと、駆動トランジスタ T105a, T105bと、ボルテージフォロア回路 511a, 511bとを備える構成でも良レ、。中間ノード ncは、出力回路のノード ntに接続される。供給ノード nl4aは、ボルテージフォロア回路 51 laに接続される。供給ノード nl4bは、ボルテージフォロア回路 51 lbに接続される。入力端子 101には、例えば、電圧値「VCC/2 (VCCは、電源ノード Vccにおける電圧の電圧値）」を有する電圧が与えられる。ボルテージフォロア回路 511aの出力は安定電圧 VHとして供給される。ボルテージフォロア回路 511bの出力は安定電圧 VLとして供給される。このように電源供給回路 501を構成すれば、温度変化や電源電圧の変化に対する電源供給回路の強度が増す。

[0108] <動作 >

図 10に示したディスプレイ駆動回路 50による動作は、図 1に示したディスプレイ駆動回路 10と同様である。ここでは、電源供給回路 501に関連する動作について説明する。

[0109] ここで、供給ノード nl4a, nl4bにおける電圧変動について説明する。出力モード時の供給ノード nl4aにおける電圧の電圧値は、電源ノード Vccの電圧の電圧値よりも少し低レ、。また、出力モード時の供給ノード nl4bにおける電圧の電圧値は、接地ノード Vssの電圧の電圧値よりも少し大きレ、。したがって、遷移モードのときに電源ノード Vccからの電圧が供給ノード nl4aに供給されていると、遷移モードから出力モードになったときに、その電圧値のずれに起因して供給ノード nl4aが充放電される。また、供給ノード nl4bにおいても同様の現象が生じる。

[0110] 本実施形態では、遷移モード時において、供給スィッチ SW13aがオンになり、位相補償容量 C103aの一方端は、安定電圧 VHが供給されたノード naに接続される。これにより、出力モード時における供給ノード nl4aの電圧変動が抑制される。また、供給スィッチ SW13bがオンになり、位相補償容量 C103bの一方端は、安定電圧 VL が供給されたノード nbに接続される。これにより、出力モード時における供給ノード n 14aの電圧変動が抑制される。

[0111] このように、遷移モードから出力モードになったときに生じる位相補償容量 C103a の一方端および C103bの一方端における電圧変動が抑制されるので、ノード nl4a , nl4bの電圧変動に起因する位相補償容量 C103a， C103bにおける電荷の充放電を抑制することができる。

[0112] <効果 >

以上のように、遷移モードから出力モードになったときに生じる中間ノードの電圧 Vc の変動を抑制することができるので、出力電圧の電圧値をさらに高速に変動させることができる。

[0113] なお、電源供給回路 501は、図 3, 4, 5, 6, 7, 8に示したディスプレイ駆動回路にも適用可能である。

[0114] (オン/オフのタイミング）

第 1〜第 5の実施形態において、各スィッチのオン/オフのタイミングは、図 2を用いて説明していたが、図 12のように各スィッチをオン/オフしても構わなレ、。例えば、図 1のディスプレイ駆動回路 10において、出力スィッチ SW11がオフ力もオンになる前に、入力スィッチ SW12,供給スィッチ SW13a, SW13bがオンからオフになる。つまり、出力モードになって中間ノード (位相補償容量 C103aと C103bとの接続ノード） ncが出力端子 104に接続される前に、位相補償容量 C103aの一方端を電源ノード Vcc (またはノード na)力、ら切り離し、位相補償容量 C103bの一方端を接地ノード Vs s (またはノード nb)から切り離し、中間ノード ncから入力端子 101を切り離す。 [0115] これにより、中間ノードの電圧 Vcが出力電圧 Voutとして出力される前に、位相補償容量 C103aの一方端 (供給ノード nl4a), C103bの一方端 (供給ノード nl4b)における電圧変動を抑制することができ、出力電圧の電圧値の変動をさらに高速にすることができる。

[0116] (第 6の実施形態）

<構成 >

図 13は、この発明の第 6の実施形態によるディスプレイドライバの構成を示す。このドライバは、 2n個（nは自然数）のディスプレイ駆動回路 60と、（2n_l)個の分配スィツチ SW60とを備える。このディスプレイドライバは、奇数番目の垂直ラインと偶数番目の垂直ラインとに互いに異なる出力電圧を供給することによって、ディスプレイパネルを駆動する（例えば、ドット反転駆動方式やフレーム反転駆動方式)。

[0117] 2n個のディスプレイ駆動回路 60の各々は、そのディスプレイ駆動回路 60に隣接するディスプレイ駆動回路 60に与えられる入力電圧とは極性が異なる入力電圧を受ける。つまり、奇数番目のディスプレイ駆動回路に与えられる入力電圧 Vin(l), Vin (3 ), ···, Vin(2n-1)の極性力 S『負極性』であるときには、偶数番目のディスプレイ駆動回路 60に与えられる入力電圧 Vin (2), Vin (4), ···, Vin (2n)の極性は『正極十生』である。

[0118] また、 2n個のディスプレイ駆動回路 60の各々は、与えられた入力電圧 Vin (1) , Vi n(2), ···, Vin(2n)に応じて出力電圧 Vout(l), Vout(2), · · · , Vout (2n)を出力する。例えば、奇数番目のディスプレイ駆動回路 60から供給される出力電圧 Vout (2n— 1)の極性力 S『負極性』である場合、偶数番目のディスプレイ駆動回路 60から供給される出力電圧 Vout (2n)は、『正極性』である。

[0119] 2n個の入力電圧 Vin (1), Vin (2), · · ·, Vin(2n)の各々は、所定のタイミングに従って、極性が反転する。例えば、ドット反転駆動方式の場合には、 1水平ライン期間毎に 2n個の入力電圧の極性が反転する。なお、ここでは、入力電圧の極性は、遷移モードになると反転するものとする。

[0120] 分配スィッチ SW60は、互いに隣接する 2つのディスプレイ駆動回路 60の出力端子の間に接続される。分配スィッチ SW60は、出力モードではオフになり、遷移モードではオンになる。つまり、分配スィッチ SW60は、入力電圧 Vin (1) , Vin (2) , · · · , Vin (2n)の各々の極性が反転するときにオンになる。

[0121] 例えば、 1番目のディスプレイ駆動回路 60は、出力モードでは、 2番目のディスプレィ駆動回路 60の出力端子と自己の出力端子とが非接続になる一方、入力電圧 Vin ( 1)に応じて出力電圧 Vout (l)を出力する。また、 1番目のディスプレイ駆動回路 60 は、遷移モードでは、自己の出力端子と 2番目のディスプレイ駆動回路の出力端子とが接続される一方、与えられる入力電圧 Vin (1)の極性が反転する。

[0122] <ディスプレイ駆動回路の構成 >

図 14は、図 13に示したディスプレイ駆動回路 60の構成を示す。なお、ここでは、入力電圧を『Vin 容量電圧を『Vc 出力電圧を『Vout』と示す。この回路 60は、図 1 に示した入力スィッチ SW11に代えて、接続スィッチ SW61を備える。接続スィッチ S W61は、中間ノード ncと出力端子 104との間に接続される。接続スィッチ SW61は、例えば、制御回路（図示せず）からの制御信号 s61によってオン/オフが制御される。接続スィッチ SW61のオン/オフのタイミングは、図 1に示した入力スィッチ SW12 と同様である。

[0123] <動作 >

図 15を参照しつつ、図 14に示したディスプレイ駆動回路 60による動作について説明する。なお、図 15には、（2n—l)番目のディスプレイ駆動回路における入力電圧 Vin (2n- 1) ,容量電圧 Vc (2n— 1) ,および出力電圧 Vout (2n— 1)の変化の様子と、（2n)番目のディスプレイ駆動回路における入力電圧 Vin (2η) ,容量電圧 Vc (2n ) ,および出力電圧 Vout (2n)の変化の様子とが示されている。

[0124] 〔出力モード〕

まず、ディスプレイ駆動回路 60が『出力モード』であるとする。この場合、出カスイツチ SW61,接続スィッチ SW14はオンであり、接続スィッチ SW61,供給スィッチ SW 13a, SW13bはオフである。中間ノード ncには、入力電圧 Vinに応じた電圧値を有する電圧 (容量電圧) Vcが発生しており、出力端子 104からは入力電圧 Vinに応じた電圧値を有する出力電圧 Voutが出力されている。なお、ここで、入力電圧 Vin (2n - 1) ,出力電圧 Vout (2n_ l)は正極性であり、入力電圧 Vin (2n) ,出力電圧 Vou t (2n)は負極性である。

[0125] 〔遷移モード〕

次に、ディスプレイ駆動回路 60が『遷移モード』になる。この場合、ディスプレイドラィバでは分配スィッチ SW60がオンになり、 2n個のディスプレイ駆動回路 60の各々の出力端子は互いに接続されて、各々の出力端子に蓄積された電荷が分配される。

[0126] この電荷分配によって、例えば、（2n_ l)番目のディスプレイ駆動回路の出力端子 104は放電されて、出力電圧 Vout (2n_ l)の電圧値が中間値へ下降する。一方、（ 2n)番目のディスプレイ駆動回路の出力端子 104は充電されて、出力電圧 Vout ( 2n )の電圧値が中間値へ上昇する。このように、各々の出力電圧の電圧値は、中間値になる。

[0127] また、 2n個のディスプレイ駆動回路 60の各々において、出力スィッチ SW11 ,接続スィッチ SW14はオフになり、接続スィッチ SW61 ,供給スィッチ SW13a, SW13bはオンになる。また、入力端子 101には、極性が反転された新たな入力電圧 Vinが与えられる。ここでは、入力電圧 Vin (2n— 1)は負極性になり、入力電圧 Vin (2n)は正極十生になる。

[0128] このとき、供給ノード nl4aが電源ノード Vccに接続されて、位相補償容量 C103aの一方端は電源ノード Vccからの電圧を受ける。また、供給ノード nl4b力 S接地ノード Vs sに接続されて、位相補償容量 C103bの一方端は接地ノード Vssからの電圧を受ける。さらに、中間ノード ncが出力端子 104に接続されて、位相補償容量 C103a, C1 03bは出力端子 104の出力電圧 Vout (中間値）を受ける。

[0129] 位相補償容量 C103a, C103bの各々は、出力電圧 Voutの電圧値に応じて、電荷を充放電する。この電荷の充放電に応じて、中間ノード ncにおける容量電圧 Vcの電圧値は変動する。ここで、電源ノード Vcc，接地ノード Vssからの電圧はインピーダンスが低いので、位相補償容量 C103a， 103bにおける電荷の充放電速度は、出力モード時よりも高速である。したがって、中間ノード ncと出力端子 104との間における電荷の移動を素早くすることができる。つまり、容量電圧 Vcの電圧値を出力電圧 Vout の電圧値（中間値)へ高速に変動させることができる。また、中間ノード ncと出力端子 104とが接続されているので、容量電圧 Vcの電圧値と出力電圧 Voutの電圧値とが等しくなる。

[0130] 〔出力モード〕

次に、ディスプレイ駆動回路 10が『遷移モード』から『出力モード』になる。この場合、出力スィッチ SW11 ,接続スィッチ SW14がオンになり、接続スィッチ SW61,供給スィッチ SW13a， SW13b力 S才フになる。

[0131] 中間ノード ncは、接続スィッチ SW14, 出力回路のノード nt,出力スィッチ SW11を介して、出力端子 104に接続される。ここで、出力端子 104の出力電圧 Voutの電圧値は中間ノード ncの容量電圧 Vcの電圧値と等しいので、出力電圧 Voutと容量電圧 Vcとの電圧差に起因する出力端子 104の充放電は生じない。よって、出力電圧 Vou tの電圧値は、ディスプレイ駆動回路の動作速度に応じて、中間電圧の電圧値から目標値へ変動していく。例えば、出力モードでは、出力電圧 Vout (2n_ l)の電圧値は『中間値』から『目標値 (2n_ l)』へ下降し、出力電圧 Vout (2n)の電圧値は『中間値』から『目標値 (2n)』へ上昇する。

[0132] このように、遷移モード時において、中間ノード ncと出力端子 104とを接続して容量電圧 Vcの電圧値を中間値に高速に変動させることにより、出力電圧 Voutの電圧値が目標値に達するまでの時間を短縮することができる。

[0133] <効果 >

[0134] また、遷移モードから出力モードに切り替わるときに、出力端子における電荷の充放電が生じないので、分配された電荷を有効に再利用することができる。これにより、消費電力を低減することができる。

[0135] さらに、出力端子において瞬間的な大電流が流れないので、 EMIを低減することができる。

[0136] (第 6の実施形態の変形例）

また、図 16のように、ディスプレイ駆動回路 60力図 14に示した接続スィッチ SW6 1に代えて、図 3に示した接続スィッチ SW15a， SW15bを備えていても同様の効果を得ること力できる。 [0137] また、図 14に示したディスプレイ駆動回路 10において、接続スィッチ SW15aを電源ノード Vccと駆動トランジスタ T105aとの間に接続し、接続スィッチ SW15bを駆動トランジスタ T105bと接地ノード Vssとの間に接続しても同様の効果を得ることができる。さらに、図 14に示したディスプレイ駆動回路 10において、接続スィッチ SW15aをノード nl 5aと駆動トランジスタ T105aのゲートとの間に接続し、接続スィッチ SW15b をノード nl5bと駆動トランジスタ T105bのゲートとの間に接続しても同様の効果を得ること力 Sできる。つまり、遷移モード時において、駆動トランジスタ T105a, T105bの接続状態をソース，ドレイン，ゲートのうち少なくとも 1つが非接続である状態にすれば良い。

[0138] (第 7の実施形態）

<構成 >

図 17は、この発明の第 7の実施形態によるディスプレイ駆動回路 70の構成を示す。この回路 70は、図 14に示した出力スィッチ SW11,接続スィッチ SW14, SW61に代えて、図 4に示した接続スィッチ SW21を備える。その他の構成は図 14と同様である。

[0139] <動作 >

図 17に示したディスプレイ駆動回路 70による動作は、図 14に示したディスプレイ駆動回路 60と同様である。また、接続スィッチ SW21に関連する動作も、図 4の場合と同様である。

[0140] 〔出力モード〕

出力モードでは、接続スィッチ SW21はオンになり、駆動トランジスタ T105a, T10 5bの各々は活性化するので、出力回路にはアイドリング電流が流れる。

[0141] 〔遷移モード〕

遷移モードでは、接続スィッチ SW21はオフになり、駆動トランジスタ T105a, T10 5bの各々は非活性化するので、出力回路にはアイドリング電流が流れない。

[0142] <効果 >

以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。また、図 14，図 16に示したディスプレイ駆動回路 10と比較すると、スィッチの個数を少ないので、回路規模を低減することができる。

[0143] (第 7の実施形態の変形例）

また、図 18のように、ディスプレイ駆動回路 70が、接続スィッチ SW21に代えて、図 5に示した接続トランジスタ SW22n， SW22pを備えていても同様の効果を得ることができる。このように構成すれば、図 5の場合と同様に、接続トランジスタ 115n， 115p の各々のソース一ゲート間電圧を、接続トランジスタ SW22n， SW22pが接続されてレ、ない場合 (例えば、図 14の場合）と、等しくすることができる。これにより、差動増幅部 102の動作点のずれを抑制することができる。

[0144] (第 8の実施形態）

<構成 >

図 19は、この発明の第 8の実施形態によるディスプレイ駆動回路 80の構成を示す。この回路 80は、図 16に示したディスプレイ駆動回路 60に加えて、図 6に示したスィツチ SW31a, SW31bを備える。

[0145] <動作 >

図 19に示したディスプレイ駆動回路 80による動作は、図 16に示したディスプレイ駆動回路 60と同様である。また、スィッチ SW31a, SW31bに関連する動作も、図 6の場合と同様である。

[0146] 〔出力モード〕

出力モードになると、スィッチ SW31a, SW31bはオンになる。また、供給スィッチ S W13a, SW13bはオンになる。これにより、位相補償容量 C103aは出力ノード nl 3a 力の電圧を受け、位相補償容量 C103bは出力ノード nl3bからの電圧を受ける。

[0147] 〔遷移モード〕

遷移モードになると、スィッチ SW31a， SW31bはオフになる。また、供給スィッチ S W13a, SW13bはオンになる。これにより、ノード nl4aと出力ノード nl 3aとの間および出力ノード nl 3bとノード nl4bとの間には貫通電流が流れない。

[0148] <効果 >

以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。なお、スィッチ SW31a， SW31bは、図 14に示したデイスプレイ駆動回路にも適用可能である。

[0149] (第 9の実施形態）

<構成 >

図 20は、この発明の第 9の実施形態によるディスプレイドライバの構成を示す。このドライバは、図 13に示した 2n個のディスプレイ駆動回路 60に代えて、 2n個のディスプレイ駆動回路 90を備え、図 10に示した電源供給回路 501をさらに備える。その他の構成は、図 13と同様である。ディスプレイ駆動回路 90の各々は、電源供給回路 50 1からの安定電圧 VH， VLを受ける。

[0150] <ディスプレイ駆動回路の構成 >

図 21は、図 20に示したディスプレイ駆動回路 90の構成を示す。この回路 90は、図 16に示した供給スィッチ SW13aに繋がる電源ノード Vcc，供給スィッチ SW13bに繋力 ¾接地ノード Vssに代えて、図 10に示したノード na， nbを備える。その他の構成は図 16と同様である。

[0151] <動作 >

図 21に示したディスプレイ駆動回路 90による動作は、図 16に示したディスプレイ駆動回路 60と同様である。また、電源供給回路 501に関連する動作も図 10と同様である。

[0152] 遷移モード時において、ノード naからの安定電圧 VHが供給ノード nl4aに供給されることによって、遷移モードから出力モードへ移行したときに供給ノード nl4aにおける電圧変動が抑制される。また、ノード nbからの安定電圧 VLが供給ノード nl4bに供給されることによって、遷移モードから出力モードへ移行したときに供給ノード nl4 bにおける電圧変動が抑制される。これにより、位相補償容量 C103a, C103bにおける電荷の充放電をさらに高速にすることができる。

[0153] <効果 >

以上のように、中間ノードの電圧 Vcの電圧値をさらに高速に変動させることができるので、出力電圧の電圧値をさらに高速に変動させることができる。なお、電源供給回路 501は、図 14，図 17,図 18，図 19に示したディスプレイ駆動回路にも適用可能である。 [0154] (オン/オフのタイミング）

第 6〜第 9の実施形態において、各スィッチのオン/オフのタイミングは、図 15を用いて説明していたが、図 22のように各スィッチをオン/オフしても構わない。例えば、図 14のディスプレイ駆動回路において、分配スィッチ SW60がオン力オフになる前に、接続スィッチ SW61,供給スィッチ SW13a, SW13bがオンからオフになる。つまり、分配スィッチ SW60による電荷再分配が終了する前に、位相補償容量 C103aの一方端を電源ノード Vcc (またはノード na)力切り離し、位相補償容量 C103bの一方端を接地ノード Vssほたはノード nb)から切り離す。これにより、出力モードになつて分配スィッチ SW60がオフになったときに、位相補償容量 C103aの一方端 (供給ノード nl4a)， C103bの一方端（供給ノード nl4b)における電圧が安定しているので、出力電圧の電圧値の変動をさらに高速にすることができる。

[0155] なお、以上の各実施形態の説明では、ディスプレイ駆動回路の差動増幅部 102は、 2入力 2出力であるが、 2入力 1出力の差動増幅部であっても同様の効果を得ることができる。例えば、図 23のように、ディスプレイ駆動回路 10A力入力端子 101と、 2 入力 1出力の差動増幅部 102Aと、 1つの位相補償容量 C103bと、出力端子 104と、駆動トランジスタ T105a, T105bと、出力スィッチ SWl lと、入力スィッチ SW12と、 1つの供給スィッチ SW13bと、接続スィッチ SW14とを備えていても良レ、。また、図 2 4のように、ディスプレイ駆動回路 60Aが、入力端子 101と、 2入力 1出力の差動増幅部 102Aと、 1つの位相補償容量 C103bと、出力端子 104と、駆動トランジスタ T105 a, T105bと、出力スィッチ SWl lと、 1つの供給スィッチ SW13bと、接続スィッチ SW 14, SW61とを備えていても良レ、。なお、図 23,図 24では、いずれの差動増幅部も、 NMOS型トランジスタによって構成されている力 S、 PM〇S型トランジスタで構成することも、当然、可能である。

[0156] 以上の各実施形態において、各スィッチの構成は、 PMOS型トランジスタ， NMOS 型トランジスタ， CMOS型トランスファーゲートのいずれであっても良レ、。また、供給スイッチ SW13aの一方端には電源ノード Vccに代えて定電流源が接続されていても良いし，供給スィッチ SW13bの一方端には接地ノード Vssに代えて定電流源が接続されていても良い。 [0157] また、供給スィッチ SW13a， SW13bに代えて、駆動状態と停止状態とを切替可能な定電流源がノード nl4a, nl4bに接続されていても良い。この場合、これらの定電流源は、出力モードでは停止状態になり、遷移モードでは駆動状態になる。

産業上の利用可能性

[0158] 本発明は、出力電圧の電圧値を高速に変動させることができるので、液晶パネルのディスプレイパネルを駆動するディスプレイ駆動回路等として有用である。

Claims

請求の範囲

[1] 入力電圧が与えられる入力端子と出力電圧をディスプレイパネルの垂直ラインへ出力する出力端子とを有し、且つ、前記入力電圧に応じて前記出力電圧を供給する出力モードと、前記入力電圧の電圧値が変更される遷移モードとを有するディスプレイ駆動回路であって、

前記入力端子に接続された第 1入力ノードと、第 2入力ノードと、第 1出力ノードとを有し、前記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 1電圧を前記第 1出力ノードから出力する差動増幅部と、

前記差動増幅部の第 1出力ノードに接続された第 1供給ノードと前記差動増幅部の第 2入力ノードに接続された中間ノードとの間に接続された第 1容量素子と、入出力ノードと、第 1基準ノードと前記入出力ノードとの間に接続された第 1駆動トランジスタと、前記入出力ノードと第 2基準ノードとの間に接続された第 2駆動トランジスタとを有し、前記第 1および第 2駆動トランジスタによって生成される出力電流を前記入出力ノードを介して前記中間ノードへ供給する出力部と、

前記出力部の入出力ノードと前記出力端子との間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる出力スィッチと、

前記第 1供給ノードと前記差動増幅部からの第 1電圧よりもインピーダンスが低い電圧が与えられる第 3基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第 1供給スィッチと、

前記中間ノードと前記入力端子との間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる入力スィッチと、

前記出力モードでは前記出力部に前記出力電流の供給を実行させ、前記遷移モードでは前記出力部に前記出力電流の供給を停止させる供給切替部とを備えることを特徴とするディスプレイ駆動回路。

[2] 請求項 1において、

前記差動増幅部は、さらに、第 2出力ノードを有し、前記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 2電圧を前記第 2出力ノードから出力し、前記ディスプレイ駆動回路は、さらに、前記差動増幅部の第 2出力ノードに接続された第 2供給ノードと前記中間ノードとの間に接続された第 2容量素子と、

前記第 2供給ノードと前記差動増幅部からの第 2電圧よりもインピーダンスが低い電圧が与えられる第 4基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第 2供給スィッチとを備える

ことを特徴とするディスプレイ駆動回路。

[3] 請求項 2において、

前記供給切替部は、

前記中間ノードと前記出力部の入出力ノードとの間に接続され、且つ、前記出力モードでは当該中間ノードと当該入出力ノードとを接続し、前記遷移モードでは当該中間ノードと当該入出力ノードとを非接続にする接続スィッチを含む

ことを特徴とするディスプレイ駆動回路。

[4] 請求項 2において、

前記第 1基準ノードと前記第 1駆動トランジスタとの間に接続され、且つ、第 1所定電圧をゲートに受ける第 1電流制限トランジスタと、

前記第 2基準ノードと前記第 2駆動トランジスタとの間に接続され、且つ、第 2所定電圧をゲートに受ける第 2電流制限トランジスタとをさらに備える

ことを特徴とするディスプレイ駆動回路。

[5] 請求項 2において、

前記第 1駆動トランジスタのゲート電圧を制限する第 1クランプ回路と、

前記第 2駆動トランジスタのゲート電圧を制限する第 2クランプ回路とをさらに備えることを特徴とするディスプレイ駆動回路。

[6] 請求項 2において、

前記第 1供給スィッチ，第 2供給スィッチ，および前記入力スィッチの各々は、前記遷移モードから前記出力モードになる前に、オンからオフになる

ことを特徴とするディスプレイ駆動回路。

[7] 正極性または負極性を示す入力電圧が与えられる入力端子と第 1出力電圧をディスプレイの垂直ラインに出力する出力端子とを有し、前記第 1出力電圧とは逆極性の第 2出力電圧を前記ディスプレイの別の垂直ラインに出力する別の出力端子と自己の出力端子とが非接続になり且つ前記入力電圧に応じて前記第 1出力電圧を出力する出力モードと、前記自己の出力端子と前記別の出力端子とが接続され且つ前記入力電圧の極性が反転する遷移モードとを有するディスプレイ駆動回路であって、前記入力端子に接続された第 1入力ノードと、第 2入力ノードと、第 1出力ノードとを有し、前記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 1電圧を前記第 1出力ノードから出力する差動増幅部と、

前記差動増幅部の第 1出力ノードに接続された第 1供給ノードと前記差動増幅部の第 2入力ノードに接続された中間ノードとの間に接続された第 1容量素子と、入出力ノードと、第 1基準ノードと前記入出力ノードとの間に接続された第 1駆動トランジスタと、前記入出力ノードと第 2基準ノードとの間に接続された第 2駆動トランジスタとを有し、当該第 1および第 2駆動トランジスタによって生成される出力電流を前記入出力ノードを介して前記中間ノードおよび前記出力端子に供給する出力部と、前記第 1供給ノードと前記差動増幅部からの第 1電圧よりもインピーダンスが低い電圧が与えられる第 3基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第 1供給スィッチと、

請求項 7において、

前記差動増幅部は、さらに、第 2出力ノードを有し、前記第 1および第 2入力ノードの各々に与えられる電圧の差に応じた第 2電圧を前記第 2出力ノードから出力し、前記ディスプレイ駆動回路は、さらに、

前記差動増幅部の第 2出力ノードに接続された第 2供給ノードと前記中間ノードとの間に接続された第 2容量素子と、

前記第 2供給ノードと前記差動増幅部からの第 2電圧よりもインピーダンスが低い電圧が与えられる第 4基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第 2供給スィッチとを備えることを特徴とするディスプレイ駆動回路。

[9] 請求項 8において、

前記供給切替部は、

前記出力部の入出力ノードと前記出力端子との間に接続され、且つ、前記出力モードでは当該入出力ノードと当該出力端子とを接続し、前記遷移モードでは当該入出力ノードと当該出力端子とを非接続にする出力スィッチと、

前記中間ノードと前記出力部の入出力ノードとの間に接続され、且つ、前記出力モードでは当該中間ノードと当該入出力ノードとを接続し、前記遷移モードでは当該中間ノードと当該入出力ノードとを非接続にする第 1接続スィッチと、

前記中間ノードと前記出力端子との間に接続され、且つ、前記出力モードでは当該中間ノードと当該出力端子とを非接続にし、前記遷移モードでは当該中間ノードと当該出力端子とを接続する第 2接続スィッチとを含む

ことを特徴とするディスプレイ駆動回路。

[10] 請求項 8において、

前記第 1および第 2供給スィッチの各々は、前記遷移モードから前記出力モードになる前に、オンからオフになる

ことを特徴とするディスプレイ駆動回路。

[11] 請求項 2または請求項 8において、

前記供給切替部は、

前記第 1駆動トランジスタのドレインと前記入出力ノードとの間に接続され、且つ、前記出力モードでは当該ドレインと当該入出力ノードとを接続し、前記遷移モードでは当該ドレインと当該入出力ノードとを非接続にする第 1接続スィッチと、

前記入出力ノードと前記第 2駆動トランジスタのドレインとの間に接続され、且つ、前記出力モードでは当該入出力ノードと当該ドレインとを接続し、前記遷移モードでは当該入出力ノードと当該ドレインとを非接続にする第 2接続スィッチとを含むことを特徴とするディスプレイ駆動回路。

[12] 請求項 2または請求項 8において、

前記第 1基準ノードには正極性の電圧が与えられ、前記第 2基準ノードには負極性の電圧が与えられ、

前記第 1駆動トランジスタは、前記第 1基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、前記第 1出力ノードの電圧に応じた電圧を受けるゲ一トとを有する PMOS型トランジスタであり、

前記第 2駆動トランジスタは、前記第 2基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、前記第 2出力ノードの電圧に応じた電圧を受けるゲ一トとを有する NMOS型トランジスタであり、

前記差動増幅部は、

各々のソースが前記第 2基準ノードに接続された第 1および第 2入力側トランジスタを含み、前記第 1入力側トランジスタのゲートが前記第 1入力ノードの電圧を受け前記第 2入力側トランジスタのゲートが前記第 2入力ノードの電圧を受ける第 1差動入力回路と、

前記第 1および第 2入力側トランジスタの出力を受け且つ各々のソースが前記第 1 基準ノードに接続されるとともに各々のゲートが互いに接続された第 1および第 2出力側トランジスタを含み、前記第 1出力側トランジスタのドレインは前記第 1出力ノードに接続され、前記第 2出力側トランジスタにおいてゲートとドレインとが接続された第 1 カレントミラー回路と、

各々のソースが前記第 1基準ノードに接続された第 3および第 4入力側トランジスタを含み、前記第 3入力側トランジスタのゲートが前記第 1入力ノードの電圧を受け前記第 4入力側トランジスタのゲートが前記第 2入力ノードの電圧を受ける第 2差動入力回路と、

前記第 1および第 2入力側トランジスタの出力を受け且つ各々のソースが前記第 2 基準ノードに接続されるとともに各々のゲートが互いに接続された第 3および第 4出力側トランジスタを含み、前記第 3出力側トランジスタのドレインは前記第 2出力ノードに接続され、前記第 4出力側トランジスタにおいてゲートとドレインとが接続された第 2 カレントミラー回路とを含み、

前記供給切替部は、

前記第 1出力ノードと前記第 2出力ノードとの間に接続され、且つ、前記出力モードでは当該第 1出力ノードと当該第 2出力ノードとを接続し、前記遷移モードでは当該第 1出力ノードと当該第 2出力ノードとを非接続にする接続スィッチを含む

ことを特徴とするディスプレイ駆動回路。

[13] 請求項 12において、

前記差動増幅部は、さらに、

前記第 1出力ノードと前記第 2出力ノードとの間に並列に接続される第 1の P型トランジスタと第 1の N型トランジスタと、

前記第 2および第 4出力側トランジスタの各々のドレインの間に並列に接続される第 2の P型トランジスタおよび第 2の N型トランジスタとを含み、

前記接続スィッチは、

前記第 1出力ノードと前記第 1の P型トランジスタとの間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる第 3の P型トランジスタと、前記第 1の N型トランジスタと前記第 2出力ノードとの間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる第 3の N型トランジスタとを含む

ことを特徴とするディスプレイ駆動回路。

[14] 請求項 2または請求項 8において、

前記第 1出力ノードと前記第 1供給ノードとの間に接続され、且つ、前記出力モードでは当該第 1出力ノードと当該第 1供給ノードとを接続し、前記遷移モードでは当該第 1出力モードと当該第 1供給ノードとを非接続にする第 1遮断スィッチと、

前記第 2出力ノードと前記第 2供給ノードとの間に接続され、且つ、前記出力モードでは当該第 2出力ノードと当該第 2供給ノードとを接続し、前記遷移モードでは当該第 2出力ノードと当該第 2供給ノードとを非接続にする第 2遮断スィッチとをさらに備える

ことを特徴とするディスプレイ駆動回路。

[15] 請求項 2または請求項 8において、

前記第 3基準ノードには、前記出力モード時における前記第 1供給ノードの電圧に相当する第 1の安定電圧が与えられ、前記第 4基準ノードには、前記出力モード時における前記第 2供給ノードの電圧に相当する第 2の安定電圧が与えられる

ことを特徴とするディスプレイ駆動回路。

[16] 請求項 15において、

前記第 1および第 2の安定電圧を生成し、前記生成した第 1の安定電圧を前記第 3 基準ノードに供給するとともに前記生成した第 2の安定電圧を前記第 4基準ノードに供給する電源供給回路をさらに備える

ことを特徴とするディスプレイ駆動回路。

[17] 請求項 16において、

前記電源供給回路は、前記第 1基準ノードと前記第 2基準ノードとの間に接続されたラダー抵抗を含む

ことを特徴とするディスプレイ駆動回路。

[18] 請求項 16において、

前記電源供給回路は、

所定電圧を受ける第 3入力ノードと、第 4入力ノードと、第 3出力ノードと、第 4出カノ一ドとを有し、前記第 3および第 4入力ノードの各々に与えられる電圧の差に応じた第 3電圧を前記第 3出力ノードから出力するとともに第 4電圧を前記第 4出力ノードから出力する供給用差動増幅部と、

前記第 3出力ノードに接続される第 3供給ノードと前記第 4出力ノードに接続される第 4供給ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが前記第 4入力ノードに接続された第 3および第 4容量素子と、

前記第 1基準ノードと前記第 2基準ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが前記第 3および第 4容量素子の接続ノードに接続された第 3および第 4駆動トランジスタと、

前記第 3供給ノードにおける電圧を受けて前記第 1の安定電圧を出力する第 1ボルテージフォロア回路と、

前記第 4供給ノードにおける電圧を受けて前記第 2の安定電圧を出力する第 2ボルテージフォロア回路とを含むことを特徴とするディスプレイ駆動回路。

[19] 請求項 1 , 2, 7, 8のいずれ力 1つにおいて、

前記供給切替部は、

前記出力モードでは、前記第 1駆動トランジスタの接続状態をソースが前記第 1基準ノードに接続され且つドレインが前記入出力ノードに接続された状態にするとともに、前記第 2駆動トランジスタの接続状態をソースが前記第 2基準ノードに接続されドレインが前記入出力ノードに接続された状態にし、

前記遷移モードでは、前記第 1駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にするとともに、前記第 2駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にすることを特徴とするディスプレイ駆動回路。

[20] 請求項 1 , 2, 7, 8のいずれ力、 1つにおいて、

前記第 1基準ノードに与えられる電圧は、正極性を示し、

前記第 2基準ノードに与えられる電圧は、負極性を示し、

前記第 1駆動トランジスタは、前記第 1基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、ゲートとを有する P型トランジスタであり、

前記第 2駆動トランジスタは、前記第 2基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、ゲートとを有する N型トランジスタであり、

前記供給切替部は、

前記出力モードでは前記第 1駆動トランジスタのゲートに正極性の電圧を与えるとともに前記第 2駆動トランジスタのゲートに負極性の電圧を与え、前記遷移モードでは前記第 1駆動トランジスタのゲートに負極性の電圧を与えるとともに前記第 2駆動トランジスタのゲートに正極性の電圧を与える

ことを特徴とするディスプレイ駆動回路。