JP4927712B2 - ディスプレイ駆動回路 - Google Patents
ディスプレイ駆動回路 Download PDFInfo
- Publication number
- JP4927712B2 JP4927712B2 JP2007510404A JP2007510404A JP4927712B2 JP 4927712 B2 JP4927712 B2 JP 4927712B2 JP 2007510404 A JP2007510404 A JP 2007510404A JP 2007510404 A JP2007510404 A JP 2007510404A JP 4927712 B2 JP4927712 B2 JP 4927712B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- output
- voltage
- input
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007704 transition Effects 0.000 claims description 110
- 239000003990 capacitor Substances 0.000 description 63
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 20
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000007599 discharging Methods 0.000 description 7
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30099—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor being gated by a switching element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30132—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor being gated by a switching element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
遷移モードになると、ディスプレイ駆動回路の出力端子は、ディスプレイの垂直ラインと非接続になる。また、入力電圧Vinの電圧値が変動する。位相補償容量C1,C2は、入力電圧Vinの電圧値の変動に応じて、電荷を充放電する。図25のように、位相補償容量C1,C2の接続ノードにおける電圧Vcは、緩やかに上昇していく。この充放電の速度は、トランジスタM1,M6の各々に流れる電流(テール電流)の電流量に比例し、位相補償容量C1,C2の容量値に反比例する。一方、ディスプレイ駆動回路の出力端子は垂直ラインと非接続なので、垂直ラインに与えられる出力電圧Voutの電圧値は、変化しない。
<構成>
図1は、この発明の第1の実施形態によるディスプレイ駆動回路の構成を示す。この回路は、入力端子101と、差動増幅部102と、位相補償容量C103a,C103bと、出力端子104と、駆動トランジスタT105a,T105bと、出力スイッチSW11と、入力スイッチSW12と、供給スイッチSW13a,SW13bと、接続スイッチSW14とを備える。この回路は、ディスプレイパネルの垂直ラインを駆動するものであり、出力モードでは入力端子101に与えられる入力電圧Vinに応じて出力電圧Voutを出力端子104を介して垂直ラインに供給する。遷移モードになると入力電圧Vinの電圧値が変動する。
差動増幅部102は、一対の入力側トランジスタ111a,112aを含む高電圧差動入力回路と、一対の出力側トランジスタ113a,114aを含む高電圧カレントミラー回路と、一対の入力側トランジスタ111b,112bを含む低電圧差動入力回路と、一対の出力側トランジスタ113b,114bを含む低電圧カレントミラー回路と、高電圧カレントミラー回路と低電圧カレントミラー回路との間に接続される一対の接続回路とを含む。
図2を参照しつつ、図1に示したディスプレイ駆動回路10による動作について説明する。なお、図2には、入力端子101に入力される入力電圧Vin,中間ノードncにおける容量電圧Vc,出力端子104から供給される出力電圧Voutの変化の様子が示されている。
まず、ディスプレイ駆動回路10が『出力モード』であるとする。この場合、出力スイッチSW11,接続スイッチSW14はオンであり、入力スイッチSW12,供給スイッチSW13a,SW13bはオフである。中間ノードncには、入力電圧Vinに応じた電圧値を有する電圧(容量電圧)Vcが発生しており、出力端子104からは容量電圧Vcに応じた電圧値(つまり、入力電圧Vinに応じた電圧値)を有する出力電圧Voutが出力されている。
次に、ディスプレイ駆動回路10が『遷移モード』になる。この場合、出力スイッチSW11,接続スイッチSW14はオフになり、入力スイッチSW12,供給スイッチSW13a,SW13bはオンになる。また、入力電圧Vinの電圧値は新たな電圧値に変動する。
次に、ディスプレイ駆動回路10が『遷移モード』から『出力モード』になる。この場合、出力スイッチSW11,接続スイッチSW14がオンになり、入力スイッチSW12,供給スイッチSW13a,SW13bがオフになる。
以上のように、テール電流を増加したり位相補償容量の容量値を減少させることなく、出力電圧の電圧値を高速に変動させることができる。
また、図3のように、ディスプレイ駆動回路10が、図1に示した接続スイッチSW14に代えて、接続スイッチSW15a,SW15bを備えていても同様の効果を得ることができる。接続スイッチSW15a,SW15bは、駆動トランジスタT105aとT105bとの間に直列に接続される。接続スイッチSW15aとSW15bとの接続ノードnsは、中間ノードncおよび出力端子104に接続される。スイッチSW15a,SW15bの各々は、例えば、制御回路(図示せず)からの制御信号s15a,s15bによってオン/オフが制御される。接続スイッチSW15a,SW15bの各々のオン/オフのタイミングは、接続スイッチSW14と同様であり、ディスプレイ駆動回路10による動作も図2と同様である。このように構成すれば、遷移モード時において出力回路を流れるアイドリング電流(電流経路:Vcc→T105a→SW15a→ns→SW15b→T105b→Vss)を停止することができる。これにより、消費電力を低減することができる。
<構成>
図4は、この発明の第2の実施形態によるディスプレイ駆動回路20の構成を示す。この回路は、図1に示した接続スイッチSW14に代えて、接続スイッチSW21を備える。接続スイッチSW21は、カスコードトランジスタ203aのドレインと接続トランジスタ115nのドレイン(接続トランジスタ115pのソース)との間に接続される。スイッチSW21は、例えば、制御回路(図示せず)からの制御信号s21によってオン/オフが制御される。接続スイッチSW21のオン/オフのタイミングは、接続スイッチSW14と同様である。また、中間ノードncは、出力回路のノードntを介して出力端子104に接続される。その他の構成は、図1と同様である。
図4に示したディスプレイ駆動回路20による動作は、図1に示したディスプレイ駆動回路10と同様である。ここでは、接続スイッチSW21に関連する動作について説明する。
出力モードでは、接続スイッチSW21はオンになる。カスコードトランジスタ203aのドレインは、接続トランジスタ115nのドレイン(接続トランジスタ115pのソース)と接続される。つまり、ノードn15aが、スイッチSW21,接続トランジスタ115n,115pを介して、ノードn15bに接続される。これにより、ノードn15aとノードn15bとの間に電流が流れ、出力ノードn13a,n13b,およびノードn15a,n15bの各々からは入力電圧Vinと容量電圧Vcとの差に応じた電圧が出力される。このとき、駆動トランジスタT105a,T105bの各々は活性化するので、出力回路(駆動トランジスタT105aとT105bとの間)にはアイドリング電流が流れる。
遷移モードでは、接続スイッチSW21はオフになる。このとき、電源ノードVccからの電圧が供給スイッチSW13a,供給ノードn14a,出力ノードn13a,カスコードトランジスタ203a,ノードn15aを介して駆動トランジスタT105aのゲートに供給されるので、駆動トランジスタT105aは非活性化する。一方、接地ノードVssからの電圧が供給スイッチSW13b,供給ノードn14b,出力ノードn13b,カスコードトランジスタ203b,ノードn15bを介して駆動トランジスタT105bのゲートに供給されるので、駆動トランジスタT105bは非活性化する。したがって、出力回路には、アイドリング電流が流れない。
以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。また、図3に示したディスプレイ駆動回路10と比較すると、スイッチの個数を少ないので、回路規模を低減することができる。
また、図5のように、ディスプレイ駆動回路20が、接続スイッチSW21に代えて、接続トランジスタSW22n,SW22pを備えていても同様の効果を得ることができる。接続トランジスタSW22nは、カスコードトランジスタ203aのドレインと接続トランジスタ115nのドレインとの間に接続される。接続トランジスタSW22pは、カスコードトランジスタ203aのドレインと接続トランジスタ115pのソースとの間に接続される。スイッチSW22n,SW22pの各々は、例えば、制御回路(図示せず)からの制御信号s22n,s22pによってオン/オフが制御される。接続トランジスタSW22n,SW22pの各々のオン/オフのタイミングは、スイッチSW21と同様である。このように構成すれば、接続トランジスタ115n,115pの各々のソース−ゲート間電圧を、接続トランジスタSW22n,SW22pが接続されていない場合(例えば、図1の場合)と、等しくすることができる。これにより、差動増幅部102の動作点のずれを抑制することができる。
<構成>
図6は、この発明の第3の実施形態によるディスプレイ駆動回路30の構成を示す。この回路30は、図1に示したディスプレイ駆動回路10に加えて、遮断スイッチSW31a,SW31bを備える。遮断スイッチSW31aは、出力ノードn13aと供給ノードn14aとの間に接続される。遮断スイッチSW31bは、出力ノードn13bと供給ノードn14bとの間に接続される。遮断スイッチSW31a,SW31bの各々は、例えば、制御回路(図示せず)からの制御信号s31a,s31bによってオン/オフが制御される。遮断スイッチSW31a,SW31bの各々のオン/オフのタイミングは、出力スイッチSW11と同様である。
図6に示したディスプレイ駆動回路30による動作は、図1に示したディスプレイ駆動回路10と同様である。ここでは、遮断スイッチSW31a,SW31bに関連する動作について説明する。
出力モードになると、遮断スイッチSW31a,SW31bはオンになる。また、供給スイッチSW13a,SW13bはオフになる。供給ノードn14aは、電源ノードVccには接続されずに、出力ノードn13aに接続される。一方、供給ノードn14bは、接地ノードVssには接続されずに、出力ノードn13bに接続される。これにより、位相補償容量C103aは出力ノードn13aからの電圧を受け、位相補償容量C103bは出力ノードn13bからの電圧を受ける。
遷移モードになると、遮断スイッチSW31a,SW31bはオフになる。また、供給スイッチSW13a,SW13bはオンになる。供給ノードn14aは、出力ノードn13aには接続されずに、電源ノードVccに接続される。一方、供給ノードn14bは、接地ノードVssには接続されずに、出力ノードn13bに接続される。したがって、供給ノードn14aと出力ノードn13aとの間には貫通電流(電流経路:Vcc→n14a→n13a→111a→201a→Vdd)が流れない。また、出力ノードn13bと供給ノードn14bとの間には貫通電流(電流経路:Vcc→201b→111b→n13b→n14b→Vss)が流れない。さらに、ノードn15aとノードn15bとの間には貫通電流(電流経路:Vcc→SW13a→n14a→n13a→203a→115n→203b→n13b→n14b→SW13b→Vss)が流れない。
以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。
<構成>
図7は、この発明の第4の実施形態によるディスプレイ駆動回路40の構成を示す。この回路40は、図1に示したディスプレイ駆動回路10に加えて、電流制限トランジスタT401a,T401bを備える。電流制限トランジスタT401aは、電源ノードVccと駆動トランジスタT105aのソースとの間に接続される。電流制限トランジスタT401bは、駆動トランジスタT105bのソースと接地ノードVssとの間に接続される。電流制限トランジスタT401a,T401bのゲートに与えられる電圧BP41,BN41の電圧値を調整することによって、出力回路に流れる出力電流の電流量を調整することができる。
以上のように、出力電圧の電圧値を高速に変動させることができるとともに、出力電流の電流量を調整することができる。例えば、出力電流の最大値を『IMAX』としディスプレイパネルの負荷容量を『CL』とすると、スルーレートは『IMAX/CL』となる。このように、ディスプレイ駆動回路の立ち上がりの速度または立ち下がりの速度を制御することができ、ディスプレイパネルの特性に応じて駆動能力を調整することができる。
また、図8のように、ディスプレイ駆動回路40が、電流制限トランジスタT401a,T401bに代えて、クランプ回路402a,402bを備えていても同様の効果を得ることができる。クランプ回路402aは、駆動トランジスタT105aのゲートに与えられる電圧VGPの電圧値を制限する。クランプ回路402bは、駆動トランジスタT105bのゲートに与えられる電圧VGNの電圧値を制限する。このように構成すれば、図7の場合よりも、ディスプレイ駆動回路の出力インピーダンスを低く保ちつつディスプレイ駆動回路の立ち上がりの速度または立ち下がりの速度を調整することができる。
<構成>
図10は、この発明の第5の実施形態によるディスプレイ駆動回路50の構成を示す。この回路50は、図1に示した供給スイッチSW13aに繋がる電源ノードVcc,供給スイッチSW13bに繋がる接地ノードVssに代えて、安定電圧VHを受けるノードnaと、安定電圧VLを受けるノードnbを備える。その他の構成は図1と同様である。
図11Aのように、電源供給回路501は、電源ノードVccと接地ノードVssとの間に接続されたラダー抵抗であっても良い。ラダー抵抗のタップ501aの出力は安定電圧VHとして供給される。ラダー抵抗のタップ501bの出力は安定電圧VLとして出力される。このように構成すれば、抵抗分圧によって安定電圧VH,VLを生成することができる。
図10に示したディスプレイ駆動回路50による動作は、図1に示したディスプレイ駆動回路10と同様である。ここでは、電源供給回路501に関連する動作について説明する。
以上のように、遷移モードから出力モードになったときに生じる中間ノードの電圧Vcの変動を抑制することができるので、出力電圧の電圧値をさらに高速に変動させることができる。
第1〜第5の実施形態において、各スイッチのオン/オフのタイミングは、図2を用いて説明していたが、図12のように各スイッチをオン/オフしても構わない。例えば、図1のディスプレイ駆動回路10において、出力スイッチSW11がオフからオンになる前に、入力スイッチSW12,供給スイッチSW13a,SW13bがオンからオフになる。つまり、出力モードになって中間ノード(位相補償容量C103aとC103bとの接続ノード)ncが出力端子104に接続される前に、位相補償容量C103aの一方端を電源ノードVcc(またはノードna)から切り離し、位相補償容量C103bの一方端を接地ノードVss(またはノードnb)から切り離し、中間ノードncから入力端子101を切り離す。
<構成>
図13は、この発明の第6の実施形態によるディスプレイドライバの構成を示す。このドライバは、2n個(nは自然数)のディスプレイ駆動回路60と、(2n−1)個の分配スイッチSW60とを備える。このディスプレイドライバは、奇数番目の垂直ラインと偶数番目の垂直ラインとに互いに異なる出力電圧を供給することによって、ディスプレイパネルを駆動する(例えば、ドット反転駆動方式やフレーム反転駆動方式)。
図14は、図13に示したディスプレイ駆動回路60の構成を示す。なお、ここでは、入力電圧を『Vin』,容量電圧を『Vc』,出力電圧を『Vout』と示す。この回路60は、図1に示した入力スイッチSW11に代えて、接続スイッチSW61を備える。接続スイッチSW61は、中間ノードncと出力端子104との間に接続される。接続スイッチSW61は、例えば、制御回路(図示せず)からの制御信号s61によってオン/オフが制御される。接続スイッチSW61のオン/オフのタイミングは、図1に示した入力スイッチSW12と同様である。
図15を参照しつつ、図14に示したディスプレイ駆動回路60による動作について説明する。なお、図15には、(2n−1)番目のディスプレイ駆動回路における入力電圧Vin(2n−1),容量電圧Vc(2n−1),および出力電圧Vout(2n−1)の変化の様子と、(2n)番目のディスプレイ駆動回路における入力電圧Vin(2n),容量電圧Vc(2n),および出力電圧Vout(2n)の変化の様子とが示されている。
まず、ディスプレイ駆動回路60が『出力モード』であるとする。この場合、出力スイッチSW61,接続スイッチSW14はオンであり、接続スイッチSW61,供給スイッチSW13a,SW13bはオフである。中間ノードncには、入力電圧Vinに応じた電圧値を有する電圧(容量電圧)Vcが発生しており、出力端子104からは入力電圧Vinに応じた電圧値を有する出力電圧Voutが出力されている。なお、ここで、入力電圧Vin(2n−1),出力電圧Vout(2n−1)は正極性であり、入力電圧Vin(2n),出力電圧Vout(2n)は負極性である。
次に、ディスプレイ駆動回路60が『遷移モード』になる。この場合、ディスプレイドライバでは分配スイッチSW60がオンになり、2n個のディスプレイ駆動回路60の各々の出力端子は互いに接続されて、各々の出力端子に蓄積された電荷が分配される。
次に、ディスプレイ駆動回路10が『遷移モード』から『出力モード』になる。この場合、出力スイッチSW11,接続スイッチSW14がオンになり、接続スイッチSW61,供給スイッチSW13a,SW13bがオフになる。
以上のように、テール電流を増加したり位相補償容量の容量値を減少させることなく、出力電圧の電圧値を高速に変動させることができる。
また、図16のように、ディスプレイ駆動回路60が、図14に示した接続スイッチSW61に代えて、図3に示した接続スイッチSW15a,SW15bを備えていても同様の効果を得ることができる。
<構成>
図17は、この発明の第7の実施形態によるディスプレイ駆動回路70の構成を示す。この回路70は、図14に示した出力スイッチSW11,接続スイッチSW14,SW61に代えて、図4に示した接続スイッチSW21を備える。その他の構成は図14と同様である。
図17に示したディスプレイ駆動回路70による動作は、図14に示したディスプレイ駆動回路60と同様である。また、接続スイッチSW21に関連する動作も、図4の場合と同様である。
出力モードでは、接続スイッチSW21はオンになり、駆動トランジスタT105a,T105bの各々は活性化するので、出力回路にはアイドリング電流が流れる。
遷移モードでは、接続スイッチSW21はオフになり、駆動トランジスタT105a,T105bの各々は非活性化するので、出力回路にはアイドリング電流が流れない。
以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。また、図14,図16に示したディスプレイ駆動回路10と比較すると、スイッチの個数を少ないので、回路規模を低減することができる。
また、図18のように、ディスプレイ駆動回路70が、接続スイッチSW21に代えて、図5に示した接続トランジスタSW22n,SW22pを備えていても同様の効果を得ることができる。このように構成すれば、図5の場合と同様に、接続トランジスタ115n,115pの各々のソース−ゲート間電圧を、接続トランジスタSW22n,SW22pが接続されていない場合(例えば、図14の場合)と、等しくすることができる。これにより、差動増幅部102の動作点のずれを抑制することができる。
<構成>
図19は、この発明の第8の実施形態によるディスプレイ駆動回路80の構成を示す。この回路80は、図16に示したディスプレイ駆動回路60に加えて、図6に示したスイッチSW31a,SW31bを備える。
図19に示したディスプレイ駆動回路80による動作は、図16に示したディスプレイ駆動回路60と同様である。また、スイッチSW31a,SW31bに関連する動作も、図6の場合と同様である。
出力モードになると、スイッチSW31a,SW31bはオンになる。また、供給スイッチSW13a,SW13bはオンになる。これにより、位相補償容量C103aは出力ノードn13aからの電圧を受け、位相補償容量C103bは出力ノードn13bからの電圧を受ける。
遷移モードになると、スイッチSW31a,SW31bはオフになる。また、供給スイッチSW13a,SW13bはオンになる。これにより、ノードn14aと出力ノードn13aとの間および出力ノードn13bとノードn14bとの間には貫通電流が流れない。
以上のように、出力電圧の電圧値を高速に変動させることができるとともに、電力消費を低減することができる。なお、スイッチSW31a,SW31bは、図14に示したディスプレイ駆動回路にも適用可能である。
<構成>
図20は、この発明の第9の実施形態によるディスプレイドライバの構成を示す。このドライバは、図13に示した2n個のディスプレイ駆動回路60に代えて、2n個のディスプレイ駆動回路90を備え、図10に示した電源供給回路501をさらに備える。その他の構成は、図13と同様である。ディスプレイ駆動回路90の各々は、電源供給回路501からの安定電圧VH,VLを受ける。
図21は、図20に示したディスプレイ駆動回路90の構成を示す。この回路90は、図16に示した供給スイッチSW13aに繋がる電源ノードVcc,供給スイッチSW13bに繋がる接地ノードVssに代えて、図10に示したノードna,nbを備える。その他の構成は図16と同様である。
図21に示したディスプレイ駆動回路90による動作は、図16に示したディスプレイ駆動回路60と同様である。また、電源供給回路501に関連する動作も図10と同様である。
以上のように、中間ノードの電圧Vcの電圧値をさらに高速に変動させることができるので、出力電圧の電圧値をさらに高速に変動させることができる。なお、電源供給回路501は、図14,図17,図18,図19に示したディスプレイ駆動回路にも適用可能である。
第6〜第9の実施形態において、各スイッチのオン/オフのタイミングは、図15を用いて説明していたが、図22のように各スイッチをオン/オフしても構わない。例えば、図14のディスプレイ駆動回路において、分配スイッチSW60がオンからオフになる前に、接続スイッチSW61,供給スイッチSW13a,SW13bがオンからオフになる。つまり、分配スイッチSW60による電荷再分配が終了する前に、位相補償容量C103aの一方端を電源ノードVcc(またはノードna)から切り離し、位相補償容量C103bの一方端を接地ノードVss(またはノードnb)から切り離す。これにより、出力モードになって分配スイッチSW60がオフになったときに、位相補償容量C103aの一方端(供給ノードn14a),C103bの一方端(供給ノードn14b)における電圧が安定しているので、出力電圧の電圧値の変動をさらに高速にすることができる。
(101) 入力端子
(102) 差動増幅部
(C103a,C103b) 位相補償容量
(104) 出力端子
(T105a,T105b) 駆動トランジスタ
(SW11) 出力スイッチ
(SW12) 入力スイッチ
(SW13a,SW13b) 供給スイッチ
(SW14,SW15a,SW15b,SW21,SW61) 接続スイッチ
(SW22n,SW22p) 接続トランジスタ
(SW31a,SW31b) 遮断スイッチ
(T401a,T401b) 電流制限トランジスタ
(402a,402b) クランプ回路
(501) 電源供給回路
(SW60) 分配スイッチ
Claims (20)
- 入力電圧が与えられる入力端子と出力電圧をディスプレイパネルの垂直ラインへ出力する出力端子とを有し、且つ、前記入力電圧に応じて前記出力電圧を供給する出力モードと、前記入力電圧の電圧値が変更される遷移モードとを有するディスプレイ駆動回路であって、
前記入力端子に接続された第1入力ノードと、第2入力ノードと、第1出力ノードとを有し、前記第1および第2入力ノードの各々に与えられる電圧の差に応じた第1電圧を前記第1出力ノードから出力する差動増幅部と、
前記差動増幅部の第1出力ノードに接続された第1供給ノードと前記差動増幅部の第2入力ノードに接続された中間ノードとの間に接続された第1容量素子と、
入出力ノードと、第1基準ノードと前記入出力ノードとの間に接続された第1駆動トランジスタと、前記入出力ノードと第2基準ノードとの間に接続された第2駆動トランジスタとを有し、前記第1および第2駆動トランジスタによって生成される出力電流を前記入出力ノードを介して前記中間ノードへ供給する出力部と、
前記出力部の入出力ノードと前記出力端子との間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる出力スイッチと、
前記第1供給ノードと前記差動増幅部からの第1電圧よりもインピーダンスが低い電圧が与えられる第3基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第1供給スイッチと、
前記中間ノードと前記入力端子との間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる入力スイッチと、
前記出力モードでは前記出力部に前記出力電流の供給を実行させ、前記遷移モードでは前記出力部に前記出力電流の供給を停止させる供給切替部とを備える
ことを特徴とするディスプレイ駆動回路。 - 請求項1において、
前記差動増幅部は、さらに、第2出力ノードを有し、前記第1および第2入力ノードの各々に与えられる電圧の差に応じた第2電圧を前記第2出力ノードから出力し、
前記ディスプレイ駆動回路は、さらに、
前記差動増幅部の第2出力ノードに接続された第2供給ノードと前記中間ノードとの間に接続された第2容量素子と、
前記第2供給ノードと前記差動増幅部からの第2電圧よりもインピーダンスが低い電圧が与えられる第4基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第2供給スイッチとを備える
ことを特徴とするディスプレイ駆動回路。 - 請求項2において、
前記供給切替部は、
前記中間ノードと前記出力部の入出力ノードとの間に接続され、且つ、前記出力モードでは当該中間ノードと当該入出力ノードとを接続し、前記遷移モードでは当該中間ノードと当該入出力ノードとを非接続にする接続スイッチを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項2において、
前記第1基準ノードと前記第1駆動トランジスタとの間に接続され、且つ、第1所定電圧をゲートに受ける第1電流制限トランジスタと、
前記第2基準ノードと前記第2駆動トランジスタとの間に接続され、且つ、第2所定電圧をゲートに受ける第2電流制限トランジスタとをさらに備える
ことを特徴とするディスプレイ駆動回路。 - 請求項2において、
前記第1駆動トランジスタのゲート電圧を制限する第1クランプ回路と、
前記第2駆動トランジスタのゲート電圧を制限する第2クランプ回路とをさらに備える
ことを特徴とするディスプレイ駆動回路。 - 請求項2において、
前記第1供給スイッチ,第2供給スイッチ,および前記入力スイッチの各々は、前記遷移モードから前記出力モードになる前に、オンからオフになる
ことを特徴とするディスプレイ駆動回路。 - 正極性または負極性を示す入力電圧が与えられる入力端子と第1出力電圧をディスプレイの垂直ラインに出力する出力端子とを有し、前記第1出力電圧とは逆極性の第2出力電圧を前記ディスプレイの別の垂直ラインに出力する別の出力端子と自己の出力端子とが非接続になり且つ前記入力電圧に応じて前記第1出力電圧を出力する出力モードと、前記自己の出力端子と前記別の出力端子とが接続され且つ前記入力電圧の極性が反転する遷移モードとを有するディスプレイ駆動回路であって、
前記入力端子に接続された第1入力ノードと、第2入力ノードと、第1出力ノードとを有し、前記第1および第2入力ノードの各々に与えられる電圧の差に応じた第1電圧を前記第1出力ノードから出力する差動増幅部と、
前記差動増幅部の第1出力ノードに接続された第1供給ノードと前記差動増幅部の第2入力ノードに接続された中間ノードとの間に接続された第1容量素子と、
入出力ノードと、第1基準ノードと前記入出力ノードとの間に接続された第1駆動トランジスタと、前記入出力ノードと第2基準ノードとの間に接続された第2駆動トランジスタとを有し、当該第1および第2駆動トランジスタによって生成される出力電流を前記入出力ノードを介して前記中間ノードおよび前記出力端子に供給する出力部と、
前記第1供給ノードと前記差動増幅部からの第1電圧よりもインピーダンスが低い電圧が与えられる第3基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第1供給スイッチと、
前記出力モードでは前記出力部に前記出力電流の供給を実行させ、前記遷移モードでは前記出力部に前記出力電流の供給を停止させる供給切替部とを備える
ことを特徴とするディスプレイ駆動回路。 - 請求項7において、
前記差動増幅部は、さらに、第2出力ノードを有し、前記第1および第2入力ノードの各々に与えられる電圧の差に応じた第2電圧を前記第2出力ノードから出力し、
前記ディスプレイ駆動回路は、さらに、
前記差動増幅部の第2出力ノードに接続された第2供給ノードと前記中間ノードとの間に接続された第2容量素子と、
前記第2供給ノードと前記差動増幅部からの第2電圧よりもインピーダンスが低い電圧が与えられる第4基準ノードとの間に接続され、且つ、前記出力モードではオフになり、前記遷移モードではオンになる第2供給スイッチとを備える
ことを特徴とするディスプレイ駆動回路。 - 請求項8において、
前記供給切替部は、
前記出力部の入出力ノードと前記出力端子との間に接続され、且つ、前記出力モードでは当該入出力ノードと当該出力端子とを接続し、前記遷移モードでは当該入出力ノードと当該出力端子とを非接続にする出力スイッチと、
前記中間ノードと前記出力部の入出力ノードとの間に接続され、且つ、前記出力モードでは当該中間ノードと当該入出力ノードとを接続し、前記遷移モードでは当該中間ノードと当該入出力ノードとを非接続にする第1接続スイッチと、
前記中間ノードと前記出力端子との間に接続され、且つ、前記出力モードでは当該中間ノードと当該出力端子とを非接続にし、前記遷移モードでは当該中間ノードと当該出力端子とを接続する第2接続スイッチとを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項8において、
前記第1および第2供給スイッチの各々は、前記遷移モードから前記出力モードになる前に、オンからオフになる
ことを特徴とするディスプレイ駆動回路。 - 請求項2または請求項8において、
前記供給切替部は、
前記第1駆動トランジスタのドレインと前記入出力ノードとの間に接続され、且つ、前記出力モードでは当該ドレインと当該入出力ノードとを接続し、前記遷移モードでは当該ドレインと当該入出力ノードとを非接続にする第1接続スイッチと、
前記入出力ノードと前記第2駆動トランジスタのドレインとの間に接続され、且つ、前記出力モードでは当該入出力ノードと当該ドレインとを接続し、前記遷移モードでは当該入出力ノードと当該ドレインとを非接続にする第2接続スイッチとを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項2または請求項8において、
前記第1基準ノードには正極性の電圧が与えられ、前記第2基準ノードには負極性の電圧が与えられ、
前記第1駆動トランジスタは、前記第1基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、前記第1出力ノードの電圧に応じた電圧を受けるゲートとを有するPMOS型トランジスタであり、
前記第2駆動トランジスタは、前記第2基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、前記第2出力ノードの電圧に応じた電圧を受けるゲートとを有するNMOS型トランジスタであり、
前記差動増幅部は、
各々のソースが前記第2基準ノードに接続された第1および第2入力側トランジスタを含み、前記第1入力側トランジスタのゲートが前記第1入力ノードの電圧を受け前記第2入力側トランジスタのゲートが前記第2入力ノードの電圧を受ける第1差動入力回路と、
前記第1および第2入力側トランジスタの出力を受け且つ各々のソースが前記第1基準ノードに接続されるとともに各々のゲートが互いに接続された第1および第2出力側トランジスタを含み、前記第1出力側トランジスタのドレインは前記第1出力ノードに接続され、前記第2出力側トランジスタにおいてゲートとドレインとが接続された第1カレントミラー回路と、
各々のソースが前記第1基準ノードに接続された第3および第4入力側トランジスタを含み、前記第3入力側トランジスタのゲートが前記第1入力ノードの電圧を受け前記第4入力側トランジスタのゲートが前記第2入力ノードの電圧を受ける第2差動入力回路と、
前記第3および第4入力側トランジスタの出力を受け且つ各々のソースが前記第2基準ノードに接続されるとともに各々のゲートが互いに接続された第3および第4出力側トランジスタを含み、前記第3出力側トランジスタのドレインは前記第2出力ノードに接続され、前記第4出力側トランジスタにおいてゲートとドレインとが接続された第2カレントミラー回路とを含み、
前記供給切替部は、
前記第1出力ノードと前記第2出力ノードとの間に接続され、且つ、前記出力モードでは当該第1出力ノードと当該第2出力ノードとを接続し、前記遷移モードでは当該第1出力ノードと当該第2出力ノードとを非接続にする接続スイッチを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項12において、
前記差動増幅部は、さらに、
前記第1出力ノードと前記第2出力ノードとの間に並列に接続される第1のP型トランジスタと第1のN型トランジスタと、
前記第2および第4出力側トランジスタの各々のドレインの間に並列に接続される第2のP型トランジスタおよび第2のN型トランジスタとを含み、
前記接続スイッチは、
前記第1出力ノードと前記第1のP型トランジスタとの間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる第3のP型トランジスタと、
前記第1のN型トランジスタと前記第2出力ノードとの間に接続され、且つ、前記出力モードではオンになり、前記遷移モードではオフになる第3のN型トランジスタとを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項2または請求項8において、
前記第1出力ノードと前記第1供給ノードとの間に接続され、且つ、前記出力モードでは当該第1出力ノードと当該第1供給ノードとを接続し、前記遷移モードでは当該第1出力モードと当該第1供給ノードとを非接続にする第1遮断スイッチと、
前記第2出力ノードと前記第2供給ノードとの間に接続され、且つ、前記出力モードでは当該第2出力ノードと当該第2供給ノードとを接続し、前記遷移モードでは当該第2出力ノードと当該第2供給ノードとを非接続にする第2遮断スイッチとをさらに備える
ことを特徴とするディスプレイ駆動回路。 - 請求項2または請求項8において、
前記第3基準ノードには、前記出力モード時における前記第1供給ノードの電圧に相当する第1の安定電圧が与えられ、
前記第4基準ノードには、前記出力モード時における前記第2供給ノードの電圧に相当する第2の安定電圧が与えられる
ことを特徴とするディスプレイ駆動回路。 - 請求項15において、
前記第1および第2の安定電圧を生成し、前記生成した第1の安定電圧を前記第3基準ノードに供給するとともに前記生成した第2の安定電圧を前記第4基準ノードに供給する電源供給回路をさらに備える
ことを特徴とするディスプレイ駆動回路。 - 請求項16において、
前記電源供給回路は、前記第1基準ノードと前記第2基準ノードとの間に接続されたラダー抵抗を含む
ことを特徴とするディスプレイ駆動回路。 - 請求項16において、
前記電源供給回路は、
所定電圧を受ける第3入力ノードと、第4入力ノードと、第3出力ノードと、第4出力ノードとを有し、前記第3および第4入力ノードの各々に与えられる電圧の差に応じた第3電圧を前記第3出力ノードから出力するとともに第4電圧を前記第4出力ノードから出力する供給用差動増幅部と、
前記第3出力ノードに接続される第3供給ノードと前記第4出力ノードに接続される第4供給ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが前記第4入力ノードに接続された第3および第4容量素子と、
前記第1基準ノードと前記第2基準ノードとの間に直列に接続され、且つ、各々を接続する接続ノードが前記第3および第4容量素子の接続ノードに接続された第3および第4駆動トランジスタと、
前記第3供給ノードにおける電圧を受けて前記第1の安定電圧を出力する第1ボルテージフォロア回路と、
前記第4供給ノードにおける電圧を受けて前記第2の安定電圧を出力する第2ボルテージフォロア回路とを含む
ことを特徴とするディスプレイ駆動回路。 - 請求項1,2,7,8のいずれか1つにおいて、
前記供給切替部は、
前記出力モードでは、前記第1駆動トランジスタの接続状態をソースが前記第1基準ノードに接続され且つドレインが前記入出力ノードに接続された状態にするとともに、前記第2駆動トランジスタの接続状態をソースが前記第2基準ノードに接続されドレインが前記入出力ノードに接続された状態にし、
前記遷移モードでは、前記第1駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にするとともに、前記第2駆動トランジスタの接続状態をソースおよびドレインのうち少なくとも一方が非接続である状態にする
ことを特徴とするディスプレイ駆動回路。 - 請求項1,2,7,8のいずれか1つにおいて、
前記第1基準ノードに与えられる電圧は、正極性を示し、
前記第2基準ノードに与えられる電圧は、負極性を示し、
前記第1駆動トランジスタは、前記第1基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、ゲートとを有するP型トランジスタであり、
前記第2駆動トランジスタは、前記第2基準ノードに接続されたソースと、前記入出力ノードに接続されたドレインと、ゲートとを有するN型トランジスタであり、
前記供給切替部は、
前記出力モードでは前記第1駆動トランジスタのゲートに負極性の電圧を与えるとともに前記第2駆動トランジスタのゲートに正極性の電圧を与え、前記遷移モードでは前記第1駆動トランジスタのゲートに正極性の電圧を与えるとともに前記第2駆動トランジスタのゲートに負極性の電圧を与える
ことを特徴とするディスプレイ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007510404A JP4927712B2 (ja) | 2005-03-29 | 2006-03-20 | ディスプレイ駆動回路 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094251 | 2005-03-29 | ||
JP2005094251 | 2005-03-29 | ||
JP2005336563 | 2005-11-22 | ||
JP2005336563 | 2005-11-22 | ||
JP2007510404A JP4927712B2 (ja) | 2005-03-29 | 2006-03-20 | ディスプレイ駆動回路 |
PCT/JP2006/305576 WO2006103977A1 (ja) | 2005-03-29 | 2006-03-20 | ディスプレイ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006103977A1 JPWO2006103977A1 (ja) | 2008-09-04 |
JP4927712B2 true JP4927712B2 (ja) | 2012-05-09 |
Family
ID=37053238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510404A Expired - Fee Related JP4927712B2 (ja) | 2005-03-29 | 2006-03-20 | ディスプレイ駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7928953B2 (ja) |
JP (1) | JP4927712B2 (ja) |
WO (1) | WO2006103977A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4941045B2 (ja) * | 2007-03-28 | 2012-05-30 | 富士電機株式会社 | カレントミラー回路 |
JP2010021911A (ja) * | 2008-07-14 | 2010-01-28 | Nec Electronics Corp | 演算増幅器 |
JP5532301B2 (ja) * | 2009-12-25 | 2014-06-25 | ソニー株式会社 | 駆動回路および表示装置 |
JP5457220B2 (ja) * | 2010-02-18 | 2014-04-02 | ルネサスエレクトロニクス株式会社 | 出力回路及びデータドライバ及び表示装置 |
JP6376874B2 (ja) * | 2014-01-21 | 2018-08-22 | エイブリック株式会社 | 増幅回路 |
US10263579B2 (en) * | 2016-10-28 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | Differential amplifier |
IT201700021392A1 (it) | 2017-02-24 | 2018-08-24 | St Microelectronics Srl | Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti |
US10730073B2 (en) | 2017-02-24 | 2020-08-04 | Stmicroelectronics S.R.L. | Electronic circuit, corresponding ultrasound apparatus and method |
IT201700021364A1 (it) * | 2017-02-24 | 2018-08-24 | St Microelectronics Srl | Amplificatore operazionale, circuito, apparecchiatura e procedimento corrispondenti |
CN111934664B (zh) | 2017-12-12 | 2023-10-03 | 罗姆股份有限公司 | 栅极驱动电路 |
US11011970B2 (en) * | 2017-12-12 | 2021-05-18 | Rohm Co., Ltd. | Gate drive circuit |
US10622994B2 (en) * | 2018-06-07 | 2020-04-14 | Vishay-Siliconix, LLC | Devices and methods for driving a semiconductor switching device |
US10608630B1 (en) * | 2018-06-26 | 2020-03-31 | Xilinx, Inc. | Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches |
JP7316034B2 (ja) * | 2018-11-14 | 2023-07-27 | ローム株式会社 | ドライバ回路 |
US11258250B2 (en) | 2018-12-04 | 2022-02-22 | Synaptics Incorporated | Over current protection with improved stability systems and methods |
CN111081183B (zh) * | 2019-12-19 | 2023-07-25 | 武汉华星光电技术有限公司 | Goa器件及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11305744A (ja) * | 1998-04-13 | 1999-11-05 | Samsung Electronics Co Ltd | オフセット除去機能を有する薄膜トランジスタ液晶表示装置ソースドライバ |
JP2000165161A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
JP2001156559A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 高スルーレート差動増幅回路 |
JP2006094534A (ja) * | 2004-09-24 | 2006-04-06 | Samsung Electronics Co Ltd | スルーレートの改善のための差動増幅器回路及び方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2977047B2 (ja) | 1995-06-09 | 1999-11-10 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示パネル駆動装置 |
JP3586998B2 (ja) | 1996-10-31 | 2004-11-10 | ソニー株式会社 | 液晶ディスプレイの駆動装置 |
JP3063670B2 (ja) | 1997-04-25 | 2000-07-12 | 日本電気株式会社 | マトリクス表示装置 |
JP3228411B2 (ja) | 1998-03-16 | 2001-11-12 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
JP2000039870A (ja) | 1998-07-23 | 2000-02-08 | Sony Corp | 液晶表示装置 |
JP2000221932A (ja) | 1999-02-02 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその駆動方法 |
JP3478989B2 (ja) | 1999-04-05 | 2003-12-15 | Necエレクトロニクス株式会社 | 出力回路 |
JP2002014658A (ja) | 2000-06-29 | 2002-01-18 | Nec Kansai Ltd | 液晶駆動用集積回路素子 |
KR100438784B1 (ko) | 2002-01-30 | 2004-07-05 | 삼성전자주식회사 | 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로 |
KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 |
JP2006208653A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 表示装置 |
-
2006
- 2006-03-20 WO PCT/JP2006/305576 patent/WO2006103977A1/ja active Application Filing
- 2006-03-20 US US11/886,432 patent/US7928953B2/en not_active Expired - Fee Related
- 2006-03-20 JP JP2007510404A patent/JP4927712B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-11 US US13/046,173 patent/US8514164B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11305744A (ja) * | 1998-04-13 | 1999-11-05 | Samsung Electronics Co Ltd | オフセット除去機能を有する薄膜トランジスタ液晶表示装置ソースドライバ |
JP2000165161A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
JP2001156559A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 高スルーレート差動増幅回路 |
JP2006094534A (ja) * | 2004-09-24 | 2006-04-06 | Samsung Electronics Co Ltd | スルーレートの改善のための差動増幅器回路及び方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006103977A1 (ja) | 2006-10-05 |
US8514164B2 (en) | 2013-08-20 |
US20110157146A1 (en) | 2011-06-30 |
US20080150858A1 (en) | 2008-06-26 |
US7928953B2 (en) | 2011-04-19 |
JPWO2006103977A1 (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927712B2 (ja) | ディスプレイ駆動回路 | |
JP4921106B2 (ja) | バッファ回路 | |
JP4556824B2 (ja) | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 | |
JP5074914B2 (ja) | 出力ドライバ回路 | |
US7459967B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
JP5075051B2 (ja) | Ab級増幅回路、及び表示装置 | |
US7786801B2 (en) | Operational amplifier having high slew rate and stability, and operating method thereof | |
CN101043207B (zh) | 差动放大器、数模转换器以及显示装置 | |
US6897726B2 (en) | Differential circuit, amplifier circuit, and display device using the amplifier circuit | |
JP4291100B2 (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
JP4821364B2 (ja) | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 | |
US8063808B2 (en) | Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same | |
WO2006117860A1 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP4241466B2 (ja) | 差動増幅器とデジタル・アナログ変換器並びに表示装置 | |
JP2018085559A (ja) | 出力回路及び液晶表示装置のデータドライバ | |
JP4851192B2 (ja) | 差動信号受信回路 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP5402530B2 (ja) | 電源回路 | |
US20040008197A1 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP5021501B2 (ja) | 出力ドライバ回路 | |
JP4453605B2 (ja) | バッファ回路 | |
KR20160086047A (ko) | 게이트 구동 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090203 |
|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4927712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |