JP2010021911A - 演算増幅器 - Google Patents

Abstract

【課題】従来の演算増幅器では、大きな位相余裕を高いスルーレートとをともに実現することが困難である問題があった。
【解決手段】本発明の一態様は、入力信号を受信する入力段増幅器１０と、入力段増幅器１０から出力される信号を増幅して出力する出力段増幅器１１と、出力段増幅器１１の入力ノードＮｉ（Ｎｉ１及びＮｉ２を含む）と出力ノードＮｏとの間に接続されるコンデンサＣ１（又はＣ２）と、コンデンサＣ１（又はＣ２）に対する充放電電流を制御する充放電制御回路１２と、を有する演算増幅器である。
【選択図】図１

Description

本発明にかかる演算増幅器は、特に出力段増幅器の入力ノードと出力ノードとの間にコンデンサを有する演算増幅器に関する。

半導体装置では、扱う信号を増幅するために演算増幅器が多く用いられている。この演算増幅器の一例が特許文献１に開示されている。演算増幅器は、入力段増幅器と出力段増幅器とを有する。入力段増幅器は、出力段増幅器の入力形式に応じた入力信号の変換と、入力信号の増幅とを行なう。また、入力段増幅器は、出力段増幅器を構成するトランジスタに流れるアイドリング電流を設定する。出力段増幅器は、入力段増幅器において生成された信号を増幅して出力する。

演算増幅器は、演算増幅器が有する位相余裕が小さい場合、発振等の不具合が発生することがある。そこで、演算増幅器における位相余裕を大きくするために、出力段増幅器の入力ノードと出力ノードとの間に位相補償用コンデンサを設けることがある。ここで、位相補償用コンデンサを有する演算増幅器１００のブロック図を図１４に示す。

図１４に示すように、演算増幅器１００は、入力段増幅器１１０と出力段増幅器１１１とを有する。入力段増幅器１１０は、反転入力端子が出力端子Ｖｏｕｔに接続され、非反転入力端子が入力端子Ｖｉｎ＋に接続される。また、入力段増幅器１１０の出力はシングルエンド信号として出力される。また、入力段増幅器１１０は電流Ｉを出力する。出力段増幅器１１１は、入力段増幅器１１０が出力したシングルエンド信号を反転して出力する。そして、出力段増幅器１１１の入力ノードと出力ノードとの間には位相補償用コンデンサとしてコンデンサＣが接続される。

つまり、演算増幅器１００は、出力端子が入力段増幅器１１０の反転入力端子に接続されたバッファとして機能する。ここで、演算増幅器１００のスルーレートＳＲは、（１）式によって表される。

なお、（１）式においてＶｏは出力端子の電圧であり、ｔは時間であり、Ｉは入力段増幅器１１０の出力電流であり、Ｃはコンデンサの容量値である。（１）式より、コンデンサの容量値を大きくするとスルーレートが小さくなり、入力段増幅器１１０が出力する電流を大きくするとスルーレートは大きくなることが分かる。
特開平６−３２６５２９号公報

（１）式より、演算増幅器においてスルーレートを大きくするためには、コンデンサの容量を小さくするか、入力段増幅器１１０の出力電流を大きくすることが考えられる。しかしながら、コンデンサの容量値を小さくすると演算増幅器１００の位相余裕が小さくなり発振の危険性が大きくなる。また、入力段増幅器１１０の出力電流を大きくした場合、演算増幅器１００の消費電流が大きくなる問題がある。このようなことから、演算増幅器１００は、位相余裕を確保し、かつ、増幅器の消費電力を抑制しながら、高速な信号を伝達することが困難である問題がある。

本発明の一態様は、入力信号を受信する入力段増幅器と、前記入力段増幅器から出力される信号を増幅して出力する出力段増幅器と、前記出力段増幅器の入力ノードと出力ノードとの間に接続されるコンデンサと、前記コンデンサに対する充放電電流を制御する充放電制御回路と、を有する演算増幅器である。

本発明にかかる演算増幅器によれば、出力段増幅器の入力ノードと出力ノードとの間に接続されるコンデンサに対する充放電電流の制御を充放電制御回路が行なう。つまり、演算増幅器の出力電圧が遷移する場合であっても、このときのコンデンサへの充放電電流は充放電制御回路によって制御される。つまり、本発明にかかる演算増幅器は、スルーレートに関してコンデンサの容量値を無視して考えることが可能である。このことから、本発明にかかる演算増幅器は、コンデンサの容量値を大きくして位相余裕を大きくしながら、スルーレートを大きくすることが可能である。また、スルーレートを向上させるために入力段増幅器の出力電流を大きくすることもない。

本発明にかかる演算増幅器によれば、十分な位相余裕を確保し、かつ、消費電流を抑制しながら、スルーレートを向上させることが可能である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に実施の形態１にかかる演算増幅器１のブロック図を示す。図１に示すように、演算増幅器１は、入力段増幅器１０、出力段増幅器１１、充放電制御回路１２、第１のコンデンサ（例えば、コンデンサＣ１）、第２のコンデンサ（例えば、コンデンサＣ２）を有している。入力段増幅器１０は、非反転入力端子と反転入力端子とを有する。そして、入力段増幅器１０と出力段増幅器１１とが直列に接続され、出力段増幅器１１の出力ノードが入力段増幅器１０の非反転入力端子に接続される。これによって、演算増幅器１はバッファとして動作する。

入力段増幅器１０は、非反転入力端子に入力される信号に基づき互いに同相となる第１、第２の信号を出力する。出力段増幅器１１は、第１の入力ノードＮｉ１を介して第１の信号が入力され、第２の入力ノードＮｉ２を介して第２の信号が入力される。そして、出力段増幅器１１は、入力される信号を反転させた信号を出力ノードＮｏに出力する。なお、出力ノードＮｏには出力端子Ｖｏｕｔが接続されており、出力端子Ｖｏｕｔには演算増幅器１が駆動する負荷が接続される。この負荷は、例えば液晶表示装置であって、演算増幅器１は液晶表示装置のソースドライバとして動作する。

コンデンサＣ１、Ｃ２は、例えば位相補償用コンデンサである。コンデンサＣ１は、入力ノードＮｉ１と出力ノードＮｏとの間に接続される。コンデンサＣ２は、入力ノードＮｉ２と出力ノードＮｏとの間に接続される。なお、本実施の形態では、コンデンサＣ１、Ｃ２の出力ノードＮｏ側の端子は、充放電制御回路１２を介して出力ノードＮｏに接続される。

充放電制御回路１２は、第１のスイッチ（例えば、スイッチＳＷ１）、第２のスイッチ（例えば、スイッチＳＷ２及びスイッチＳＷ３）を有している。スイッチＳＷ１、スッチＳＷ２、スイッチＳＷ３は、それぞれ制御信号によって導通状態が制御される。本実施の形態では、スイッチＳＷ１として、トランスファ型スイッチを用いる。スイッチＳＷ１は、共通端子ｃと、メーク側端子ｍと、ブレーク側端子ｂとを有し、制御信号がロウレベルである場合に共通端子ｃとブレーク側端子ｂとが導通し、制御信号がハイレベルである場合に共通端子ｃとメーク側端子ｍとが導通する。スイッチＳＷ２は、メーク型スイッチが用いられる。メーク型スイッチは２つの端子を有し、制御信号がロウレベルのときに開状態となり、制御信号がハイレベルのときに閉状態となる。スイッチＳＷ３は、メーク型スイッチが用いられる。スイッチＳＷ３に用いられるメーク型スイッチの動作はスイッチＳＷ２と同じ動作である。また、本実施の形態では、制御信号として、液晶表示装置において使用されるストローブ信号ＳＴＢを用いる。

スイッチＳＷ１は、共通端子ｃがコンデンサＣ１、Ｃ２の出力ノードＮｏ側端子に接続され、ブレーク側端子ｂが出力ノードＮｏに接続され、メーク側端子ｍが第１の電源（例えば、入力端子Ｖｉｎ＋に接続される前段回路の出力）に接続される。スイッチＳＷ２は、一方の端子がコンデンサＣ１の入力ノードＮｉ１側の端子に接続され、他方の端子が第２の電源（例えば、正電源ＶＤＤ）に接続される。スイッチＳＷ３は、一方の端子がコンデンサＣ２の入力ノードＮｉ２側の端子に接続され、他方の端子が第２の電源（例えば、負電源ＶＳＳ）に接続される。なお、第２の電源とは、コンデンサＣ１又はＣ２の入力ノード側の端子に接続される電源であって、コンデンサＣ１、Ｃ２の接続に応じた電源をコンデンサＣ１、Ｃ２に供給するものであれば良い。

ここで、入力段増幅器１０及び出力段増幅器１１の詳細な回路の一例を図２に示し、入力段増幅器１０及び出力段増幅器１１について説明する。

入力段増幅器１０は、ＮＭＯＳトランジスタＭＮ１１とＮＭＯＳトランジスタＭＮ１２とによって構成される第１の差動対と、ＰＭＯＳトランジスタＭＰ１１とＰＭＯＳトランジスタＭＰ１２とによって構成される第２の差動対を有する。これら２つの差動対の入力は互いに共通に接続され、ＮＭＯＳトランジスタＭＮ１１のゲート及びＰＭＯＳトランジスタＭＰ１１のゲートが入力段増幅器１０の非反転入力端子となり、ＮＭＯＳトランジスタＭＮ１２のゲート及びＰＭＯＳトランジスタＭＰ１２のゲートが入力段増幅器１０の非反転入力端子となる。

第１の差動対を構成するＮＭＯＳトランジスタＭＮ１１、ＭＮ１２はソースが共通接続され、この共通接続点と負電源ＶＳＳとの間に第１の電流源Ｉ１１が接続される。また、第１の差動対の能動負荷としてカレントミラー接続されたＰＭＯＳトランジスタＭＰ１３、ＭＰ１４を有する。そして、ＮＭＯＳトランジスタＭＮ１１のドレインとＰＭＯＳトランジスタＭＰ１３のドレインの接続点に第１の入力ノードＮｉ１が接続される。

第２の差動対を構成するＰＭＯＳトランジスタＭＰ１１、ＭＰ１２はソースが共通接続され、この共通接続点と正電源ＶＤＤとの間に第２の電流源Ｉ１２が接続される。そして第２の差動対の能動負荷としてカレントミラー接続されたＮＭＯＳトランジスタＭＮ１３、ＭＮ１４を有する。そして、ＰＭＯＳトランジスタＭＰ１１のドレインとＮＭＯＳトランジスタＭＮ１３のドレインの接続点に第２の入力ノードＮｉ２が接続される。

第１の入力ノードＮｉ１と第２の入力ノードＮｉ２との間には、浮遊電流源として動作するＰＭＯＳトランジスタＭＮ１５及びＮＭＯＳトランジスタＭＮ１５が接続される。また、第１の入力ノードＮｉ１と正電源ＶＤＤとの間には、第３の電流源Ｉ１３が接続され、第２の入力ノードＮｉ２と負電源ＶＳＳとの間には第４の電流源Ｉ１４が接続される。

ＰＭＯＳトランジスタＭＰ１５は、ソースが第１の入力ノードＮｉ１に接続され、ドレインが第２の入力ノードＮｉ２に接続される。また、ＰＭＯＳトランジスタＭＰ１５は、ゲートにトランスファ型スイッチＳＷｏ１１の共通端子ｃが接続される。トランスファ型スイッチＳＷｏ１１のメーク側端子ｍは正電源ＶＤＤに接続され、ブレーク側端子ｂは第１のバイアス設定電圧源ＶＢＰ１１の負電極に接続される。バイアス設定電圧源ＶＢＰ１１の正電極は正電源ＶＤＤに接続される。ＮＭＯＳトランジスタＭＮ１５は、ソースが第２の入力ノードＮｉ２に接続され、ドレインが第１の入力ノードＮｉ２に接続される。また、ＮＭＯＳトランジスタＭＮ１５は、ゲートにトランスファ型スイッチＳＷｏ１２の共通端子ｃが接続される。トランスファ型スイッチＳＷｏ１２のメーク側端子ｍは負電源ＶＳＳに接続され、ブレーク側端子ｂは第２のバイアス設定電圧源ＶＢＮ１１の正電極に接続される。バイアス設定電圧源ＶＢＮ１１の負電極は負電源ＶＳＳに接続される。

通常動作時において、ＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５は、第１のバイアス設定電圧源ＶＢＰ１１及び第２のバイアス設定電圧源ＶＢＮ１１によってゲートの電圧値が設定され、設定されたゲートの電圧値に基づいて浮遊電流源として動作する。演算増幅器１は、浮遊電流源に流れる電流値に基づいて、無負荷時に出力トランジスタ（本実施の形態では、動作するＰＭＯＳトランジスタＭＰ１６とＮＭＯＳトランジスタＭＮ１６）に流れる電流（いわゆるアイドリング電流）を決定するものである。この浮遊電流源は、電流源の両端がフローティング状態で、自由な箇所に接続することが可能である。ＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５の接続は、電流帰還型の接続になっており、帰還量が全帰還となっている。これによって、ＰＭＯＳトランジスタＭＰ１５のソースとＮＭＯＳトランジスタＭＮ１５のドレインとの共通接続点、及び、ＰＭＯＳトランジスタＭＰ１５のドレインとＮＭＯＳトランジスタＭＮ１５のソースとの共通接続点は、高いインピーダンスを有する。

ここで、浮遊電流源と、ＰＭＯＳトランジスタＭＰ１６及びＮＭＯＳトランジスタＭＮ１６のアイドリング電流について説明する。まず、第１のバイアス設定電圧源ＶＢＰ１１が発生する電圧は、ＰＭＯＳトランジスタＭＰ１６のゲート・ソース間電圧及びＰＭＯＳトランジスタＭＰ１５のゲート・ソース間電圧の和に等しくなるように設定する。第１のバイアス設定電圧源ＶＢＰ１１の電圧値をＶＢＰ１１、ＰＭＯＳトランジスタＭＰ１５のゲート・ソース間電圧をＶＧＳ（ＭＰ１５）、ＰＭＯＳトランジスタＭＰ１６のゲート・ソース間電圧をＶＧＳ（ＭＰ１６）とすると、ＶＢＰ１１は（２）式で表すことができる。

また、ＰＭＯＳトランジスタＭＰ１５又はＰＭＯＳトランジスタＭＰ１６のゲート・ソース間電圧ＶＧＳは（３）式で示される。なお、（３）式においてβ＝（Ｗ／Ｌ）×μＣｏであって、Ｗはトランジスタのゲート幅、Ｌはゲート長、μはキャリアの移動度、Ｃｏは単位面積あたりのゲート酸化膜容量、ＶＴはトランジスタの閾値電圧、Ｉｄはドレイン電流である。

そして、浮遊電流源を構成する場合、ＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５のドレイン電流が等しくなるようにする。即ち、第３の電流源Ｉ１３から流出する電流をＩ１３で表した場合、ＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５とにはそれぞれＩ１３／２が流れる。一方、アイドリング電流をＩｉｄｌｅ、ＰＭＯＳトランジスタＭＰ１６のドレイン電流をＩｉｄｌｅ（ＭＰ６）で表すと、ＰＭＯＳトランジスタＭＰ１６に流れる電流は、（４）式より表される。なお、（４）式において、β（ＭＰ１５）はＰＭＯＳトランジスタＭＰ１５のβであって、β（ＭＰ１６）はＰＭＯＳトランジスタＭＰ１６のβであって、βはβ＝（Ｗ／Ｌ）×μＣｏで現わされる。

（４）式をＩｉｄｌｅ（ＭＰ１６）について解くこと、アイドリング電流Ｉｉｄｌｅ（ＭＰ１６）を算出することが可能である。

また、第４の電流源Ｉ１４の流入電流を第３の電流源Ｉ１３の流出電流と同じにする必要がある。第４の電流源Ｉ１４の流入電流と第３の電流源Ｉ１３の電流値が異なる場合、２つの電流源で生成される電流の差分が能動負荷に流れ、結果として演算増幅器１のオフセット電圧の増加に繋がる。なお、第２のバイアス設定電圧源ＶＢＮ１１の電圧値の設定に関しても第１のバイアス設定電圧源ＶＢＰ１と同様に行なうこととが可能である。

さらに、第１のバイアス設定電圧源ＶＢＰ１１と第２のバイアス設定電圧源ＶＢＮ１１は、２個のＭＯＳトランジスタと定電流源を使って構成することが好ましい。このような構成とすることで、上述した（４）式のＶＢＰ１１が右辺と同じ２ＶＴという項を有することになるため、この項に関する変動が相対的に打ち消される。これによって、第１のバイアス設定電圧源ＶＢＰ１１と第２のバイアス設定電圧源ＶＢＮ１１で生成する電圧値の素子バラツキによる変動を抑制することが可能である。

出力段増幅器１１は、ＰＭＯＳトランジスタＭＰ１６とＮＭＯＳトランジスタＭＮ１６とが正電源ＶＤＤと負電源ＶＳＳとの間に直列に接続される。ＰＭＯＳトランジスタＭＰ１６のゲートには第１の入力ノードＮｉ１が接続され、ＮＭＯＳトランジスタＭＮ１６のゲートには第２の入力ノードＮｉ２が接続される。また、ＰＭＯＳトランジスタＭＰ１６のドレインとＮＭＯＳトランジスタＭＮ１６のドレインとの接続点が出力ノードＮｏとなる。

なお、図２に示す回路図において、コンデンサＣ１、Ｃ２は、演算増幅器の位相補償に加え、演算増幅器が有する位相遅れのゼロ点をキャンセルするゼロ点補償を行なうために、容量と抵抗を直列に接続した構成となっている。コンデンサＣ１、Ｃ２、スイッチＳＷ１〜スイッチＳＷ３の接続については、図１に示した接続と同じため説明を省略する。

ここで、本実施の形態において用いられるスイッチを実現するための回路の一例を図３、図４に示す。図３には、メーク型スイッチ（図３（ａ）、（ｃ））及びブレーク型スイッチ（図３（ｂ）、（ｄ））の一例を示す。図４（ａ）〜（ｃ）には、トランスファ型スイッチの一例を示す。図３（ａ）に示されるメーク型スイッチは、ＮＭＯＳトランジスタＭＮ２１で構成される。ＮＭＯＳトランジスタＭＮ２１は、ゲートが制御端子として機能し、ソースが第１の端子、ドレインが第２の端子として機能する。そして、ゲートに入力される制御信号（本実施の形態ではストローブ信号ＳＴＢ）がハイレベルである場合にソースとゲートとが導通した状態となり、ストローブ信号ＳＴＢがロウレベルである場合にソースとドレインとが遮断された状態となる。

図３（ｂ）に示されるブレーク型スイッチは、ＰＭＯＳトランジスタＭＰ２１で構成される。ＰＭＯＳトランジスタＭＰ２１は、ゲートが制御端子として機能し、ソースが第１の端子、ドレインが第２の端子として機能する。そして、ゲートに入力されるストローブ信号ＳＴＢがハイレベルである場合にソースとゲートとが遮断された状態となり、ストローブ信号ＳＴＢがロウレベルである場合にソースとドレインとが導通した状態となる。

図３（ｃ）に示されるメーク型スイッチは、ＮＭＯＳトランジスタＭＮ２２とＰＭＯＳトランジスタＭＰ２２で構成される。このメーク型スイッチは、ＮＭＯＳトランジスタＭＮ２２のソースとＰＭＯＳトランジスタＭＰ２２のソースとが接続され、ＮＭＯＳトランジスタＭＮ２２のドレインとＰＭＯＳトランジスタＭＰ２２のドレインとが接続される。共通接続されたソースは第１の端子として機能し、共通接続されたドレインは第２の端子として機能する。また、ＰＭＯＳトランジスタＭＰ２２のゲートにはストローブ信号ＳＴＢが入力され、ＮＭＯＳトランジスタＭＮ２２のゲートにはインバータ２０を介してストローブ信号ＳＴＢが入力される。そして、ゲートに入力されるストローブ信号ＳＴＢがハイレベルである場合にソースとゲートとが導通した状態となり、ストローブ信号ＳＴＢがロウレベルである場合にソースとドレインとが遮断された状態となる。

図３（ｄ）に示されるブレーク型スイッチは、ＮＭＯＳトランジスタＭＮ２３とＰＭＯＳトランジスタＭＰ２３で構成される。このブレーク型スイッチは、ＮＭＯＳトランジスタＭＮ２３のソースとＰＭＯＳトランジスタＭＰ２３のソースとが接続され、ＮＭＯＳトランジスタＭＮ２３のドレインとＰＭＯＳトランジスタＭＰ２３のドレインとが接続される。共通接続されたソースは第１の端子として機能し、共通接続されたドレインは第２の端子として機能する。また、ＮＭＯＳトランジスタＭＮ２３のゲートにはストローブ信号ＳＴＢが入力され、ＰＭＯＳトランジスタＭＰ２３のゲートにはインバータ２０を介してストローブ信号ＳＴＢが入力される。そして、ゲートに入力されるストローブ信号ＳＴＢがハイレベルである場合にソースとゲートとが遮断された状態となり、ストローブ信号ＳＴＢがロウレベルである場合にソースとドレインとが導通した状態となる。

図４（ａ）に示されるトランスファ型スイッチは、ＮＭＯＳトランジスタＭＮ２４、ＭＮ２５で構成される。このトランスファ型スイッチは、ＮＭＯＳトランジスタＭＮ２４のソースとＮＭＯＳトランジスタＭＮ２５のソースとが接続され、この共通接続点が共通端子ｃとして機能する。ＮＭＯＳトランジスタＭＮ２４のドレインはメーク側端子ｍとして機能し、ＮＭＯＳトランジスタＭＮ２５のドレインはブレーク側端子ｂとして機能する。また、ＮＭＯＳトランジスタＭＮ２５のゲートにはストローブ信号ＳＴＢが入力され、ＮＭＯＳトランジスタＭＮ２４のゲートにはインバータ２０を介してストローブ信号ＳＴＢが入力される。つまり、ＮＭＯＳトランジスタＭＮ２４、ＭＮ２５のゲートには互いに逆相になる制御信号が入力される。これによって、入力されるストローブ信号ＳＴＢがハイレベルである場合にメーク側端子ｍが共通端子ｃと導通した状態となり、ストローブ信号ＳＴＢがロウレベルである場合にブレーク側端子ｂと共通端子ｃとが導通した状態となる。

図４（ｂ）に示されるトランスファ型スイッチは、ＰＭＯＳトランジスタＭＰ２４、ＭＰ２５で構成される。このトランスファ型スイッチは、ＰＭＯＳトランジスタＭＰ２４のソースとＰＭＯＳトランジスタＭＰ２５のソースとが接続され、この共通接続点が共通端子ｃとして機能する。ＰＭＯＳトランジスタＭＰ２４のドレインはメーク側端子ｍとして機能し、ＰＭＯＳトランジスタＭＰ２５のドレインはブレーク側端子ｂとして機能する。また、ＰＭＯＳトランジスタＭＰ２４のゲートにはストローブ信号ＳＴＢが入力され、ＰＭＯＳトランジスタＭＰ２５のゲートにはインバータ２０を介してストローブ信号ＳＴＢが入力される。つまり、ＰＭＯＳトランジスタＭＰ２４、ＭＰ２５のゲートには互いに逆相になる制御信号が入力される。これによって、入力されるストローブ信号ＳＴＢがハイレベルである場合にメーク側端子ｍが共通端子ｃと導通した状態となり、ストローブ信号ＳＴＢがロウレベルである場合にブレーク側端子ｂと共通端子ｃとが導通した状態となる。

図４（ｃ）に示されるトランスファ型スイッチは、ＮＭＯＳトランジスタＭＮ２６、ＭＮ２７、ＰＭＯＳトランジスタＭＰ２６、ＭＰ２７で構成される。このトランスファ型スイッチは、ＰＭＯＳトランジスタＭＰ２６のソースとＮＭＯＳトランジスタＭＮ２６のソースとが接続され、この共通接続点が共通端子ｃに接続される。また、ＰＭＯＳトランジスタＭＰ２７のソースとＮＭＯＳトランジスタＭＮ２７のソースとが接続され、この共通接続点が共通端子ｃに接続される。ＮＭＯＳトランジスタＭＮ２７のドレインとＰＭＯＳトランジスタＭＰ２７のドレインは互いに接続されており、メーク側端子ｍとして機能する。ＮＭＯＳトランジスタＭＮ２７のドレインとＰＭＯＳトランジスタＭＰ２７のドレインは互いに接続されており、ブレーク側端子ｂとして機能する。また、ＮＭＯＳトランジスタＭＮ２６のゲートとＰＭＯＳトランジスタＭＰ２７のゲートにはストローブ信号ＳＴＢが入力され、ＮＭＯＳトランジスタＭＮ２７とＰＭＯＳトランジスタＭＰ２６のゲートにはインバータ２０を介してストローブ信号ＳＴＢが入力される。これによって、入力されるストローブ信号ＳＴＢがハイレベルである場合にメーク側端子ｍが共通端子ｃと導通した状態となり、ストローブ信号ＳＴＢがロウレベルである場合にブレーク側端子ｂと共通端子ｃとが導通した状態となる。

図３、図４に構成の異なるスイッチを示したが、これらスイッチは、スイッチで発生する抵抗値を低減するためにスイッチが接続されるノードの電圧変動範囲に応じて使い分けることが好ましい。例えば、ノードの電圧が負電源ＶＳＳから正電源ＶＤＤに至る広範囲に変動する場合は、図３（ｃ）、（ｄ）、図４（ｄ）で示されるスイッチを使用することが好ましい。また、ノードの電圧が正電源ＶＤＤに近い電圧（例えば、負電源ＶＳＳと正電源ＶＤＤの電圧差の半分の電圧よりも正電源ＶＤＤに近い電圧範囲）で変動する場合は図３（ｂ）、図４（ｂ）で示されるスイッチを使用することが好ましい。さらに、ノードの電圧が負電源ＶＳＳに近い電圧（例えば、負電源ＶＳＳと正電源ＶＤＤの電圧差の半分の電圧よりも負電源ＶＳＳに近い電圧範囲）で変動する場合は図３（ａ）、図４（ａ）で示されるスイッチを使用することが好ましい。このようなことから、本実施の形態では、スイッチＳＷ１として図４（ｃ）で示されるスイッチを使用し、スイッチＳＷ２として図３（ｂ）で示されるスイッチを使用し。スイッチＳＷ３として図３（ａ）で示されるスイッチを使用する。

次に、本実施の形態にかかる演算増幅器１の動作について説明する。以下の説明では、動作の一例として、演算増幅器１の出力端子Ｖｏｕｔに接続される負荷として液晶表示パネルのソース配線が接続される場合について説明する。この場合、ストローブ信号ＳＴＢがハイレベルになっている期間を電荷回収期間と称す。電荷回収期間の間は、出力段増幅器１１の出力ノードＮｏのインピーダンスを高くする。これによって、電荷回収期間の間は、演算増幅器１の出力と液晶表示パネルとが実質的に切り離される状態と考えることができる。また、電荷回収期間において、液晶表示パネルは、ソース配線に接続される容量成分に蓄積された電荷を中和する。これによって、電荷回収期間が終了するとソース配線の電位は正電源ＶＤＤと負電源ＶＳＳの中間電位となる。

図５に演算増幅器１の動作を示すタイミングチャートを示す。液晶表示装置では、ソース配線を駆動する電圧を所定の期間ごとに反転させるドット反転という動作を行なう。図５に示すタイミングチャートは、演算増幅器１が１回のドット反転動作を行なう場合のものである。まず、タイミングＴ１より前の期間ではストローブ信号ＳＴＢがロウレベルであり、出力電圧Ｖｏがロウレベル（例えば、負電源ＶＳＳの電圧）である。このとき、スイッチＳＷ１は、ブレーク側端子ｂに接続され、スイッチＳＷ２及びスイッチＳＷ３は開状態である。これによって、コンデンサＣ１、Ｃ２は、出力段増幅器１１の入力ノードと出力ノードとの間に接続される状態となる。また、入力段増幅器１０のトランスファ型スイッチＳＷｏ１１、ＳＷｏ１２もブレーク側端子ｂに接続される。これによって、演算増幅器１は通常動作を行なう。

そして、タイミングＴ１でストローブ信号ＳＴＢが立ち上がり、タイミングＴ１からタイミングＴ２の期間（上述の電荷回収期間）の間ストローブ信号ＳＴＢはハイレベルとなる。また、タイミングＴ１で入力端子Ｖｉｎ＋に入力される信号がロウレベルからハイレベル（例えば、正電源ＶＤＤの電圧）になる。この電荷回収期間では、スイッチＳＷ１は、メーク側端子ｍに接続され、スイッチＳＷ２及びスイッチＳＷ３は閉状態である。これによって、コンデンサＣ１の両端の電圧はともに正電源ＶＤＤの電圧となり、コンデンサＣ１に蓄積されていた電荷は放電される。一方、コンデンサＣ２の両端には、正電源ＶＤＤと負電源ＶＳＳが印加されることになる。そのため、コンデンサＣ２には、両端の電圧差に応じた電荷が充電される。コンデンサＣ１、Ｃ２への電荷の充放電は、第１の電源（本実施の形態では、入力端子Ｖｉｎ＋に接続される前段の回路）及び第２の電源（本実施の形態では、正電源ＶＤＤ及び負電源ＶＳＳ）によって行なわれる。また、入力段増幅器１０のトランスファ型スイッチＳＷｏ１１、ＳＷｏ１２はメーク側端子ｍに接続される。これによって、浮遊電流源として動作するＰＭＯＳトランジスタＭＰ１５及びＮＭＯＳトランジスタＭＮ１５に流れる異常電流を防止する。また、スイッチＳＷ２及びスイッチＳＷ３が閉状態であることから、出力トランジスタとなるＰＭＯＳトランジスタＭＰ１６及びＮＭＯＳトランジスタＭＮ１６はともにオフ状態となる。これによって、出力段増幅器１１の出力ノードＮｏはハイインピーダンス状態となり、演算増幅器１は液晶表示パネルと実質的に切り離される状態となる。この電荷回収期間における出力端子の電圧Ｖｏは、コンデンサＣ１、Ｃ２への電荷の充放電が第１の電源及び第２の電源によって急速に行なわれるため、急峻に立ち上がる。

次に、タイミングＴ２でストローブ信号ＳＴＢが立ち下がると、スイッチＳＷ１は、ブレーク側端子ｂに接続され、スイッチＳＷ２及びスイッチＳＷ３は開状態となる。これによって、コンデンサＣ１、Ｃ２は、出力段増幅器１１の入力ノードと出力ノードとの間に接続される状態となる。また、入力段増幅器１０のトランスファ型スイッチＳＷｏ１１、ＳＷｏ１２もブレーク側端子ｂに接続される。これによって、演算増幅器１は通常動作を行なう。

続いて、タイミングＴ３でストローブ信号ＳＴＢが立ち上がり、タイミングＴ３からタイミングＴ４の期間（上述の電荷回収期間）の間ストローブ信号ＳＴＢはハイレベルとなる。また、タイミングＴ３で入力端子Ｖｉｎ＋に入力される信号がハイレベルからロウレベル（例えば、負電源ＶＳＳの電圧）になる。この電荷回収期間では、スイッチＳＷ１は、メーク側端子ｍに接続され、スイッチＳＷ２及びスイッチＳＷ３は閉状態である。これによって、コンデンサＣ１の両端には、正電源ＶＤＤと負電源ＶＳＳが印加されることになる。そのため、コンデンサＣ１には、両端の電圧差に応じた電荷が充電される。一方、コンデンサＣ２の両端の電圧はともに負電源ＶＳＳの電圧となり、コンデンサＣ２に蓄積されていた電荷は放電される。コンデンサＣ１、Ｃ２への電荷の充放電は、第１の電源及び第２の電源によって行なわれる。また、入力段増幅器１０のトランスファ型スイッチＳＷｏ１１、ＳＷｏ１２はメーク側端子ｍに接続される。これによって、浮遊電流源として動作するＰＭＯＳトランジスタＭＰ１５及びＮＭＯＳトランジスタＭＮ１５に流れる異常電流を防止する。また、スイッチＳＷ２及びスイッチＳＷ３が閉状態であることから、出力トランジスタとなるＰＭＯＳトランジスタＭＰ１６及びＮＭＯＳトランジスタＭＮ１６はともにオフ状態となる。これによって、出力段増幅器１１の出力ノードＮｏはハイインピーダンス状態となり、演算増幅器１は液晶表示パネルと実質的に切り離される状態となる。この電荷回収期間における出力端子の電圧Ｖｏは、コンデンサＣ１、Ｃ２への電荷の充放電が第１の電源及び第２の電源によって急速に行なわれるため、急峻に立ち下がる。

次に、タイミングＴ４でストローブ信号ＳＴＢが立ち下がると、スイッチＳＷ１は、ブレーク側端子ｂに接続され、スイッチＳＷ２及びスイッチＳＷ３は開状態となる。これによって、コンデンサＣ１、Ｃ２は、出力段増幅器１１の入力ノードと出力ノードとの間に接続される状態となる。また、入力段増幅器１０のトランスファ型スイッチＳＷｏ１１、ＳＷｏ１２もブレーク側端子ｂに接続される。これによって、演算増幅器１は通常動作を行なう。

上記説明より、本実施の形態にかかる演算増幅器１は、出力電圧が遷移する期間に、コンデンサＣ１、Ｃ２を出力ノードから切り離して第１の電源に接続する。そして、第１の電源及び第２の電源が出力する電流に基づきコンデンサＣ１、Ｃ２の充放電を行なうことで、コンデンサＣ１、Ｃ２の充放電を充放電制御回路１２がない場合に比べて高速に行なうことが可能になる。これに対して、充放電制御回路１２がない場合、出力電圧が遷移する期間におけるコンデンサＣ１、Ｃ２への充放電は、入力段増幅器１０の出力電流によって行なわれる。そのため、充放電制御回路がある場合に比べてコンデンサＣ１、Ｃ２への充電時間が長くなる。つまり、本実施の形態にかかる演算増幅器１は、コンデンサＣ１、Ｃ２の両端にかかる電圧値が変化するタイミングで、充放電制御回路１２がコンデンサＣ１、Ｃ２に対する充放電電流の充電電流供給先を入力段増幅器１０の電流出力能力よりも高い電流出力能力を有する第１の電源に切り替えることで、コンデンサＣ１、Ｃ２の容量値及び入力段増幅器１０の電流出力能力によらずコンデンサＣ１、Ｃ２への充放電時間を短縮することができる。即ち、本実施の形態にかかる演算増幅器１は、コンデンサＣ１、Ｃ２の容量値及び入力段増幅器１０の電流出力能力によるスルーレートの低下を防止することが可能である。また、本実施の形態にかかる演算増幅器１は、スルーレートに対する容量値の影響を考慮することなく、演算増幅器１の位相余裕に応じたコンデンサＣ１、Ｃ２の容量を任意に選択することが可能である。

さらに、演算増幅器１は、スルーレートを向上させるためにコンデンサＣ１、Ｃ２の充放電電流を増やす必要がない。このことより、演算増幅器１は、入力段増幅器１０の消費電流を低減しても、スルーレートを向上させることが可能である。

また、演算増幅器１は、電荷回収期間中に充放電制御回路１２の第２スイッチＳＷ２及びスイッチＳＷ３がコンデンサＣ１、Ｃ２の入力ノード側端子に供給する電圧を切り替えるとともに、出力段増幅器１１の出力トランジスタ（ＰＭＯＳトランジスタＭＰ１６及びＮＭＯＳトランジスタＭＮ１６）をオフ状態とする。これによって、出力段増幅器１１の出力ノードＮｏはハイインピーダンス状態となり、演算増幅器１と演算増幅器が駆動する負荷（例えば、液晶表示パネル）とが実質的に切り離された状態となる。これによって、液晶表示装置のように電荷回収期間中に演算増幅器１と液晶表示パネルを切り離さなければならないような場合であっても、出力段増幅器１１の出力ノードＮｏと出力端子Ｖｏｕｔとの間に負荷切り離し用スイッチを設ける必要がない。負荷切り離し用スイッチは、導通した状態で小さいながらも抵抗値を有しており、この抵抗値によって演算増幅器１の出力インピーダンスが増加し、演算増幅器１の電流出力能力が低下する問題がある。しかし、本実施の形態にかかる演算増幅器１は、負荷切り離し用スイッチが必要ないため、演算増幅器１の電流出力能力を向上させることが可能である。

なお、図２に本実施の形態にかかる演算増幅器１の回路図を示したが、演算増幅器１の回路は、上記実施の形態に限られるものではなく適宜変更することが可能である。演算増幅器の他の一例（以下、演算増幅器１ａと称す）を示す回路図を図６に示す。図６に示すように、演算増幅器１ａは、入力段増幅器１０とは回路構成が異なる入力段増幅器１０ａを有する。ここで、演算増幅器１ａは、演算増幅器１と同じ出力段増幅器１１及び充放電制御回路１２を有する。入力段増幅器１０ａは、ＰＭＯＳトランジスタＭＰ４７、ＮＭＯＳトランジスタＭＮ４７、電流源Ｉ４３によって浮遊電流源を構成する。

電流源Ｉ４３の回路の一例を図７に示す。図７に示すように電流源Ｉ４３は、正電源ＶＤＤと負電源ＶＳＳとの間に、電流源Ｉ４３０、ＮＭＯＳトランジスタＭＮ３１、ＰＭＯＳトランジスタＭＰ３１、電圧源ＶＩが直列に接続されている。電流源Ｉ４３０は、電流源Ｉ４３に流れる電流量を設定する電流源である。さらに、電流源Ｉ４３は、ＮＭＯＳトランジスタＭＮ３１とカレントミラーを構成するＮＭＯＳトランジスタＭＮ３２と、ＰＭＯトランジスタＭＰ３１とカレントミラーを構成するＰＭＯＳトランジスタＭＰ３２を有している。そして、ＮＭＯＳトランジスタＭＮ３２のドレインが電流源Ｉ４３の電流流入端子として機能し、ＰＭＯＳトランジスタＭＰ３２のドレインが電流源Ｉ４３の電流流出端子として機能する。なお、ＮＭＯＳトランジスタＭＮ３２のソースは、ＰＭＯＳトランジスタＭＰ３２のソースと接続される。このような回路構成にすることで、電流源Ｉ４３は正電源ＶＤＤ及び負電源ＶＳＳ以外のノード間に接続することが可能になる

演算増幅器１ａでは、スイッチＳＷ２及びスイッチＳＷ３が出力トランジスタのゲートに直接接続されないため、電荷回収期間において出力トランジスタをオフ状態とするスイッチＳＷｏ４３、ＳＷｏ４６を有する。つまり、演算増幅器１ａは、入力段増幅器１０を入力段増幅器１０ａに置き換え、動作の不具合を避けられるように適宜回路を変更したのみである。従って、演算増幅器１ａにおいても、充放電制御回路１２によるスルーレートの向上及び位相余裕に応じたコンデンサの容量値の設定をすることが可能である。

実施の形態２
実施の形態２にかかる演算増幅器２のブロック図を図８に示す。図８に示すように、演算増幅器２は、演算増幅器１におけるスイッチＳＷ１の接続を変更し、第１の電源として電圧源ＶＧ１を追加したものである。演算増幅器２におけるスイッチＳＷ１は、共通端子ｃにコンデンサＣ１、Ｃ２の出力ノード側端子が接続され、ブレーク側端子ｂに出力ノードＮｏが接続され、メーク側端子ｍに電圧源ＶＧ１の正電極が接続される。電圧源ＶＧ１の負電極は負電源ＶＳＳに接続される。

つまり、演算増幅器２は、電荷回収期間にコンデンサＣ１、Ｃ２の出力ノード側端子に印加する電圧を電圧源ＶＧ１が生成する電圧値の設定に応じて任意に設定することが可能である。即ち、演算増幅器２は、電圧源ＶＧ１が生成する電圧値を変更することで、電荷回収期間の終了時にコンデンサＣ１、Ｃ２に蓄積される電荷量を変更することが可能できる。また、入力端子Ｖｉｎ＋に接続される前段回路の電流出力能力が低い場合であっても、電圧源ＶＧ１の電流出力能力が高ければ、コンデンサＣ１、Ｃ２の急速充電が可能である。なお、実施の形態４における充放電制御回路２２は、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、第１の電源（電圧源ＶＧ１）で構成される。

実施の形態３
実施の形態３にかかる演算増幅器３のブロック図を図９に示す。図９に示すように、演算増幅器３は、演算増幅器１における第２のスイッチ（スイッチＳＷ２及びスイッチＳＷ３）をトランスファ型スイッチに置き換え、第２の電源として電圧源ＶＧ２、ＶＧ３を追加したものである。演算増幅器３におけるスイッチＳＷ２は、共通端子ｃにコンデンサＣ１の入力ノード側端子が接続され、ブレーク側端子ｂに入力ノードＮｉ１が接続され、メーク側端子ｍに電圧源ＶＧ２の負電極が接続される。電圧源ＶＧ２の正電極は正電源ＶＤＤに接続される。演算増幅器３におけるスイッチＳＷ３は、共通端子ｃにコンデンサＣ２の入力ノード側端子が接続され、ブレーク側端子ｂに入力ノードＮｉ２が接続され、メーク側端子ｍに電圧源ＶＧ３の正電極が接続される。電圧源ＶＧ３の負電極は負電源ＶＳＳに接続される。

つまり、演算増幅器３は、電荷回収期間にコンデンサＣ１、Ｃ２の入力ノード側端子に印加する電圧を電圧源ＶＧ２、ＶＧ３が生成する電圧値の設定に応じて任意に設定することが可能である。即ち、演算増幅器３は、電圧源ＶＧ２、ＶＧ３が生成する電圧値を変更することで、電荷回収期間の終了時にコンデンサＣ１、Ｃ２に蓄積される電荷量を変更することが可能できる。また、演算増幅器３は、電荷回収期間に、出力段増幅器１１の入力ノードに正電源ＶＤＤあるいは負電源ＶＳＳが印加されると不具合が発生する場合に有効である。例えば、電圧源ＶＧ１の電圧値と電圧源ＶＧ２の電圧値とを出力トランジスタの閾値電圧に設定することで、電荷回収期間の前後で出力トランジスタのゲートに印加される電圧値の変動を抑制して、演算増幅器で発生する不具合（例えば、異常電流の発生）を回避することが可能である。なお、実施の形態４における充放電制御回路３２は、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、第２の電源（電圧源ＶＧ２及び電圧源ＶＧ２）で構成される。

実施の形態４
実施の形態４にかかる演算増幅器４のブロック図を図１０に示す。図４に示すように、演算増幅器４は、演算増幅器１に対して負帰還接続の接続方法を変更したものである。演算増幅器は、スイッチＳＷ１の共通端子ｃと入力段増幅器１０の反転入力端子とが接続される。このような形式で負帰還接続を行なった場合、ストローブ信号ＳＴＢがロウレベルである期間（通常動作期間）は、演算増幅器１と同じ接続形式となり、ストローブ信号ＳＴＢがハイレベルの期間（電荷回収期間）は、入力段増幅器１０の非反転入力端子と反転入力端子とが短絡した状態になる。ここで、入力段増幅器１０は入力形式として差動対を使用しているため、反転入力端子と非反転入力端子との間は、もともと仮想短絡された状態である。また、電荷回収期間の間、入力段増幅器１０及び出力段増幅器１１は動作していない。従って、電荷回収期間の間は、入力段増幅器１０の非反転入力端子と反転入力端子とが短絡していても何ら問題はない。また、通常動作期間の間は演算増幅器１と同じ接続形式となる。つまり、演算増幅器４は、演算増幅器１の他の接続形態を示す例であって、演算増幅器１と同様にスルーレートの向上の効果を得ることが可能である。

実施の形態５
実施の形態５にかかる演算増幅器５のブロック図を図１１に示す。図１１に示すように、演算増幅器５は、入力ノードが一つである形式の出力段増幅器２１を有する。また、演算増幅器５の充放電制御回路５２は、出力段増幅器２１の入出力の形式に応じてコンデンサＣ１及び第１のスイッチ（例えば、スイッチＳＷ１）、第２のスイッチ（例えば、スイッチＳＷ２）を有する。コンデンサＣ１は、出力段増幅器２１の入力ノードＮｉと出力ノードＮｏとの間に接続される。スイッチＳＷ１はトランスファ型スイッチであって、共通端子ｃがコンデンサＣ１の出力ノード側端子に接続され、ブレーク側端子ｂが出力ノードＮｏに接続され、メーク側端子ｍが入力端子Ｖｉｎ＋に接続される。スイッチＳＷ２はメーク型スイッチであって、入力ノードＮｉと負電源ＶＳＳとの間に接続される。

演算増幅器５は、ストローブ信号ＳＴＢがロウレベルである期間（通常動作期間）の間、スイッチＳＷ１の共通端子ｃとブレーク側端子ｂとが導通しており、スイッチＳＷ２が開状態となる。これによって、演算増幅器５は、通常動作期間に増幅器としての通常の動作を行なう。一方、ストローブ信号ＳＴＢがハイレベルである期間（電荷回収期間）の間、スイッチＳＷ１の共通端子ｃとメーク側端子ｍとが導通しており、スイッチＳＷ２が閉状態となる。これによって、演算増幅器５は、コンデンサＣ１への充放電を入力端子Ｖｉｎ＋に接続される前段回路から出力される電流によって行なう。

なお、出力段増幅器２１は、１入力１出力の形式を有するため、電荷回収期間に出力段増幅器２１の出力ノードＮｏをハイインピーダンス状態にすることができない。このような場合、出力ノードＮｏと出力端子Ｖｏｕｔとの間に第３のスイッチ（例えば、出力切断スイッチＳＷ＿ｏｕｔ）を接続することが好ましい。出力切断スイッチＳＷ＿ｏｕｔを電荷回収期間に開状態とすることで、出力ノードＮｏは出力端子Ｖｏｕｔは切り離され、出力端子Ｖｏｕｔはハイインピーダンス状態となる。

演算増幅器５で示した例は、出力段増幅器の入出力形式がどのようなものであっても、充電制御回路を構成するスイッチ及びコンデンサを出力段増幅器の構成に応じて適宜変形することが可能であることを示すものである。つまり、演算増幅器５においても、実施の形態１にかかる演算増幅器１と同様にスルーレート向上の効果を得ることができる。

なお、演算増幅器５においても、演算増幅器１から演算増幅器４への変形例を適用できる。この場合の演算増幅器を演算増幅器５ａとして、演算増幅器５ａのブロック図を図１２に示す。

実施の形態６
実施の形態６にかかる演算増幅器６のブロック図を図１３に示す。図１３に示すように、演算増幅器６は、演算増幅器１の出力ノードＮｏと出力端子Ｖｏｕｔとの間に第３のスイッチ（例えば、出力切断スイッチＳＷ＿ｏｕｔ）を接続したものである。入力段増幅器１０及び出力段増幅器１１の回路形式によって、電荷回収期間に出力をハイインピーダンス状態にできない場合、演算増幅器１の出力ノードＮｏと出力端子Ｖｏｕｔとの間に出力切断スイッチＳＷ＿ｏｕｔを接続することで、電荷回収期間に出力をハイインピーダンス状態にすることが可能である。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。制御信号としては、ストローブ信号のみならず、演算増幅器の用途に応じて、適切な制御信号を用いれば良い。

実施の形態１にかかる演算増幅器のブロック図である。 実施の形態１にかかる演算増幅器の詳細な回路を示す回路図である。 実施の形態１にかかる演算増幅器に用いられるメーク型スイッチ及びブレーク型スイッチの一例を示す回路図である。 実施の形態１にかかる演算増幅器に用いられるトランスファ型スイッチの一例を示す回路図である。 実施の形態１にかかる演算増幅器の動作を示すタイミングチャートである。 実施の形態１にかかる演算増幅器の詳細な回路の別の例を示す回路図である。 図６に示す演算増幅器において用いられる浮遊電流源の回路図である。 実施の形態２にかかる演算増幅器のブロック図である。 実施の形態３にかかる演算増幅器のブロック図である。 実施の形態４にかかる演算増幅器のブロック図である。 実施の形態５にかかる演算増幅器のブロック図である。 実施の形態５にかかる演算増幅器の他の例を示すブロック図である。 実施の形態６にかかる演算増幅器のブロック図である。 従来の演算増幅器のブロック図である。

符号の説明

１、１ａ、２、３、４、５、５ａ、６ 演算増幅器
１０、１０ａ 入力段増幅器
１１、２１ 出力段増幅器
１２、２２、３２、５２ 充放電制御回路
２０ インバータ
Ｃ１、Ｃ２ コンデンサ
Ｒ１、Ｒ２ 抵抗
Ｉ１１〜Ｉ１４、Ｉ４１〜Ｉ４３、Ｉ４３０ 電流源
ＭＮ１１〜ＭＮ１６ ＮＭＯＳトランジスタ
ＭＮ２１〜ＭＮ２７ ＮＭＯＳトランジスタ
ＭＮ３１〜ＭＮ３２ ＮＭＯＳトランジスタ
ＭＮ４１〜ＭＮ４８ ＮＭＯＳトランジスタ
ＭＰ１１〜ＭＰ１６ ＮＭＯＳトランジスタ
ＭＰ２１〜ＭＰ２７ ＮＭＯＳトランジスタ
ＭＰ３１〜ＭＰ３２ ＮＭＯＳトランジスタ
ＭＰ４１〜ＭＰ４８ ＮＭＯＳトランジスタ
Ｎｉ１、Ｎｉ２、Ｎｉ 入力ノード
Ｎｏ 出力ノード
ＳＲ スルーレート
ＳＴＢ ストローブ信号
ＳＷ＿ｏｕｔ 出力切断スイッチ
ＳＷ１〜ＳＷ３ スイッチ
ＳＷｏ１１、ＳＷｏ１２、ＳＷｏ４１〜ＳＷｏ４６ スイッチ
ｂ ブレーク側端子
ｍ メーク側端子
ｃ 共通端子
ＶＢＮ１１、ＶＢＮ４１、ＶＢＮ４２ バイアス設定電圧源
ＶＢＰ１１、ＶＢＰ４１、ＶＢＰ４２ バイアス設定電圧源
ＶＤＤ 正電源
ＶＳＳ 負電源
ＶＧ１〜ＶＧ３、ＶＩ 電圧源
Ｖｉｎ＋ 入力端子
Ｖｏｕｔ 出力端子
ＶＳＳ 正電源
ＶＳＳ 負電源

Claims (17)

1. 入力信号を受信する入力段増幅器と、
   前記入力段増幅器から出力される信号を増幅して出力する出力段増幅器と、
   前記出力段増幅器の入力ノードと出力ノードとの間に接続されるコンデンサと、
   前記コンデンサに対する充放電電流を制御する充放電制御回路と、
   を有する演算増幅器。
2. 前記充放電制御回路は、前記コンデンサの一端に接続される共通端子と、前記出力段増幅器の出力ノードに接続されるブレーク側端子と、第１の電源に接続されるメーク側端子とを備える第１のスイッチと、前記コンデンサの他端に接続される一方の端子と、第２の電源に接続される他方の端子とを備える第２のスイッチとを有し、
   前記出力段増幅器の出力電圧が遷移する状態遷移モードにおいて、前記第１のスイッチは前記共通端子が前記メーク側端子とが導通した状態となり、前記第２のスイッチは前記一方の端子が前記他方の端子と導通した状態となる請求項１に記載の演算増幅器。
3. 前記第１の電源は、前記入力段増幅器の前段に接続され前記入力信号を出力する回路である請求項２に記載の演算増幅器。
4. 前記第１の電源は、所定の電圧値を出力する第１の電圧源である請求項２に記載の演算増幅器。
5. 前記第２の電源は、前記入力段増幅器と前記出力段増幅器とのうち少なくとも一方に動作電源を供給する電源である請求項２乃至４のいずれか１項に記載の演算増幅器。
6. 前記第２の電源は、前記入力段増幅器と前記出力段増幅器とのうち少なくとも一方に動作電源を供給する電源の電圧から所定の電圧差を有する電圧値を生成する第２の電圧源である請求項２乃至４のいずれか１項に記載の演算増幅器。
7. 前記入力段増幅器は、差動増幅器であって、当該入力段増幅器の反転入力端子は前記出力段増幅器の出力ノードに接続される請求項１乃至７のいずれか１項に記載の演算増幅器。
8. 前記入力段増幅器は、差動増幅器であって、当該入力段増幅器の反転入力端子は、前記コンデンサの前記出力段増幅器の出力ノード側の端子に接続される請求項１乃至７のいずれか１項に記載の演算増幅器。
9. 前記第１、第２のスイッチは、制御信号に基づき導通状態を切り替える請求項１乃至８のいずれか１項に記載の演算増幅器。
10. 前記制御信号は、液晶表示装置において使用されるストローブ信号である請求項９に記載の演算増幅器。
11. 前記演算増幅器は、前記出力段増幅器の出力ノードと出力端子との間に第３のスイッチを有し、前記出力ノードと前記出力端子との導通状態を切り替える請求項１乃至１０のいずれか１項に記載の演算増幅器。
12. 前記演算増幅器は、前記入力段増幅器が同相となる第１、第２の信号を出力し、前記出力段増幅器が前記第１の信号が入力される第１の入力ノードと前記第２の信号が入力される第２の入力ノードとを有し、前記第１の入力ノードと前記出力ノードとの間に第１のコンデンサが接続され、前記第２の入力ノードと前記出力ノードとの間に第２のコンデンサが接続され、
    前記充放電制御回路は、前記第１、第２のコンデンサの一端に接続される共通端子と、前記出力段増幅器の出力ノードに接続されるブレーク側端子と、第１の電源に接続されるメークの端子とを備える第１のスイッチと、前記第１のコンデンサの他端に接続される一方の端子と、正電源に接続される他方の端子とを備える第２のスイッチと、前記第２のコンデンサの他端に接続される一方の端子と、負電源に接続される他方の端子とを備える第３のスイッチとを有し、
    前記出力段増幅器の出力電圧が遷移する状態遷移モードにおいて、前記第１のスイッチは前記共通端子が前記メーク側端子とが導通した状態となり、前記第２のスイッチの一方の端子と前記第２のスイッチの他方の端子とが導通した状態となり、前記第３のスイッチの一方の端子と前記第３のスイッチの他方の端子と導通した状態となり、前記出力段増幅器の出力ノードはハイインピーダンス状態となる請求項１に記載の演算増幅器。
13. 前記正電源及び負電源は、前記入力段増幅器と前記出力段増幅器とのうち少なくとも一方に動作電源を供給する電源である請求項１２に記載の演算増幅器。
14. 前記正電源及び負電源は、前記入力段増幅器と前記出力段増幅器とのうち少なくとも一方に動作電源を供給する電源の電圧から所定の電圧差を有する電圧値を生成する第２の電圧源及び第３の電圧源である請求項１２に記載の演算増幅器。
15. 前記第１乃至第３のスイッチは、制御信号に基づき導通状態を切り替える請求項１２乃至１４のいずれか１項に記載の演算増幅器。
16. 前記制御信号は、液晶表示装置において使用されるストローブ信号である請求項１５に記載の演算増幅器。
17. 前記演算増幅器は、液晶表示装置におけるソースドライバである請求項１乃至１６のいずれか１項に記載の演算増幅器。

Images