CN110611497A - 比较器以及振荡电路 - Google Patents

比较器以及振荡电路 Download PDF

Info

Publication number
CN110611497A
CN110611497A CN201910499975.6A CN201910499975A CN110611497A CN 110611497 A CN110611497 A CN 110611497A CN 201910499975 A CN201910499975 A CN 201910499975A CN 110611497 A CN110611497 A CN 110611497A
Authority
CN
China
Prior art keywords
terminal
comparator
voltage
inverting input
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910499975.6A
Other languages
English (en)
Other versions
CN110611497B (zh
Inventor
坂口薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN110611497A publication Critical patent/CN110611497A/zh
Application granted granted Critical
Publication of CN110611497B publication Critical patent/CN110611497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

提供结构简单且消耗电流小的比较器以及振荡电路。本发明提供比较器和使用该比较器的振荡电路，该比较器具有：第一恒流源；第一晶体管，其漏极与第一恒流源连接，栅极与非反相输入端子连接，源极与反相输入端子连接；第二恒流源，其连接在反相输入端子与第二电源端子之间；第二晶体管，其源极与第一电源端子连接，栅极与第一晶体管的漏极连接，漏极与输出端子连接；以及第三恒流源，其连接在第二晶体管的漏极与第二电源端子之间。

Description

比较器以及振荡电路
技术领域
本发明涉及比较器以及使用了比较器的振荡电路。
背景技术
以往使用的比较器具有放大2个输入端子的电压差的差动放大电路和作为输出级的源极接地放大电路。差动放大电路的差动对和源极接地放大电路通常被恒流源或由电阻生成的电流偏置。该方式的比较器的响应速度由偏置电流决定，当为了抑制电路的消耗电流而减小偏置电流时，响应速度降低。与此相对，作为抑制消耗电流并且实现高速响应的手段，提出了如下结构：根据比较器的输入电压使偏置电流变化(例如，参照专利文献1的图3)。
另外，使用了比较器的振荡电路也是众所周知的，该比较器检测通过恒流源充放电的电容器的电压(例如，参照专利文献1的图1)。
专利文献1：日本特开2013-153288号公报
现有的比较器电路具有用于对差动放大电路的差动对和源极接地放大电路进行偏置的电流源。如果这些多个电流源的电流过小，则因漏电流、噪声而难以稳定地保持输出状态。因此，现有的比较器能够抑制消耗电流的程度有限，不适于要求非常小的消耗电流的半导体装置。另外，在使用了这些比较器的振荡电路中也产生同样的限制。
发明内容
本发明正是鉴于上述课题而完成的，其目的在于提供一种结构简单且消耗电流小的比较器电路以及消耗电流小的振荡电路。
本发明的一个实施例的比较器具有反相输入端子、非反相输入端子以及输出端子，其特征在于，该比较器具有：第一恒流源，其一个端子与第一电源端子连接；第一晶体管，其漏极与所述第一恒流源的另一个端子连接，栅极与所述非反相输入端子连接，源极与所述反相输入端子连接；第二恒流源，其一个端子与所述反相输入端子连接，控制端子与所述输出端子连接，另一个端子与第二电源端子连接；第二晶体管，其源极与所述第一电源端子连接，栅极与所述第一晶体管的漏极连接，漏极与所述输出端子连接；以及第三恒流源，其一个端子与所述第二晶体管的漏极连接，另一个端子与所述第二电源端子连接，所述第二恒流源通过所述控制端子的电压被控制接通/断开，所述第一恒流源的电流值与所述第二恒流源的电流值相等。
另外，本发明的一个实施例的振荡电路的特征在于，该振荡电路具有第一比较器、第二比较器以及充放电控制电路，第一比较器和第二比较器中的至少一方由上述比较器构成。
根据本发明的比较器，在反相输入端子与非反相输入端子的电压差为正负的任一状态下，第一电源与第二电源之间的电流路径全部断开，因此能够减小消耗电流。另外，本发明的振荡电路同样地能够减小消耗电流。
附图说明
图1是示出本发明的一个实施方式的比较器的电路图。
图2是示出本实施方式的比较器的另一例的电路图。
图3是示出本实施方式的比较器的另一例的电路图。
图4是示出本实施方式的比较器的另一例的电路图。
图5是示出使用了本实施方式的比较器的振荡电路的电路图。
图6是用于说明图5的振荡电路的动作的时序图。
图7是示出使用了本实施方式的比较器的振荡电路的另一例的电路图。
图8是示出在本实施方式的振荡电路中使用的基准电压电路和比较器的结构例的电路图。
图9是示出在本实施方式的振荡电路中使用的基准电压电路和比较器的另一结构例的电路图。
标号说明
10：反相输入端子；11：非反相输入端子；12：输出端子；15、16、17、25、26、27、30、31：恒流源；35、36：基准电压电路；37、38、48：比较器；39：充放电控制电路。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1是示出本发明的实施方式的比较器的电路图。
本实施方式的比较器100具有反相输入端子10、非反相输入端子11、输出端子12、NMOS晶体管13、PMOS晶体管14以及恒流源15、16、17。恒流源16具有控制端子，通过所输入的控制信号被控制接通/断开。
NMOS晶体管13的栅极与非反相输入端子11连接，源极与反相输入端子10连接，漏极与恒流源15的一个端子和PMOS晶体管14的栅极连接。恒流源15的另一个端子与电源线1连接。恒流源16的一个端子与反相输入端子10连接，另一个端子与电源线2连接，控制端子与输出端子12连接。PMOS晶体管14的源极与电源线1连接，漏极与输出端子12连接。恒流源17的一个端子与输出端子12连接，另一个端子与电源线2连接。
以下，对上述结构的比较器100的动作进行说明。
在非反相输入端子11的电压VP比反相输入端子10的电压VM高，且电压VM与电压VP的电压差为NMOS晶体管13的阈值电压以上时，NMOS晶体管13导通。当NMOS晶体管13的电流驱动能力比恒流源15的电流I1大时，NMOS晶体管13成为非饱和状态。当NMOS晶体管13成为非饱和状态时，PMOS晶体管14的栅极电压为电压VM附近，PMOS晶体管14导通。当PMOS晶体管14电流驱动能力比恒流源17的电流I3大时，输出端子12的输出电压VO被上拉至电源线1的电压VDD附近。因此，比较器100输出H电平的输出电压VO。当向控制端子输入H电平时，恒流源16输出电流I2。这里，由于电流I1和电流I2被设计成一致，因此反相输入端子10的输入电流大致为零。因此，比较器100的非反相输入端子11是针对栅极的输入端子，因此各输入端子的输入电流变小。
在反相输入端子10的电压VM与非反相输入端子11的电压VP的电压差小于NMOS晶体管13的阈值电压，或者电压VM比电压VP高时，NMOS晶体管13截止。由于PMOS晶体管14的栅极电压被恒流源15的电流I1上拉至VDD，因此PMOS晶体管14截止。当PMOS晶体管14截止时，输出端子12的输出电压VO被恒流源17下拉至电源线2的电压VSS附近。因此，比较器100输出L电平的输出电压VO。当向控制端子输入L电平时，恒流源16停止电流I2的输出。由于NMOS晶体管13截止，恒流源16也停止电流输出，因此反相输入端子10的输入电流大致为零。因此，比较器100与输出电压VO为H电平时同样地使各输入端子的输入电流变小。
比较器100在输出电压VO为L电平时，NMOS晶体管13和PMOS晶体管14均截止，因此电源线1与电源线2之间的电流路径被切断，消耗电流大致为零。
另外，由于像上述那样通过利用输出端子电压来变更恒流源16输出的电流从而能够减小输入电流，因此，即使在输入端子接受了高阻抗的节点的电压的情况下，由于负载效应小，因此也能够高精度地进行比较。
另外，恒流源15、16、17能够通过在栅极接受相同的偏置线路的电压的MOS晶体管来实现。因此，比较器100能够由最少5个晶体管构成，能够通过简单的结构抑制电路面积，并且减小消耗电流。
图2是示出本实施方式的比较器的另一例的电路图。
图2的比较器200采用在图1的比较器100中添加了NMOS晶体管18的结构。关于其他结构，由于与比较器100相同，因此对相同的构成要素标注相同的标号，并适当省略重复的说明。
NMOS晶体管18的栅极与PMOS晶体管14的栅极连接，源极与恒流源17的一个端子连接，漏极与输出端子12连接。
在上述那样的结构的比较器200中，在电压VP和电压VM是使NMOS晶体管13导通的电压，并且，电压VM低于NMOS晶体管18的阈值电压时，NMOS晶体管18截止，因此在导通的PMOS晶体管14中不流过恒流源17的电流I3。因此，在输出电压VO为H电平的状态下，比较器200的电源线间的电流路径仅为经由NMOS晶体管13的路径。
这样，根据图2的比较器200，通过在比较器100中追加一个晶体管，能够减小输出电压VO为H电平时的消耗电流。
图3是示出本实施方式的比较器的另一例的电路图。
比较器300具有反相输入端子10、非反相输入端子11、输出端子12、PMOS晶体管23、NMOS晶体管24以及恒流源25、26、27。恒流源26具有通过所输入的控制信号被控制接通/断开的控制端子。
PMOS晶体管23的栅极与非反相输入端子11连接，源极与反相输入端子10连接，漏极与恒流源25的一个端子和NMOS晶体管24的栅极连接。恒流源25的另一个端子与电源线2连接。恒流源26的一个端子与反相输入端子10连接，另一个端子与电源线1连接，控制端子与输出端子12连接。NMOS晶体管24的源极与电源线2连接，漏极与输出端子12连接。恒流源27的一个端子与输出端子12连接，另一个端子与电源线1连接。
以下，对上述结构的比较器300的动作进行说明。
在反相输入端子10的电压VM比非反相输入端子11的电压VP高，且电压VM与电压VP的电压差为PMOS晶体管23的阈值电压以上时，PMOS晶体管23导通。当PMOS晶体管23的电流驱动能力比恒流源25的电流I4大时，PMOS晶体管23成为非饱和状态。当PMOS晶体管23成为非饱和状态时，NMOS晶体管24的栅极电压为电压VM附近，NMOS晶体管24导通。当NMOS晶体管24的电流驱动能力比恒流源27的电流I6大时，输出端子12的输出电压VO被下拉至电源线2的电压VSS附近。因此，比较器300输出L电平的输出电压VO。当向控制端子输入L电平时，恒流源26输出电流I5。这里，由于电流I4和电流I5被设计成一致，因此反相输入端子10的输入电流大致为零。因此，比较器300的非反相输入端子11是栅极输入，因此各输入端子的输入电流变小。
在非反相输入端子11的电压VP与反相输入端子10的电压VM的电压差为PMOS晶体管23的阈值电压以下，或者电压VM比电压VP低时，PMOS晶体管23截止。当PMOS晶体管23截止时，NMOS晶体管24的栅极电压被恒流源25的电流I4下拉至电压VSS，因此NMOS晶体管24截止。当NMOS晶体管24截止时，输出端子12的输出电压VO被恒流源27上拉至电源线1的电压VDD附近。因此，比较器300输出H电平的输出电压VO。当向控制端子输入H电平时，恒流源26停止电流I5的输出。由于PMOS晶体管23截止，恒流源26也停止电流输出，因此反相输入端子10的输入电流大致为零。因此，比较器300与输出电压VO为L电平时同样地使各输入端子的输入电流变小。
在输出电压VO为H电平时，PMOS晶体管23和NMOS晶体管24均截止，因此电源线1与电源线2之间的电流路径被切断。其结果是，比较器300的消耗电流大致为零。
图4是示出本实施方式的比较器的另一例的电路图。
图4的比较器400采用在比较器300中添加了PMOS晶体管28的结构。关于其他结构，由于与比较器300相同，因此对相同的构成要素标注相同的标号，并适当省略重复的说明。
PMOS晶体管28的栅极与NMOS晶体管24的栅极连接，源极与恒流源27的一个端子连接，漏极与输出端子12连接。
在上述那样的结构的比较器400中，在电压VP和电压VM是使PMOS晶体管23导通的电压，并且，电压VM高于PMOS晶体管28的阈值电压时，PMOS晶体管28截止，因此在导通的NMOS晶体管24中不流过恒流源27的电流I6。因此，在输出电压VO为L电平的状态下，比较器400的电源线间的电流路径仅为经由PMOS晶体管23的路径。
这样，根据图4的比较器400，通过在比较器300中追加一个晶体管，能够减小输出电压VO为L电平时的消耗电流。
在以上说明的本实施方式的比较器中，比较器100、200在输出电压VO为H电平时，能够使消耗电流大致为零，比较器300、400在输出电压VO为L电平时，能够使消耗电流大致为零。因此，通过与输出电压VO的保持期间较长的情况相配合地适当分开使用，能够进一步减小消耗电流。
图5是示出使用了本实施方式的比较器的振荡电路的电路图。
图5的振荡电路500具有恒流源30、31、开关32、33、电容器34、基准电压电路35、36、比较器37、38以及充放电控制电路39。基准电压电路35输出基于电源线2的电压VSS的基准电压VREFH。基准电压电路36输出基于电源线2的电压VSS的比基准电压VREFH低的基准电压VREFL。比较器37、38适当使用本发明的比较器100～400中的任意一个比较器。这里，为了简化说明，若非反相输入端子的电压超过反相输入端子的电压，则比较器37、38输出H电平的信号。
恒流源30的一个端子与电源线1连接，另一个端子与开关32的一个导电端子连接。恒流源31的一个端子与电源线2连接，另一个端子与开关33的一个导电端子连接。开关32、33各自的另一个导电端子与电容器34的一个端子、比较器37的反相输入端子、比较器38的非反相输入端子连接。电容器34的另一个端子与电源线2连接。基准电压电路35与比较器37的非反相输入端子连接。基准电压电路36与比较器38的反相输入端子连接。比较器37的输出端子与充放电控制电路39的第一输入端子连接。比较器38的输出端子与充放电控制电路39的第二输入端子连接。在充放电控制电路39中，向控制端子输入待机信号VSTB，充电控制端子与开关32的控制端子连接，放电控制端子与开关33的控制端子连接，输出端子与振荡电路500的输出端子连接。
以下，对上述结构的振荡电路500的动作进行说明。图6是用于说明使用了本发明的实施例的比较器的振荡电路500的动作的时序图。
在时刻t0之前，电容器34的电压VC处于比基准电压VREFH高的状态，向充放电控制电路39的控制端子输入待机信号VSTB。充放电控制电路39在待机状态时，从充电控制端子和放电控制端子输出使开关32、33断开的控制信号，从输出端子输出L电平的信号VOSC。在开关32、33均断开时，由于比较器37和比较器38的输入阻抗高，因此电容器34的电压VC维持比基准电压VREFH高的电压。由于电压VC比基准电压VREFH高，因此比较器37输出L电平，由于电压VC比基准电压VREFL高，因此比较器38输出L电平。
在时刻t0下，当待机信号VSTB被解除时，充放电控制电路39根据比较器37的L电平的输出信号，将开关33控制为接通。当开关33接通时，电容器34通过恒流源31的电流而被放电(放电状态)。然后，当电压VC比基准电压VREFH低时，比较器37输出H电平。
电容器34通过恒流源31的电流而放电，在时刻t1下，当电压VC比基准电压VREFL低时，比较器38输出H电平。充放电控制电路39根据比较器38的H电平的输出信号，将开关32控制为接通，将开关33控制为断开。当开关32接通时，电容器34通过恒流源30的电流而被充电(充电状态)。然后，当电压VC比基准电压VREFL高时，比较器38输出L电平。另外，当比较器38的输出信号从L电平变为H电平时，充放电控制电路39使信号VOSC为H电平。
电容器34通过恒流源30的电流而被充电，在时刻t2下，当电压VC变得比基准电压VREFH高时，比较器37输出L电平。充放电控制电路39根据比较器37的L电平的输出信号，将开关32控制为断开，将开关33控制为接通。当开关33接通时，电容器34通过恒流源31的电流而被放电。另外，当比较器37的输出信号从H电平变为L电平时，充放电控制电路39使信号VOSC为L电平。
通过重复进行以上的动作，振荡电路500从输出端子输出信号VOSC。信号VOSC的振荡周期T使用充电电流IC、放电电流ID、电容器34的电容值C、基准电压VREFH、VREFL通过式(1)来表示。
T＝C×(VREFH-VREFL)×(IC -1+ID -1) (1)
在式(1)中，准确地说，基准电压VREFH和VREFL包含有比较器37和比较器38的输入晶体管(NMOS晶体管13)的阈值电压，通过使比较器37和比较器38为同样的结构，能够抵消阈值电压的偏差。因此，振荡电路500的振荡周期T不受NMOS晶体管13的特性偏差的影响，能够提高精度。
以上说明的振荡电路500通过使用本发明的实施例的比较器，能够不牺牲振荡精度地使消耗电流非常小。
虽然未图示，但例如如果利用图1或图2的比较器构成比较器37，使比较器38为通过反相器使图1或图2的比较器的输出反相的结构，则振荡电路500在待机状态时能够使比较器37、38的消耗电流大致为零。另外，例如，如果利用图3或图4的比较器构成比较器37，利用图1或图2的比较器构成比较器38，则能够使振荡动作中的比较器37、38的消耗电流大致为零。
关于使用上述结构中的哪一个，只要根据在搭载有振荡电路的电子电路中待机状态和振荡状态中的哪一个状态的时间长来适当选择即可。
另外，优选将恒流源30、31的电流值设定得比决定比较器的反相输入端子的输入电流的恒流源15、16、25、26的电流值大。这样，能够减小各比较器的反相输入端子的输入电流偏移的影响。
图7是示出使用了本实施方式的比较器的振荡电路的另一例的电路图。图7的振荡电路600具有比较器48来代替图5的振荡电路500的比较器38。比较器48具有停止控制端子和通常的差动放大电路。比较器48的停止控制端子与比较器37的输出端子连接。关于其他结构，由于与振荡电路500相同，因此对相同的构成要素标注相同的标号，并适当省略重复的说明。
在向停止控制端子输入L电平的信号时，比较器48以如下方式进行控制：将输出信号VCL固定为L电平，从而不流过消耗电流，例如断开差动放大电路的动作电流。因此，即使比较器48是通常的比较器，也能够使比较器37在待机状态时不消耗电流。
如以上说明的那样，根据振荡电路600，即使仅比较器37由本实施方式的比较器构成，在待机状态下，也能够使比较器37和比较器48的消耗电流大致为零。
另外，由于振荡电路600的振荡周期T受到比较器37的输入晶体管(NMOS晶体管13)的阈值电压偏差的影响，因此优选采用以下说明的基准电压电路35和比较器37的电路结构。
图8是示出在本实施方式的振荡电路中使用的基准电压电路35和比较器37的结构例的电路图。
基准电压电路35具有基准电压源51、电阻52、53、误差放大器54、PMOS晶体管55以及NMOS晶体管56。在比较器37中，参照图2所示的比较器200，对对应的电路要素标注相同的标号。例如，恒流源15相当于PMOS晶体管15，恒流源16相当于PMOS晶体管40、NMOS晶体管41、42、43。另外，NMOS晶体管41的栅极是控制恒流源16的接通/断开的控制端子。
误差放大器54在反相输入端子上连接有基准电压源51，在非反相输入端子上连接有电阻52与电阻53的连接点，输出端子与PMOS晶体管55、40、15的栅极连接。PMOS晶体管55的源极与电源线1连接，漏极与NMOS晶体管56的漏极和栅极连接。NMOS晶体管56的漏极和栅极与比较器37的非反相输入端子11连接，源极与电阻52连接。
PMOS晶体管40的源极与电源线1连接，漏极与NMOS晶体管41的漏极连接。NMOS晶体管41的栅极与比较器37的输出端子12连接，源极与NMOS晶体管42的漏极和栅极连接。NMOS晶体管42的源极与电源线2连接，漏极和栅极与NMOS晶体管43的栅极连接。NMOS晶体管43的源极与电源线2连接，漏极与比较器37的反相输入端子10连接。比较器37的其他电路与图2的比较器200同样地连接。
误差放大器54控制PMOS晶体管55的栅极电压，以使得电阻52与电阻53的连接点的电压与基准电压源51所输出的基准电压相等。基准电压源51、电阻52、电阻53被设定成使NMOS晶体管56的源极的电压为基准电压VREFH。
NMOS晶体管56被流过PMOS晶体管55的电流偏置，在栅极产生比基准电压VREFH高出NMOS晶体管56的阈值电压的电压，并将该电压作为电压VP输入到NMOS晶体管13的栅极。PMOS晶体管15的栅极被输入了与PMOS晶体管55相同的电压，因此流过与PMOS晶体管55的电流成比例的电流。如果将NMOS晶体管56和NMOS晶体管13的W/L比设计为相同，则均在饱和状态下工作的情况下的栅极-源极间电压相等。因此，比较器37的反相输入端子的电压VM与基准电压VREFH相等。
另外，PMOS晶体管40的栅极被输入了与PMOS晶体管55相同的电压，因此经由由NMOS晶体管42、43构成的电流镜流过的电流也成为与PMOS晶体管55的电流成比例的电流。因此，能够容易地使PMOS晶体管15的电流与PMOS晶体管40的电流即恒流源16的电流一致。
如以上说明的那样，在使用了图8的基准电压电路35和比较器37的振荡电路600中，式(1)的(VREFH-VREFL)的项不受NMOS晶体管13的特性偏差的影响，能够提高振荡周期T的精度。
图9是示出在本实施方式的振荡电路中使用的基准电压电路35的另一结构例的电路图。基准电压电路35具有基准电压源51、电阻52、53、误差放大器54、NMOS晶体管57以及PMOS晶体管58。
误差放大器54在非反相输入端子上连接有基准电压源51，在反相输入端子上连接有电阻52与电阻53的连接点，输出端子与NMOS晶体管57的栅极和比较器37的非反相输入端子11连接。NMOS晶体管57的源极与电阻52连接，漏极与PMOS晶体管58的栅极和漏极连接。PMOS晶体管58的源极与电源线1连接。
误差放大器54根据基准电压源51、电阻52和电阻53的设定，来控制NMOS晶体管57的栅极电压，以使得NMOS晶体管57的源极的电压与基准电压VREFH相等。另外，与图8同样地，PMOS晶体管58、40、15分别流过成比例的电流。
因此，在使用了图9所示的基准电压电路35和比较器37的振荡电路600中，式(1)的(VREFH-VREFL)的项不受NMOS晶体管13的特性偏差的影响，能够提高振荡周期T的精度。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内当然能够进行各种变更。例如，比较器37和比较器48也可以为相反的关系。

Claims (5)

1.一种比较器，其具有反相输入端子、非反相输入端子以及输出端子，其特征在于，
该比较器具有：
第一恒流源，其一个端子与第一电源端子连接；
第一晶体管，其漏极与所述第一恒流源的另一个端子连接，栅极与所述非反相输入端子连接，源极与所述反相输入端子连接；
第二恒流源，其一个端子与所述反相输入端子连接，控制端子与所述输出端子连接，另一个端子与第二电源端子连接；
第二晶体管，其源极与所述第一电源端子连接，栅极与所述第一晶体管的漏极连接，漏极与所述输出端子连接；以及
第三恒流源，其一个端子与所述第二晶体管的漏极连接，另一个端子与所述第二电源端子连接，
所述第二恒流源通过所述控制端子的电压被控制接通/断开，
所述第一恒流源的电流值与所述第二恒流源的电流值相等。
2.根据权利要求1所述的比较器，其特征在于，
该比较器具有第三晶体管，该第三晶体管的源极与所述第三恒流源的一个端子连接，栅极与所述第一晶体管的漏极连接，漏极与所述输出端子连接。
3.一种振荡电路，其特征在于，
该振荡电路具有：
电容器，其一个端子与第二电源端子连接；
充电电流源，其经由第一开关连接在所述第一电源端子与所述电容器的另一个端子之间；
放电电流源，其经由第二开关连接在所述电容器的另一个端子与所述第二电源端子之间；
第一比较器，其在非反相输入端子上连接有第一基准电压电路，在反相输入端子上连接有所述电容器的另一个端子；
第二比较器，其在非反相输入端子上连接有第二基准电压电路，在反相输入端子上连接有所述电容器的另一个端子；以及
充放电控制电路，其在第一输入端子上连接有所述第一比较器的输出端子，在第二输入端子上连接有所述第二比较器的输出端子，充电控制端子与所述第一开关的控制端子连接，放电控制端子与所述第二开关的控制端子连接，输出端子与振荡电路的输出端子连接，
所述第一比较器和所述第二比较器中的至少一方由权利要求1或2所述的比较器构成。
4.根据权利要求3所述的振荡电路，其特征在于，
所述第一比较器由权利要求1或2所述的比较器构成，
所述第二比较器根据所述第一比较器的输出信号被控制停止动作。
5.根据权利要求4所述的振荡电路，其特征在于，
所述第一基准电压电路具有第四晶体管，该第四晶体管的栅极与所述第一晶体管的栅极连接，阈值电压与所述第一晶体管相等，
所述第四晶体管的源极的电压是所述第一基准电压电路所提供的第一基准电压。
CN201910499975.6A 2018-06-15 2019-06-11 比较器以及振荡电路 Active CN110611497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018114785A JP7085911B2 (ja) 2018-06-15 2018-06-15 コンパレータ及び発振回路
JP2018-114785 2018-06-15

Publications (2)

Publication Number Publication Date
CN110611497A true CN110611497A (zh) 2019-12-24
CN110611497B CN110611497B (zh) 2023-10-03

Family

ID=68840397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910499975.6A Active CN110611497B (zh) 2018-06-15 2019-06-11 比较器以及振荡电路

Country Status (5)

Country Link
US (1) US10666244B2 (zh)
JP (1) JP7085911B2 (zh)
KR (1) KR102572587B1 (zh)
CN (1) CN110611497B (zh)
TW (1) TWI788574B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687945B1 (ko) * 2020-02-12 2024-07-25 삼성디스플레이 주식회사 전원 전압 생성 장치, 이의 제어 방법 및 이를 포함하는 표시 장치
CN114665849B (zh) * 2022-02-23 2023-04-07 电子科技大学 一种高精度的电流比较器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285037A (ja) * 2000-03-28 2001-10-12 Fuji Electric Co Ltd コンパレータ
JP2005020179A (ja) * 2003-06-24 2005-01-20 Fuji Electric Device Technology Co Ltd 発振回路
US20080054949A1 (en) * 2006-08-31 2008-03-06 Itt Manufacturing Enterprises, Inc. High gain, high speed comparator operable at low current
CN101158877A (zh) * 2002-12-27 2008-04-09 精工爱普生株式会社 恒流电路以及调节恒流电路的输出电流量的方法
CN101252350A (zh) * 2007-02-21 2008-08-27 精工电子有限公司 三角波生成电路
US20100207666A1 (en) * 2009-02-17 2010-08-19 Nec Electronics Corporation Comparator circuit
JP2011182188A (ja) * 2010-03-01 2011-09-15 Semiconductor Technology Academic Research Center コンパレータ回路
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置
US20170040944A1 (en) * 2015-08-07 2017-02-09 Kabushiki Kaisha Toshiba Oscillator
JP2017123514A (ja) * 2016-01-05 2017-07-13 富士電機株式会社 半導体集積装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117910A (ja) * 1983-11-30 1985-06-25 Nec Corp 比較回路
JP2006080679A (ja) 2004-09-07 2006-03-23 Nec Electronics Corp 電圧比較回路
US8350599B2 (en) * 2010-03-18 2013-01-08 Aptus Power Semiconductors Voltage comparators
US8760144B2 (en) * 2010-06-28 2014-06-24 Wuxi Vimicro Corporation Multiple-input comparator and power converter
JP5877074B2 (ja) 2012-01-24 2016-03-02 ローム株式会社 コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
US10181854B1 (en) * 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285037A (ja) * 2000-03-28 2001-10-12 Fuji Electric Co Ltd コンパレータ
CN101158877A (zh) * 2002-12-27 2008-04-09 精工爱普生株式会社 恒流电路以及调节恒流电路的输出电流量的方法
JP2005020179A (ja) * 2003-06-24 2005-01-20 Fuji Electric Device Technology Co Ltd 発振回路
US20080054949A1 (en) * 2006-08-31 2008-03-06 Itt Manufacturing Enterprises, Inc. High gain, high speed comparator operable at low current
CN101252350A (zh) * 2007-02-21 2008-08-27 精工电子有限公司 三角波生成电路
US20100207666A1 (en) * 2009-02-17 2010-08-19 Nec Electronics Corporation Comparator circuit
JP2011182188A (ja) * 2010-03-01 2011-09-15 Semiconductor Technology Academic Research Center コンパレータ回路
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置
US20170040944A1 (en) * 2015-08-07 2017-02-09 Kabushiki Kaisha Toshiba Oscillator
JP2017123514A (ja) * 2016-01-05 2017-07-13 富士電機株式会社 半導体集積装置

Also Published As

Publication number Publication date
CN110611497B (zh) 2023-10-03
TW202002517A (zh) 2020-01-01
US20190386650A1 (en) 2019-12-19
JP7085911B2 (ja) 2022-06-17
US10666244B2 (en) 2020-05-26
JP2019220759A (ja) 2019-12-26
KR102572587B1 (ko) 2023-08-30
TWI788574B (zh) 2023-01-01
KR20190142227A (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
US20080246511A1 (en) Differential Drive Circuit and Electronic Apparatus Incorporating the Same
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
US7705573B2 (en) Constant voltage circuit
US20150381180A1 (en) Interface circuit
JP2006197247A (ja) パルス幅変調回路
JP4923442B2 (ja) 差動信号伝送回路および差動信号伝送装置
JP2011142173A (ja) 制御回路及びレーザダイオード駆動回路
JP2017126259A (ja) 電源装置
JP2010136001A (ja) 発振器
JP4097149B2 (ja) 差動駆動回路およびそれを内蔵する電子機器
CN110611497B (zh) 比较器以及振荡电路
US6236195B1 (en) Voltage variation correction circuit
US10418952B1 (en) Amplifier with hysteresis
JP2017079431A (ja) 電圧比較回路
US7545128B2 (en) Regulator circuit
US7218169B2 (en) Reference compensation circuit
US20120319736A1 (en) Comparator and method with adjustable speed and power consumption
CN112350676B (zh) 半导体放大电路以及半导体电路
US7514877B2 (en) Display panel driving circuit
JP5402368B2 (ja) 差動増幅装置
KR100938892B1 (ko) 동적 전류 바이어스 회로
JP2008017566A (ja) 電源発生回路
JP2008135834A (ja) オペアンプ回路
JPH1065274A (ja) 発光素子駆動装置
JP3077664B2 (ja) 入力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: ABLIC Inc.

GR01 Patent grant
GR01 Patent grant