JP2019220759A - コンパレータ及び発振回路 - Google Patents

コンパレータ及び発振回路 Download PDF

Info

Publication number
JP2019220759A
JP2019220759A JP2018114785A JP2018114785A JP2019220759A JP 2019220759 A JP2019220759 A JP 2019220759A JP 2018114785 A JP2018114785 A JP 2018114785A JP 2018114785 A JP2018114785 A JP 2018114785A JP 2019220759 A JP2019220759 A JP 2019220759A
Authority
JP
Japan
Prior art keywords
terminal
comparator
voltage
transistor
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018114785A
Other languages
English (en)
Other versions
JP7085911B2 (ja
Inventor
薫 坂口
Kaoru Sakaguchi
薫 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018114785A priority Critical patent/JP7085911B2/ja
Priority to TW108119275A priority patent/TWI788574B/zh
Priority to CN201910499975.6A priority patent/CN110611497B/zh
Priority to KR1020190069238A priority patent/KR102572587B1/ko
Priority to US16/439,028 priority patent/US10666244B2/en
Publication of JP2019220759A publication Critical patent/JP2019220759A/ja
Application granted granted Critical
Publication of JP7085911B2 publication Critical patent/JP7085911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

【課題】シンプルな構成でありながら消費電流の小さいコンパレータ回路、及び発振回路を提供する。【解決手段】第一定電流源と、ドレインが第一定電流源に接続され、ゲートが非反転入力端子に接続され、ソースが反転入力端子に接続された第一トランジスタと、反転入力端子と第二電源端子の間に接続された第二定電流源と、ソースが第一電源端子に接続され、ゲートが第一トランジスタのドレインに接続され、ドレインが出力端子に接続された第二トランジスタと、第二トランジスタのドレインと第二電源端子の間に接続された第三定電流源と、を備えたコンパレータ、及び、それを用いた発振回路。【選択図】図１

Description

本発明は、コンパレータ、及び、コンパレータを用いた発振回路に関する。
従来から用いられているコンパレータは、２つの入力端子の差電圧を増幅する差動増幅回路と、出力段であるソース接地増幅回路を備えている。差動増幅回路の差動対とソース接地増幅回路は、定電流源、或いは、抵抗によって生成される電流によってバイアスされることが一般的である。この様態のコンパレータの応答速度は、バイアス電流によって決まり、回路の消費電流を抑えるためにバイアス電流を小さくすると、応答速度が低下する。それに対して、消費電流を抑制しつつ、高速な応答を実現する手段として、コンパレータの入力電圧に応じてバイアス電流を変化させる構成が提案されている（例えば、特許文献１の図３参照）。
また、定電流源によって充放電されるコンデンサの電圧を検出するコンパレータを用いた発振回路もよく知られている（例えば、特許文献１の図１参照）。
特開２０１３−１５３２８８号公報
従来のコンパレータ回路は、差動増幅回路の差動対とソース接地増幅回路をバイアスするための電流源が備えられる。これら複数の電流源は、電流を小さくし過ぎると、リーク電流やノイズによって出力状態を安定に保つことが難しくなる。そのため、従来のコンパレータは、消費電流を抑制出来る程度に限界があり、非常に小さな消費電流が求められる半導体装置には好適ではない。また、それらのコンパレータを用いた発振回路においても同様の課題が生じる。
本発明は上記課題に鑑みて為され、シンプルな構成でありながら消費電流の小さいコンパレータ回路、及び、消費電流の小さい発振回路を提供することを目的とする。
本発明のコンパレータは、反転入力端子と非反転入力端子と出力端子を備えたコンパレータであって、一方の端子が第一電源端子に接続された第一定電流源と、ドレインが前記第一定電流源の他方の端子に接続され、ゲートが前記非反転入力端子に接続され、ソースが前記反転入力端子に接続された第一トランジスタと、一方の端子が前記反転入力端子に接続され、制御端子が前記出力端子に接続され、他方の端子が第二電源端子に接続された第二定電流源と、ソースが前記第一電源端子に接続され、ゲートが前記第一トランジスタのドレインに接続され、ドレインが前記出力端子に接続された第二トランジスタと、一方の端子が前記第二トランジスタのドレインに接続され、他方の端子が前記第二電源端子に接続された第三定電流源と、を備え、前記第二定電流源は、前記制御端子の電圧によってオンオフが制御され、前記第一定電流源の電流値と前記第二定電流源の電流値が等しいことを特徴とする。
また、本発明の発振回路は、第一コンパレータと第二コンパレータと充放電制御回路を備え、第一コンパレータと第二コンパレータの少なくとも一方が上記コンパレータで構成されたことを特徴とする。
本発明のコンパレータによれば、反転入力端子と非反転入力端子の電圧差が正負のいずれかの状態において第一電源と第二電源の間の電流経路が全てオフするため、消費電流を小さくすることができる。また、本発明の発振回路は、同様に消費電流を小さくすることが出来る。
本発明の実施形態のコンパレータを示す回路図である。 本実施形態のコンパレータの他の例を示す回路図である。 本実施形態のコンパレータの他の例を示す回路図である。 本実施形態のコンパレータの他の例を示す回路図である。 本実施形態のコンパレータを用いた発振回路を示す回路図である。 図５の発振回路の動作を説明するためのタイミングチャートである。 本実施形態のコンパレータを用いた発振回路の他の例を示す回路図である。 本実施形態の発振回路に用いられる基準電圧回路とコンパレータの構成例を示す回路図である。 本実施形態の発振回路に用いられる基準電圧回路とコンパレータの他の構成例を示す回路図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態のコンパレータを示す回路図である。
本実施形態のコンパレータ１００は、反転入力端子１０と、非反転入力端子１１と、出力端子１２と、ＮＭＯＳトランジスタ１３と、ＰＭＯＳトランジスタ１４と、定電流源１５、１６、１７と、を備えている。定電流源１６は、入力される制御信号によってオンオフが制御される制御端子を有している。
ＮＭＯＳトランジスタ１３は、ゲートが非反転入力端子１１に接続され、ソースが反転入力端子１０に接続され、ドレインが定電流源１５の一方の端子とＰＭＯＳトランジスタ１４のゲートに接続される。定電流源１５は、他方の端子が電源ライン１に接続される。定電流源１６は、一方の端子が反転入力端子１０に接続され、他方の端子が電源ライン２に接続され、制御端子が出力端子１２に接続される。ＰＭＯＳトランジスタ１４は、ソースが電源ライン１に接続され、ドレインが出力端子１２に接続される。定電流源１７は、一方の端子が出力端子１２に接続され、他方の端子が電源ライン２に接続される。
かかる構成のコンパレータ１００の動作について、以下に説明する。
反転入力端子１０の電圧ＶMよりも非反転入力端子１１の電圧ＶPの方が高く、電圧ＶMと電圧ＶPの電圧差がＮＭＯＳトランジスタ１３のしきい値電圧以上である時、ＮＭＯＳトランジスタ１３はオンする。定電流源１５の電流Ｉ1に対してＮＭＯＳトランジスタ１３の電流駆動能力が大きくなると、ＮＭＯＳトランジスタ１３は非飽和状態となる。ＮＭＯＳトランジスタ１３が非飽和状態になると、ＰＭＯＳトランジスタ１４のゲート電圧が電圧ＶM付近となり、ＰＭＯＳトランジスタ１４はオンする。ＰＭＯＳトランジスタ１４の電流駆動能力が定電流源１７の電流Ｉ3に対して大きくなると、出力端子１２の出力電圧ＶOは電源ライン１の電圧ＶDD付近までプルアップされる。よって、コンパレータ１００は、Ｈレベルの出力電圧ＶOを出力する。定電流源１６は、制御端子にＨレベルが入力されると、電流Ｉ2を出力する。ここで、電流Ｉ1と電流Ｉ2は一致するように設計されているので、反転入力端子１０の入力電流はほぼゼロとなる。従って、コンパレータ１００は、非反転入力端子１１がゲート入力であるので、各入力端子の入力電流は小さくなる。
反転入力端子１０の電圧ＶMと非反転入力端子１１の電圧ＶPの電圧差がＮＭＯＳトランジスタ１３のしきい値電圧以下か、あるいは、電圧ＶPよりも電圧ＶMの方が高い時、ＮＭＯＳトランジスタ１３はオフする。定電流源１５の電流Ｉ1によってＰＭＯＳトランジスタ１４のゲート電圧はＶDDまでプルアップされるので、ＰＭＯＳトランジスタ１４はオフする。ＰＭＯＳトランジスタ１４がオフすると、出力端子１２の出力電圧ＶOは定電流源１７によって電源ライン２の電圧ＶSS付近までプルダウンされる。よって、コンパレータ１００は、Ｌレベルの出力電圧ＶOを出力する。定電流源１６は、制御端子にＬレベルが入力されると、電流Ｉ2の出力を停止する。ＮＭＯＳトランジスタ１３がオフし、定電流源１６も電流出力を停止するため、反転入力端子１０の入力電流はほぼゼロとなる。従って、コンパレータ１００は、出力電圧ＶOがＨレベルである時と同様に、各入力端子の入力電流は小さくなる。
コンパレータ１００は、出力電圧ＶOがＬレベルである時、ＮＭＯＳトランジスタ１３とＰＭＯＳトランジスタ１４が共にオフしているため、電源ライン１と電源ライン２の間の電流経路が遮断され、消費電流はほぼゼロとなる。
また、上で述べたように定電流源１６の出力する電流を出力端子電圧によって変更することで入力電流を小さくすることが出来るため、高インピーダンスなノードの電圧を入力端子に受けた場合であっても、負荷効果が小さいため精度良く比較することが出来る。
なお、定電流源１５、１６、１７は、同じバイアスラインの電圧をゲートに受けるＭＯＳトランジスタによって実現可能である。従って、コンパレータ１００は、最少で５つのトランジスタで構成可能であり、シンプルな構成で回路面積を抑えつつ、消費電流を小さくすることが出来る。
図２は、本本実施形態のコンパレータの他の例を示す回路図である。
図２のコンパレータ２００は、図１のコンパレータ１００にＮＭＯＳトランジスタ１８が加えられた構成となっている。その他の構成については、コンパレータ１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
ＮＭＯＳトランジスタ１８は、ゲートがＰＭＯＳトランジスタ１４のゲートに接続され、ソースが定電流源１７の一方の端子に接続され、ドレインが出力端子１２に接続される。
上述のような構成のコンパレータ２００は、電圧ＶPと電圧ＶMがＮＭＯＳトランジスタ１３がオンする電圧であって、電圧ＶMがＮＭＯＳトランジスタ１８のしきい値電圧よりも低い時、ＮＭＯＳトランジスタ１８がオフするので、オンしているＰＭＯＳトランジスタ１４には定電流源１７の電流Ｉ3は流れない。そのため、出力電圧ＶｏがＨレベルの状態において、コンパレータ２００の電源ライン間の電流経路はＮＭＯＳトランジスタ１３を介した経路のみとなる。
このように、図２のコンパレータ２００によれば、コンパレータ１００にトランジスタを１つ追加することで、出力電圧ＶOがＨレベルである時の消費電流を小さくすることが出来る。
図３は、本実施形態のコンパレータの他の例を示す回路図である。
コンパレータ３００は、反転入力端子１０と、非反転入力端子１１と、出力端子１２と、ＰＭＯＳトランジスタ２３と、ＮＭＯＳトランジスタ２４と、定電流源２５、２６、２７と、を備えている。定電流源２６は、入力される制御信号によってオンオフが制御される制御端子を有している。
ＰＭＯＳトランジスタ２３は、ゲートが非反転入力端子１１に接続され、ソースが反転入力端子１０に接続され、ドレインが定電流源２５の一方の端子とＮＭＯＳトランジスタ２４のゲートに接続される。定電流源２５は、他方の端子が電源ライン２に接続される。定電流源２６は、一方の端子が反転入力端子１０に接続され、他方の端子が電源ライン１に接続され、制御端子が出力端子１２に接続される。ＮＭＯＳトランジスタ２４は、ソースが電源ライン２に接続され、ドレインが出力端子１２に接続される。定電流源２７は、一方の端子が出力端子１２に接続され、他方の端子が電源ライン１に接続される。
かかる構成のコンパレータ３００の動作について、以下に説明する。
非反転入力端子１１の電圧ＶPよりも反転入力端子１０の電圧ＶMの方が高く、電圧ＶMと電圧ＶPの電圧差がＰＭＯＳトランジスタ２３のしきい値電圧以上である時、ＰＭＯＳトランジスタ２３はオンする。定電流源２５の電流Ｉ4に対してＰＭＯＳトランジスタ２３の電流駆動能力が大きくなると、ＰＭＯＳトランジスタ２３は非飽和状態となる。ＰＭＯＳトランジスタ２３が非飽和状態になると、ＮＭＯＳトランジスタ２４のゲート電圧が電圧ＶM付近となり、ＮＭＯＳトランジスタ２４はオンする。ＮＭＯＳトランジスタ２４の電流駆動能力が定電流源２７の電流Ｉ6に対して大きくなると、出力端子１２の出力電圧ＶOは電源ライン２の電圧ＶSS付近までプルダウンされる。よって、コンパレータ３００は、Ｌレベルの出力電圧ＶOを出力する。定電流源２６は、制御端子にＬレベル入力されると、電流Ｉ5を出力する。ここで、電流Ｉ4と電流Ｉ5は一致するように設計されているので、反転入力端子１０の入力電流はほぼゼロとなる。従って、コンパレータ３００は、非反転入力端子１１がゲート入力であるので、各入力端子の入力電流は小さくなる。
非反転入力端子１１の電圧ＶPと反転入力端子１０の電圧ＶMの電圧差がＰＭＯＳトランジスタ２３のしきい値電圧以下か、あるいは、電圧ＶPよりも電圧ＶMの方が低い時、ＰＭＯＳトランジスタ２３はオフする。ＰＭＯＳトランジスタ２３がオフすると、定電流源２５の電流Ｉ4によってＮＭＯＳトランジスタ２４のゲート電圧は電圧ＶSSまでプルダウンされるので、ＮＭＯＳトランジスタ２４はオフする。ＮＭＯＳトランジスタ２４がオフすると、出力端子１２の出力電圧ＶOは定電流源２７によって電源ライン１の電圧ＶDD付近までプルアップされる。よって、コンパレータ３００は、Ｈレベルの出力電圧ＶOを出力する。定電流源２６は、制御端子にＨレベルが入力されると、電流Ｉ5の出力を停止する。ＰＭＯＳトランジスタ２３がオフし、定電流源２６も電流出力を停止するため、反転入力端子１０の入力電流はほぼゼロとなる。従って、コンパレータ３００は、出力電圧ＶOがＬレベルである時と同様に、各入力端子の入力電流は小さくなる。
出力電圧ＶOがＨレベルである時、ＰＭＯＳトランジスタ２３とＮＭＯＳトランジスタ２４が共にオフしているため、電源ライン１と電源ライン２の間の電流経路が遮断される。その結果、コンパレータ３００の消費電流はほぼゼロとなる。
図４は、本実施形態のコンパレータの他の例を示す回路図である。
図４のコンパレータ４００は、コンパレータ３００にＰＭＯＳトランジスタ２８が加えられた構成となっている。その他の構成については、コンパレータ３００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
ＰＭＯＳトランジスタ２８は、ゲートがＮＭＯＳトランジスタ２４のゲートに接続され、ソースが定電流源２７の一方の端子に接続され、ドレインが出力端子１２に接続される。
上述のような構成のコンパレータ４００は、電圧ＶPと電圧ＶMがＰＭＯＳトランジスタ２３がオンする電圧であって、電圧ＶMがＰＭＯＳトランジスタ２８のしきい値電圧よりも高い時、ＰＭＯＳトランジスタ２８がオフするので、オンしているＮＭＯＳトランジスタ２４には定電流源２７の電流Ｉ6は流れない。そのため、出力電圧ＶｏがＬレベルの状態において、コンパレータ４００の電源ライン間の電流経路はＰＭＯＳトランジスタ２３を介した経路のみとなる。
このように、図４のコンパレータ４００によれば、コンパレータ３００にトランジスタを１つ追加することで、出力電圧ＶOがＬレベルである時の消費電流を小さくすることが出来る。
以上説明した本実施形態のコンパレータは、コンパレータ１００、２００は出力電圧ＶOがＨレベルである時に、コンパレータ３００、４００は出力電圧ＶOがＬレベルである時に、消費電流をほぼゼロにすることが出来る。従って、出力電圧ＶOの保たれる期間が長い場合に合わせて適宜使い分けることで、より消費電流を小さくすることが出来る。
図５は、本実施形態のコンパレータを用いた発振回路を示す回路図である。
図５の発振回路５００は、定電流源３０、３１と、スイッチ３２、３３と、コンデンサ３４と、基準電圧回路３５、３６と、コンパレータ３７、３８と、充放電制御回路３９と、を備えている。基準電圧回路３５は、電源ライン２の電圧ＶSSに基づいた基準電圧ＶREFHを出力する。基準電圧回路３６は、電源ライン２の電圧ＶSSに基づいた基準電圧ＶREFHより低い基準電圧ＶREFLを出力する。コンパレータ３７、３８は、本発明のコンパレータ１００〜４００のいずれかが適宜用いられる。ここで、説明の簡略化のために、コンパレータ３７、３８は、非反転入力端子の電圧が反転入力端子の電圧を超えたらＨレベルの信号を出力するものとする。
定電流源３０は、一方の端子が電源ライン１に接続され、他方の端子がスイッチ３２の一方の導電端子に接続される。定電流源３１は、一方の端子が電源ライン２に接続され、他方の端子がスイッチ３３の一方の導電端子に接続される。スイッチ３２、３３のそれぞれ他方の導電端子は、コンデンサ３４の一方の端子と、コンパレータ３７の反転入力端子と、コンパレータ３８の非反転入力端子に接続される。コンデンサ３４の他方の端子は、電源ライン２に接続される。基準電圧回路３５は、コンパレータ３７の非反転入力端子に接続される。基準電圧回路３６は、コンパレータ３８の反転入力端子に接続される。コンパレータ３７の出力端子は、充放電制御回路３９の第一入力端子に接続される。コンパレータ３８の出力端子は、充放電制御回路３９の第二入力端子に接続される。充放電制御回路３９は、制御端子にスタンバイ信号ＶSTBが入力され、充電制御端子がスイッチ３２の制御端子に接続され、放電制御端子がスイッチ３３の制御端子に接続され、出力端子が発振回路５００の出力端子に接続される。
かかる構成の発振回路５００の動作について、以下に説明する。図６は、本発明のコンパレータを用いた発振回路の動作を説明するためのタイミングチャートである。
時刻ｔ０より前において、コンデンサ３４の電圧ＶCは基準電圧ＶREFHより高い状態にあり、充放電制御回路３９の制御端子にはスタンバイ信号ＶSTBが入力されている。充放電制御回路３９は、スタンバイ状態のとき、充電制御端子と放電制御端子からスイッチ３２、３３をオフする制御信号を出力し、出力端子からＬレベルの信号ＶOSCを出力する。スイッチ３２と３３が共にオフしている時、コンパレータ３７と３８の入力インピーダンスが高いため、コンデンサ３４の電圧ＶCは基準電圧ＶREFHより高い電圧を維持する。コンパレータ３７は、電圧ＶCが基準電圧ＶREFHより高いのでＬレベルを出力する。コンパレータ３８は、電圧ＶCが基準電圧ＶREFLより高いのでＬレベルを出力する。
時刻ｔ０において、スタンバイ信号ＶSTBが解除されると、充放電制御回路３９は、コンパレータ３７のＬレベルの出力信号に基づいてスイッチ３３をオンに制御する。スイッチ３３がオンすると、コンデンサ３４は、定電流源３１の電流によって放電される（放電状態）。そして、電圧ＶCが基準電圧ＶREFHより低くなると、コンパレータ３７はＨレベルを出力する。
コンデンサ３４が定電流源３１の電流によって放電され、時刻ｔ１において、電圧ＶCが基準電圧ＶREFLより低くなると、コンパレータ３８は、Ｈレベルを出力する。充放電制御回路３９は、コンパレータ３８のＨレベルの出力信号に基づいてスイッチ３２をオン、スイッチ３３をオフに制御する。スイッチ３２がオンすると、コンデンサ３４は、定電流源３０の電流によって充電される（充電状態）。そして、電圧ＶCが基準電圧ＶREFLより高くなると、コンパレータ３８はＬレベルを出力する。また、充放電制御回路３９は、コンパレータ３８の出力信号がＬレベルからＨレベルになると、信号ＶOSCをＨレベルにする。
コンデンサ３４が定電流源３０の電流によって充電され、時刻ｔ２において、電圧ＶCが基準電圧ＶREFHより高くなると、コンパレータ３７は、Ｌレベルを出力する。充放電制御回路３９は、コンパレータ３７のＬレベルの出力信号に基づいてスイッチ３２をオフ、スイッチ３３をオンに制御する。スイッチ３３がオンすると、コンデンサ３４は、定電流源３１の電流によって放電される。また、充放電制御回路３９は、コンパレータ３７の出力信号がＨレベルからＬレベルになると、信号ＶOSCをＬレベルにする。
以上の動作を繰り返すことによって、発振回路５００は、出力端子から信号ＶOSCを出力する。信号ＶOSCの周期Ｔは、充電電流ＩC、放電電流ＩD、コンデンサ３４の容量値Ｃ、基準電圧ＶREFH、ＶREFLを用いて式（１）で表される。
Ｔ＝Ｃ×（ＶREFH−ＶREFL）×（ＩC -1＋ＩD -1） （１）
式（１）において、正確には基準電圧ＶREFH及びＶREFLにコンパレータ３７及び３８の入力トランジスタ（ＮＭＯＳトランジスタ１３）のしきい値電圧が含まれるが、コンパレータ３７とコンパレータ３８を同様の構成にすることで、しきい値電圧のばらつきを相殺することが出来る。従って、発振回路５００の発振周期Ｔは、ＮＭＯＳトランジスタ１３の特性のばらつきに影響を受けず、精度を高くすることが出来る。
以上説明した発振回路５００は、本発明のコンパレータを用いることで、発振精度を犠牲にすることなく、消費電流を非常に小さくすることが出来る。
図示しないが、例えば、コンパレータ３７を図１または図２のコンパレータで構成し、コンパレータ３８を図１または図２のコンパレータの出力をインバータで反転する構成とすれば、発振回路５００がスタンバイ状態の時にコンパレータ３７、３８の消費電流をほぼゼロにすることが出来る。また例えば、コンパレータ３７を図３または図４のコンパレータで構成し、コンパレータ３８を図１または図２のコンパレータで構成すれば、発振動作中のコンパレータ３７、３８の消費電流をほぼゼロにすることが出来る。
上述の構成のどちらを用いるかは、搭載される電子回路においてスタンバイ状態と発振状態のどちらの時間が長いかで、適宜選択されれば良い。
なお、コンパレータの反転入力端子の入力電流を決定する定電流源１５、１６、２５、２６の電流値よりも定電流源３０、３１の電流値を大きく設定することが望ましい。このようにすると、各コンパレータの反転入力端子の入力電流オフセットの影響を小さくすることが出来る。
図７は、本実施形態のコンパレータを用いた発振回路の他の例を示す回路図である。図７の発振回路６００は、図５の発振回路５００のコンパータ３８に替えて、コンパータ４８を備えている。コンパータ４８は、停止制御端子を有し、一般的な差動増幅回路を備えた構成をしている。コンパータ４８の停止制御端子は、コンパータ３７の出力端子が接続されている。その他の構成については、発振回路５００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
コンパレータ４８は、停止制御端子にＬレベルの信号が入力されると、出力信号ＶCLをＬレベルに固定して、消費電流を流さない、例えば差動増幅回路の動作電流をオフする、ように制御する。従って、コンパレータ４８は、一般的なコンパレータであっても、コンパレータ３７がスタンバイ状態の時に電流を消費しないようにすることが出来る。
以上説明したように、発振回路６００によれば、コンパレータ３７のみを本実施形態のコンパレータで構成しても、スタンバイ状態において、コンパレータ３７及びコンパレータ４８の消費電流をほぼゼロにすることが出来る。
なお、発振回路６００の発振周期Ｔは、コンパレータ３７の入力トランジスタ（ＮＭＯＳトランジスタ１３）のしきい値電圧のばらつきの影響を受けるので、以下に説明する基準電圧回路３５とコンパレータ３７の回路構成にすることが好ましい。
図８は、本実施形態の発振回路に用いられる基準電圧回路３５とコンパレータ３７の構成例を示す回路図である。
基準電圧回路３５は、基準電圧源５１と、抵抗５２、５３と、誤差増幅器５４と、ＰＭＯＳトランジスタ５５と、ＮＭＯＳトランジスタ５６とを備えている。コンパレータ３７には、図２に示したコンパレータ２００を用いて、対応する回路要素には同一の符号を付している。例えば、定電流源１５はＰＭＯＳトランジスタ１５に相当し、定電流源１６はＰＭＯＳトランジスタ４０、ＮＭＯＳトランジスタ４１、４２、４３に相当する。また、ＮＭＯＳトランジスタ４１のゲートは、定電流源１６のオンオフが制御される制御端子である。
誤差増幅器５４は、反転入力端子に基準電圧源５１が接続され、非反転入力端子に抵抗５２と抵抗５３の接続点が接続され、出力端子がＰＭＯＳトランジスタ５５、４０、１５のゲートに接続される。ＰＭＯＳトランジスタ５５は、ソースが電源ライン１に接続され、ドレインがＮＭＯＳトランジスタ５６のドレインとゲートに接続される。ＮＭＯＳトランジスタ５６は、ドレインとゲートがコンパレータ３７の非反転入力端子１１に接続され、ソースが抵抗５２に接続される。
ＰＭＯＳトランジスタ４０は、ソースが電源ライン１に接続され、ドレインがＮＭＯＳトランジスタ４１のドレインに接続される。ＮＭＯＳトランジスタ４１は、ゲートがコンパレータ３７の出力端子１２に接続され、ソースがＮＭＯＳトランジスタ４２のドレインとゲートに接続される。ＮＭＯＳトランジスタ４２は、ソースが電源ライン２に接続され、ドレインとゲートがＮＭＯＳトランジスタ４３のゲートに接続される。ＮＭＯＳトランジスタ４３は、ソースが電源ライン２に接続され、ドレインがコンパレータ３７の反転入力端子１０に接続される。コンパレータ３７の他の回路は、図２のコンパレータ２００と同様に接続される。
誤差増幅器５４は、抵抗５２と抵抗５３の接続点の電圧が基準電圧源５１の出力する基準電圧と等しくなるようにＰＭＯＳトランジスタ５５のゲート電圧を制御する。基準電圧源５１と抵抗５２と抵抗５３は、ＮＭＯＳトランジスタ５６のソースの電圧が基準電圧ＶREFHになるように設定される。
ＮＭＯＳトランジスタ５６は、ＰＭＯＳトランジスタ５５が流す電流によってバイアスされ、ゲートに基準電圧ＶREFHよりＮＭＯＳトランジスタ５６のしきい値電圧だけ高い電圧を発生して、ＮＭＯＳトランジスタ１３のゲートに電圧ＶPとして入力する。ＰＭＯＳトランジスタ１５は、ゲートにＰＭＯＳトランジスタ５５と同じ電圧が入力されるので、ＰＭＯＳトランジスタ５５の電流と比例した電流を流す。ＮＭＯＳトランジスタ５６とＮＭＯＳトランジスタ１３のＷ／Ｌ長比を同一に設計すると、共に飽和状態で動作する場合のゲート・ソース間電圧が等しくなる。従って、コンパレータ３７の反転入力端子の電圧ＶMは、基準電圧ＶREFHと等しくなる。
また、ＰＭＯＳトランジスタ４０は、ゲートにＰＭＯＳトランジスタ５５と同じ電圧が入力されるので、ＮＭＯＳトランジスタ４２、４３から成るカレントミラーを介して流れる電流もＰＭＯＳトランジスタ５５の電流と比例した電流になる。従って、ＰＭＯＳトランジスタ１５の電流とＰＭＯＳトランジスタ４０の電流、即ち定電流源１６の電流を容易に一致させることが出来る。
以上説明したように、図８の基準電圧回路３５とコンパレータ３７を用いた発振回路６００は、式（１）の（ＶREFH−ＶREFL）の項がＮＭＯＳトランジスタ１３の特性のばらつきの影響を受けず、発振周期Ｔの精度を高くすることが出来る。
図９は、本実施形態の発振回路に用いられる基準電圧回路３５の他の構成例を示す回路図である。基準電圧回路３５は、基準電圧源５１と、抵抗５２、５３と、誤差増幅器５４と、ＮＭＯＳトランジスタ５７と、ＰＭＯＳトランジスタ５８とを備えている。
誤差増幅器５４は、非反転入力端子に基準電圧源５１が接続され、反転入力端子に抵抗５２と抵抗５３の接続点が接続され、出力端子がＮＭＯＳトランジスタ５７のゲートとコンパレータ３７の非反転入力端子１１に接続される。ＮＭＯＳトランジスタ５７は、ソースが抵抗５２に接続され、ドレインがＰＭＯＳトランジスタ５８のゲートとドレインに接続される。ＰＭＯＳトランジスタ５８は、ソースは電源ライン１に接続される。
誤差増幅器５４は、基準電圧源５１と抵抗５２と抵抗５３の設定によって、ＮＭＯＳトランジスタ５７のソースの電圧が基準電圧ＶREFHと等しくなるようにＮＭＯＳトランジスタ５７のゲート電圧を制御する。また、図８と同様に、ＰＭＯＳトランジスタ５８、４０、１５は夫々比例した電流を流す。
従って、図９の基準電圧回路３５とコンパレータ３７を用いた発振回路６００は、式（１）の（ＶREFH−ＶREFL）の項がＮＭＯＳトランジスタ１３の特性のばらつきの影響を受けず、発振周期Ｔの精度を高くすることが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。例えば、コンパレータ３７とコンパレータ４８が逆の関係になっても良い。
１０ 反転入力端子
１１ 非反転入力端子
１２ 出力端子
１５、１６、１７、２５、２６、２７、３０、３１ 定電流源
３５、３６ 基準電圧回路
３７、３８、４８ コンパレータ
３９ 充放電制御回路

Claims (5)

  1. 反転入力端子と非反転入力端子と出力端子を備えたコンパレータであって、
    一方の端子が第一電源端子に接続された第一定電流源と、
    ドレインが前記第一定電流源の他方の端子に接続され、ゲートが前記非反転入力端子に接続され、ソースが前記反転入力端子に接続された第一トランジスタと、
    一方の端子が前記反転入力端子に接続され、制御端子が前記出力端子に接続され、他方の端子が第二電源端子に接続された第二定電流源と、
    ソースが前記第一電源端子に接続され、ゲートが前記第一トランジスタのドレインに接続され、ドレインが前記出力端子に接続された第二トランジスタと、
    一方の端子が前記第二トランジスタのドレインに接続され、他方の端子が前記第二電源端子に接続された第三定電流源と、を備え、
    前記第二定電流源は、前記制御端子の電圧によってオンオフが制御され、
    前記第一定電流源の電流値と前記第二定電流源の電流値が等しい
    ことを特徴とするコンパレータ。
  2. ソースが前記第三定電流源の一方の端子に接続され、ゲートが前記第一トランジスタのドレインに接続され、ドレインが前記出力端子に接続された第三トランジスタを備えた
    ことを特徴とする請求項１に記載のコンパレータ。
  3. 一方の端子が前記第二電源端子に接続されたコンデンサと、
    前記第一電源端子と前記コンデンサの他方の端子の間に第一スイッチを介して接続された充電電流源と、
    前記コンデンサの他方の端子と前記第二電源端子の間に第二スイッチを介して接続された放電電流源と、
    非反転入力端子に第一基準電圧回路が接続され、反転入力端子に前記コンデンサの他方の端子が接続された第一コンパレータと、
    非反転入力端子に第二基準電圧回路が接続され、反転入力端子に前記コンデンサの他方の端子が接続された第二コンパレータと、
    第一入力端子に前記第一コンパレータの出力端子が接続され、第二入力端子に前記第二コンパレータの出力端子が接続され、充電制御端子が前記第一スイッチの制御端子に接続され、放電制御端子が前記第二スイッチの制御端子に接続され、出力端子が発振回路の出力端子に接続された充放電制御回路と、を備え、
    前記第一コンパレータと前記第二コンパレータの少なくとも一方が請求項１または２に記載のコンパレータで構成された
    ことを特徴とする発振回路。
  4. 前記第一コンパレータが請求項１または２に記載のコンパレータで構成され、
    前記第二コンパレータは、前記第一コンパレータの出力信号に基づいて動作停止が制御される
    ことを特徴とする請求項３に記載の発振回路。
  5. 前記第一基準電圧回路は、
    ゲートが前記第一トランジスタのゲートに接続され、前記第一トランジスタとしきい値電圧が等しい第四トランジスタを備え、
    前記第四トランジスタのソースの電圧が前記第一基準電圧である
    ことを特徴とする請求項４に記載の発振回路。
JP2018114785A 2018-06-15 2018-06-15 コンパレータ及び発振回路 Active JP7085911B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018114785A JP7085911B2 (ja) 2018-06-15 2018-06-15 コンパレータ及び発振回路
TW108119275A TWI788574B (zh) 2018-06-15 2019-06-04 比較器與振盪電路
CN201910499975.6A CN110611497B (zh) 2018-06-15 2019-06-11 比较器以及振荡电路
KR1020190069238A KR102572587B1 (ko) 2018-06-15 2019-06-12 콤퍼레이터 및 발진 회로
US16/439,028 US10666244B2 (en) 2018-06-15 2019-06-12 Comparator and oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018114785A JP7085911B2 (ja) 2018-06-15 2018-06-15 コンパレータ及び発振回路

Publications (2)

Publication Number Publication Date
JP2019220759A true JP2019220759A (ja) 2019-12-26
JP7085911B2 JP7085911B2 (ja) 2022-06-17

Family

ID=68840397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018114785A Active JP7085911B2 (ja) 2018-06-15 2018-06-15 コンパレータ及び発振回路

Country Status (5)

Country Link
US (1) US10666244B2 (ja)
JP (1) JP7085911B2 (ja)
KR (1) KR102572587B1 (ja)
CN (1) CN110611497B (ja)
TW (1) TWI788574B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687945B1 (ko) * 2020-02-12 2024-07-25 삼성디스플레이 주식회사 전원 전압 생성 장치, 이의 제어 방법 및 이를 포함하는 표시 장치
CN114665849B (zh) * 2022-02-23 2023-04-07 电子科技大学 一种高精度的电流比较器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080679A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp 電圧比較回路
JP2011182188A (ja) * 2010-03-01 2011-09-15 Semiconductor Technology Academic Research Center コンパレータ回路
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117910A (ja) * 1983-11-30 1985-06-25 Nec Corp 比較回路
JP3675291B2 (ja) * 2000-03-28 2005-07-27 富士電機デバイステクノロジー株式会社 コンパレータ
JP3991863B2 (ja) * 2002-12-27 2007-10-17 セイコーエプソン株式会社 ノコギリ波発生装置
JP4063154B2 (ja) * 2003-06-24 2008-03-19 富士電機デバイステクノロジー株式会社 発振回路
US7579878B2 (en) * 2006-08-31 2009-08-25 Itt Manufacturing Enterprises, Inc. High gain, high speed comparator operable at low current
JP4824599B2 (ja) * 2007-02-21 2011-11-30 セイコーインスツル株式会社 三角波生成回路
JP2010193036A (ja) * 2009-02-17 2010-09-02 Renesas Electronics Corp コンパレータ回路
US8350599B2 (en) * 2010-03-18 2013-01-08 Aptus Power Semiconductors Voltage comparators
US8760144B2 (en) * 2010-06-28 2014-06-24 Wuxi Vimicro Corporation Multiple-input comparator and power converter
JP5877074B2 (ja) 2012-01-24 2016-03-02 ローム株式会社 コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
JP6552908B2 (ja) * 2015-08-07 2019-07-31 株式会社東芝 発振器
JP6657962B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 半導体集積装置
US10181854B1 (en) * 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080679A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp 電圧比較回路
JP2011182188A (ja) * 2010-03-01 2011-09-15 Semiconductor Technology Academic Research Center コンパレータ回路
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置

Also Published As

Publication number Publication date
CN110611497A (zh) 2019-12-24
KR20190142227A (ko) 2019-12-26
TW202002517A (zh) 2020-01-01
US10666244B2 (en) 2020-05-26
KR102572587B1 (ko) 2023-08-30
TWI788574B (zh) 2023-01-01
CN110611497B (zh) 2023-10-03
JP7085911B2 (ja) 2022-06-17
US20190386650A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
JP4424546B2 (ja) パルス幅変調回路
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
JP2009130879A (ja) レベルシフト回路
KR100251254B1 (ko) 파워 손실을 절감할 수 있는 전압 감시 회로
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
KR102572587B1 (ko) 콤퍼레이터 및 발진 회로
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
JPWO2018055666A1 (ja) インターフェース回路
JP2017079431A (ja) 電圧比較回路
US7545128B2 (en) Regulator circuit
US10958267B2 (en) Power-on clear circuit and semiconductor device
US11075626B2 (en) Power-on clear circuit and semiconductor device
KR20220067490A (ko) 지연 회로
JP4641219B2 (ja) 出力バッファ回路
TW201830863A (zh) 電源啟動控制電路以及輸入／出控制電路
JP6665717B2 (ja) レギュレータ回路および半導体集積回路装置
JP6966367B2 (ja) 基準電圧発生回路
JP2006108778A (ja) 出力回路
JP2000151408A (ja) 電流セル及びこれを用いたディジタル／アナログ変換器
JP2024043402A (ja) コンパレータ
JP5237715B2 (ja) 出力回路
KR20050106837A (ko) 히스테리시스 특성을 갖는 비교장치
JP2011066614A (ja) 遅延発生装置および半導体試験装置
JP2010206749A (ja) 発振回路
JP2002118453A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220607

R150 Certificate of patent or registration of utility model

Ref document number: 7085911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350