JP2024043402A - コンパレータ - Google Patents

Abstract

【課題】回路電流を増加させることなく、応答特性を改善したコンパレータを提供する。【解決手段】遷移期間検出部４が、差動トランジスタＭ１及び差動トランジスタＭ２に流れる電流の比較結果が反転する遷移期間を検出する。電流制御部５が、遷移期間検出部４で検出された遷移期間中に定電流源２２から差動入力部２に電流を供給され、遷移期間以外においては定電流源２２から差動入力部２への電流を遮断する。【選択図】図１

Description

本発明は、コンパレータに関する。

地球温暖化の原因は、ＣＯ_２のような温暖効果ガスの濃度上昇により、大気の温室効果が強まったことによると考えられており、通信情報化社会の急速な進展に伴い、電子機器の低消費電力化も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、半導体集積回路に幅広く使われるコンパレータは、応答速度と消費電流が主要な性能として挙げられる。コンパレータの応答速度と消費電流は反比例の関係にあることから、消費電流を増加させずに入力信号に対する応答特性を改善し、地球温暖化の抑制に貢献しようとするものである。

半導体集積回路に用いられるコンパレータとして、図５に示すような回路が知られている（例えば特許文献１、２など参照）。図５に示されているコンパレータ１００は、差動入力部１０２と、出力部１０３と、出力バッファ回路１０６とを主たる構成要素として構成されている。

差動入力部１０２は、ソースが共通接続された差動トランジスタＭ１，Ｍ２と、そのドレインに各々接続された負荷トランジスタＭ３，Ｍ４と、差動トランジスタＭ１，Ｍ２の共通ソースと正電源電圧ＶＤＤとの間に接続された定電流源２１とにより構成されている。

出力部１０３は、負荷トランジスタＭ３，Ｍ４と各々カレントミラー接続されたトランジスタＭ５，Ｍ６と、そのドレインと正電源電圧ＶＤＤとの間に各々接続されたトランジスタＭ７，Ｍ８とから成る。トランジスタＭ７，Ｍ８をカレントミラー接続して、トランジスタＭ６のドレインとトランジスタＭ８のドレインとの接続点より、出力バッファ回路１０６を介して出力を取り出すように構成されている。

上述した従来のコンパレータ１００は、応答特性を改善するためには、回路電流を増加させないといけないという課題があった。

特許第５１４１２８９号公報 特開２００９－２４６９８５号公報

本発明は、上述した事情に鑑みてなされたものであり、その目的は、回路電流を増加させることなく、応答特性を改善したコンパレータを提供することにある。

前述した目的を達成するために、本発明に係るコンパレータは、下記［１］～［１１］を特徴としている。
［１］
第１の電流源及び第２の電流源と、前記第１の電流源及び前記第２の電流源からの電流が供給され、第１の入力電位及び第２の入力電位の電位差に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタとを有する差動入力部と、
前記第１の差動トランジスタに流れる電流を折り返す第３のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第４のトランジスタとを有し、前記第１の差動トランジスタ及び前記第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
前記第１の差動トランジスタ及び前記第２の差動トランジスタに流れる電流の比較結果が反転する遷移期間を検出する遷移期間検出部と、
前記遷移期間検出部で検出された前記遷移期間中に前記第２の電流源から前記差動入力部に供給する電流を増加させる電流制御部とを備えた、
コンパレータであること。
［２］
［１］に記載のコンパレータにおいて、
前記差動入力部が、前記第１の差動トランジスタに直列接続された第５の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第６の負荷トランジスタとを有し、
前記第３のトランジスタが、前記第５の負荷トランジスタにカレントミラー接続され、
前記第４のトランジスタが、前記第６の負荷トランジスタにカレントミラー接続された、
コンパレータであること。
［３］
［１］に記載のコンパレータにおいて、
前記出力部が、前記第３のトランジスタに直列接続された第７のトランジスタと、前記第７のトランジスタにカレントミラー接続され、前記第７のトランジスタに流れる電流を折り返す第８のトランジスタとを有し、
前記第４のトランジスタ及び前記第８のトランジスタが直列接続され、その接続点が出力となる、
コンパレータであること。
［４］
［１］に記載のコンパレータにおいて、
前記電流制御部が、前記第２の電流源と前記遷移期間検出部との間に接続され、前記遷移期間検出部で検出された前記遷移期間中に電流が増加する第９のトランジスタと、前記第２の電流源と前記第１の差動トランジスタ及び前記第２の差動トランジスタとの間に接続され、前記第９のトランジスタにカレントミラー接続された第１０のトランジスタとを有する、
コンパレータであること。
［５］
［４］に記載のコンパレータにおいて、
抵抗器が、前記第９のトランジスタのゲート又はベースとソース又はエミッタとの間に接続された、
コンパレータであること。
［６］
［４］に記載のコンパレータにおいて、
前記遷移期間検出部が、前記第１の差動トランジスタに流れる電流を折り返す第１１のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第１２のトランジスタと、前記第９のトランジスタと前記第１１のトランジスタとの間に接続された第１のスイッチ素子と、前記第９のトランジスタと前記第１２のトランジスタとの間に接続された第２のスイッチ素子とを有し、
前記第１のスイッチ素子が、前記出力部の出力に応じてオンオフ制御され、
前記第２のスイッチ素子が、前記出力部の反転出力に応じてオンオフ制御される、
コンパレータであること。
［７］
［６］に記載のコンパレータにおいて、
遅延回路が、前記第１のスイッチ素子及び前記第２のスイッチ素子と、前記出力部との間に接続された、
コンパレータであること。
［８］
［６］に記載のコンパレータにおいて、
前記遷移期間検出部が、前記第１の差動トランジスタに流れる電流を折り返す第１３のトランジスタ及び第１４のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第１５のトランジスタ及び第１６のトランジスタと、を有し、
前記第１３のトランジスタ及び前記第１５のトランジスタが、前記第９のトランジスタに直列接続され、
前記第１４のトランジスタ及び前記第１６のトランジスタが、前記第９のトランジスタに直列接続され、
前記第１３のトランジスタ及び前記第１５のトランジスタと、前記第１４のトランジスタ及び前記第１６のトランジスタが、並列接続された、
コンパレータであること。
［９］
［１］～［８］の何れか１項に記載のコンパレータにおいて、
前記差動入力部の前段に、差動増幅回路を設けた、
コンパレータであること。
［１０］
［１］～［８］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
コンパレータであること。
［１１］
［１］～［８］の何れか１項に記載のコンパレータにおいて、
前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
コンパレータであること。

本発明によれば、回路電流を増加させることなく、応答特性を改善したコンパレータを提供できる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、第１実施形態における本発明のコンパレータを示す回路図である。 図２は、第２実施形態における本発明のコンパレータを示す回路図である。 図３は、第３実施形態における本発明のコンパレータを示す回路図である。 図４は、第４実施形態における本発明のコンパレータを示す回路図である。 図５は、従来のコンパレータの一例を示す回路図である。

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

（第１実施形態）
まず、第１実施形態のコンパレータ１について図１を参照して説明する。同図に示すように、コンパレータ１は、反転入力端子Ｔ１１に入力された反転入力電位ＩＮＭ（＝第１の入力電位）と非反転入力端子Ｔ１２に入力された非反転入力電位ＩＮＰ（＝第２の入力電位）とを比較し、その比較結果を出力端子Ｔ３から出力する。コンパレータ１は、差動入力部２と、出力部３と、遷移期間検出部４と、電流制御部５と、出力バッファ回路６とを備えている。

差動入力部２は、ソースが共通接続された差動トランジスタＭ１（＝第１の差動トランジスタ），差動トランジスタＭ２（＝第２の差動トランジスタ）と、負荷トランジスタＭ３（＝第５の負荷トランジスタ），負荷トランジスタＭ４（＝第６の負荷トランジスタ）と、定電流源２１（＝第１の電流源），定電流源２２（＝第２の電流源）とを備えている。

差動トランジスタＭ１，Ｍ２は、Ｐチャンネルの電界効果トランジスタから構成されている。差動トランジスタＭ１のゲートは、反転入力端子Ｔ１１に接続され、差動トランジスタＭ２のゲートは、非反転入力端子Ｔ１２に接続されている。

負荷トランジスタＭ３，Ｍ４は、Ｎチャンネルの電界効果トランジスタから構成されている。負荷トランジスタＭ３は、ドレイン及びゲートが差動トランジスタＭ１のドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。負電源端子Ｔ２２には負電源電圧ＶＳＳが供給されている。負荷トランジスタＭ４は、ドレイン及びゲートが差動トランジスタＭ２のドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。

定電流源２１，２２は、正電源端子Ｔ２１と共通接続された差動トランジスタＭ１，Ｍ２のソースとの間に各々接続されている。正電源端子Ｔ２１には、正電源電圧ＶＤＤが供給されている。差動入力部２は、定電流源２１，２２が供給する電流（Ｉ１＋Ｉ２）を差動トランジスタＭ１，Ｍ２に分流する。差動トランジスタＭ１，Ｍ２に流れる電流の電流比（分流比）は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差に応じた値となる。

出力部３は、トランジスタＭ５（＝第３のトランジスタ），トランジスタＭ６（＝第４のトランジスタ），トランジスタＭ７（＝第７のトランジスタ），トランジスタＭ８（＝第８のトランジスタ）を備え、差動トランジスタＭ１，Ｍ２に流れる電流の比較結果を出力する。詳しく説明すると、差動トランジスタＭ２に流れる電流が差動トランジスタＭ１に流れる電流よりも大きい場合、出力部３は接続ノードＡからＬｏｗ状態（＝負電源電圧ＶＳＳ）を出力する。一方、差動トランジスタＭ１に流れる電流が差動トランジスタＭ２に流れる電流よりも大きい場合、出力部３は接続ノードＡからＨｉｇｈ状態（＝正電源電圧ＶＤＤ）を出力する。

トランジスタＭ５，Ｍ６は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５は、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ５は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ６は、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ６は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。

トランジスタＭ７，Ｍ８は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ７，Ｍ８は、ソースが共通接続され、正電源端子Ｔ２１に接続されている。トランジスタＭ７のドレインは、トランジスタＭ５のドレインに接続され、トランジスタＭ７とトランジスタＭ５とは直列接続されている。また、トランジスタＭ８は、ゲートがトランジスタＭ７のゲート及びドレインに接続されている。すなわち、トランジスタＭ８は、トランジスタＭ７にカレントミラー接続され、トランジスタＭ７に流れる電流をコピーして折り返す。

トランジスタＭ８のドレインが、トランジスタＭ６のドレインに接続され、トランジスタＭ８とトランジスタＭ６とが直列接続され、出力段を構成している。トランジスタＭ６とトランジスタＭ８との接続点（＝接続ノードＡ）が出力部３の出力となる。

本実施形態では出力バッファ回路６は、インバータ回路６１，６２から構成されている。インバータ回路６１は、入力が接続ノードＡに接続され、出力がインバータ回路６２の入力に接続されている。インバータ回路６２は、出力が出力端子Ｔ３に接続されている。

電流制御部５は、トランジスタＭ５１（＝第１０のトランジスタ），トランジスタＭ５２（＝第９のトランジスタ）と、抵抗器Ｒ１とを備えている。電流制御部５は、遷移期間検出部４で検出された後述する遷移期間中に定電流源２２から差動入力部２に電流を供給し、遷移期間以外においては定電流源２２から差動入力部２に供給される電流を遮断している。

トランジスタＭ５１，Ｍ５２は、Ｐチャンネルの電界効果トランジスタから構成されている。トランジスタＭ５１は、定電流源２２と差動トランジスタＭ１，Ｍ２のそれぞれのソースとの間に直列接続されている。トランジスタＭ５２は、ソースがトランジスタＭ５１のソースに接続され、ゲート及びドレインがトランジスタＭ５１のゲートに接続されている。すなわち、トランジスタＭ５１は、トランジスタＭ５２にカレントミラー接続され、トランジスタＭ５２に流れる電流をコピーして折り返す。

抵抗器Ｒ１は、トランジスタＭ５２のゲートとソースとの間に接続され、後述するトランジスタＭ４５，Ｍ４６のドレイン電流が少ない領域で、トランジスタＭ５２がオンするのを抑制している。

遷移期間検出部４は、トランジスタＭ４３（＝第１のスイッチ素子），トランジスタＭ４４（＝第２のスイッチ素子），トランジスタＭ４５（＝第１１のトランジスタ），トランジスタＭ４６（＝第１２のトランジスタ）と、インバータ回路４１と、遅延回路４２とを備え、差動トランジスタＭ１，Ｍ２に流れる電流の比較結果が反転する遷移期間を検出する。比較結果が反転する際は、差動トランジスタＭ１，Ｍ２に流れる電流差が小さく、ほぼ０になるため、本実施形態において、遷移期間検出部４は、電流差がほぼ０となる期間を遷移期間として検出する。

トランジスタＭ４５，Ｍ４６は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ４５は、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ４５は、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ４６は、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ４６は、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。

トランジスタＭ４３，Ｍ４４は、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ４３は、トランジスタＭ５２とトランジスタＭ４５との間に直列接続され、トランジスタＭ４４は、トランジスタＭ５２とトランジスタＭ４６との間に直列接続されている。トランジスタＭ４３は、ドレインがトランジスタＭ５２のドレイン及びゲートに接続され、ソースがトランジスタＭ４５のドレインに接続されている。トランジスタＭ４４は、ドレインがトランジスタＭ５２のドレイン及びゲートに接続され、ソースがトランジスタＭ４６のドレインに接続され、ゲートがインバータ回路４１の出力に接続されている。

遅延回路４２は、入力がインバータ回路６１の出力に接続され、出力がトランジスタＭ４３のゲート及びインバータ回路４１の入力に接続され、出力部３の出力信号が反転するタイミングとトランジスタＭ４３，Ｍ４４がオンオフするタイミングをずらすことで、誤動作やチャタリングなどに対する耐性を向上させている。

次に、上述した構成のコンパレータ１の動作について説明する。最初に、反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高く、出力端子Ｔ３の出力がＬｏｗ状態、すなわち、出力信号がほぼ負電源電圧ＶＳＳとなっている場合の動作を説明する。

反転入力電位ＩＮＭが、非反転入力電位ＩＮＰよりも高い場合、差動トランジスタＭ１よりも差動トランジスタＭ２の方に定電流源２１からの電流がより多く流れ、負荷トランジスタＭ３よりも負荷トランジスタＭ４の方に多くの電流が流れる。このため、負荷トランジスタＭ３にカレントミラー接続されるトランジスタＭ５，Ｍ４５よりも負荷トランジスタＭ４にカレントミラー接続されるトランジスタＭ６，Ｍ４６の方に多くの電流が流れる。

トランジスタＭ５に流れる小電流は、トランジスタＭ７に流れ、トランジスタＭ８のドレイン電流にコピーされる。トランジスタＭ８は小電流が流れるように動作し、トランジスタＭ６は大電流が流れるように動作するため、接続ノードＡは、Ｌｏｗ状態となる。なお、反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きい場合は、小電流が流れるトランジスタＭ３，Ｍ５，Ｍ４５，Ｍ７，Ｍ８がオフし、大電流が流れるトランジスタＭ４，Ｍ６，Ｍ４６がオンする。接続ノードＡがＬｏｗ状態となると、インバータ回路６１にＬｏｗ状態の電位が入力され、出力端子Ｔ３からＬｏｗ状態の出力信号ＶＯＵＴが出力される。接続ノードＡがＬｏｗ状態のとき、トランジスタＭ４３がオン、トランジスタＭ４４がオフとなる。

上述したように反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きく、接続ノードＡがＬｏｗ状態のとき、トランジスタＭ４６がオンとなっているが、トランジスタＭ４４はオフとなるため、トランジスタＭ４６のドレイン電流は遮断される。一方、トランジスタＭ４３はオンとなるが、トランジスタＭ４５はオフとなるため、トランジスタＭ５１，Ｍ５２がオフし、差動トランジスタＭ１，Ｍ２のソースには、定電流源２１から供給される電流Ｉ１のみが供給される。

また、反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの差が少し小さくなると、トランジスタＭ３，Ｍ５，Ｍ４５，Ｍ７，Ｍ８は少しオンして小電流が流れる。トランジスタＭ５２がオフ、トランジスタＭ４３がオンのとき、トランジスタＭ４５のドレイン電流は、抵抗器Ｒ１に流れる。トランジスタＭ４５のドレイン電流が小電流である場合、抵抗器Ｒ１の電圧降下がトランジスタＭ５２の閾値電圧以下となるため、トランジスタＭ５２がオフしたままとなる。このため、反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きい場合と同様に、トランジスタＭ５１，Ｍ５２がオフし、差動トランジスタＭ１，Ｍ２のソースには、定電流源２１から供給される電流Ｉ１のみが供給される。

次に、非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高く、出力端子Ｔ３の出力がＨｉｇｈ状態、すなわち、出力信号ＶＯＵＴがほぼ正電源電圧ＶＤＤとなっている場合の動作を説明する。

非反転入力電位ＩＮＰが、反転入力電位ＩＮＭよりも高い場合、差動トランジスタＭ２よりも差動トランジスタＭ１の方に定電流源２１からの電流がより多く流れ、負荷トランジスタＭ４よりも負荷トランジスタＭ３の方に多くの電流が流れる。このため、負荷トランジスタＭ４にカレントミラー接続されるトランジスタＭ６，Ｍ４６よりも負荷トランジスタＭ３にカレントミラー接続されるトランジスタＭ５，Ｍ４５の方に多くの電流が流れる。

トランジスタＭ５に流れる大電流は、トランジスタＭ７に流れ、トランジスタＭ８のドレイン電流にコピーされる。トランジスタＭ８は大電流が流れるように動作し、トランジスタＭ６は小電流が流れるように動作するため、接続ノードＡは、Ｈｉｇｈ状態となる。なお、反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きい場合は、小電流が流れるトランジスタＭ４，Ｍ６，Ｍ４６がオフし、大電流が流れるトランジスタＭ３，Ｍ５，Ｍ４５，Ｍ７，Ｍ８がオンする。接続ノードＡがＨｉｇｈ状態となると、インバータ回路６１にＨｉｇｈ状態の電位が入力され、出力端子Ｔ３からＨｉｇｈ状態の出力信号ＶＯＵＴが出力される。接続ノードＡがＨｉｇｈ状態のとき、トランジスタＭ４３がオフ、トランジスタＭ４４がオンとなる。

上述したように反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きく、接続ノードＡがＨｉｇｈ状態のとき、トランジスタＭ４５がオンとなっているが、トランジスタＭ４３はオフとなるため、トランジスタＭ４５のドレイン電流は遮断される。一方、トランジスタＭ４４はオンとなるが、トランジスタＭ４６はオフとなるため、トランジスタＭ５１，Ｍ５２がオフし、差動トランジスタＭ１，Ｍ２のソースには、定電流源２１から供給される電流Ｉ１のみが供給される。

また、反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの差が少し小さくなると、トランジスタＭ４，Ｍ６，Ｍ４６は少しオンして小電流が流れる。トランジスタＭ５２がオフ、トランジスタＭ４４がオンのとき、トランジスタＭ４６のドレイン電流は、抵抗器Ｒ１に流れる。トランジスタＭ４６のドレイン電流が小電流である場合、抵抗器Ｒ１の電圧降下がトランジスタＭ５２の閾値電圧以下となるため、トランジスタＭ５２がオフしたままとなる。このため、反転入力電位ＩＮＭと非反転入力電位ＩＮＰの差が大きい場合と同様に、トランジスタＭ５１，Ｍ５２がオフし、差動トランジスタＭ１，Ｍ２のソースには、定電流源２１から供給される電流Ｉ１のみが供給される。

次に、非反転入力電位ＩＮＰが反転入力電位ＩＮＭよりも低い状態から高い状態に変化し、出力端子Ｔ３の出力信号ＶＯＵＴがＬｏｗ状態からＨｉｇｈ状態に変化する際の動作は、以下の通りとなる。

非反転入力電位ＩＮＰと反転入力電位ＩＮＭとの電位差が小さくなると、トランジスタＭ４５のドレイン電流が増加し、抵抗器Ｒ１の電圧降下がトランジスタＭ５２の閾値電圧を越える。これにより、トランジスタＭ５２がオンし、トランジスタＭ５１もオンする。このため、定電流源２１から供給される電流Ｉ１に加え、定電流源２２から供給される電流がトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２へのテール電流として流れる。なお、定電流源２２からトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２に供給される電流Ｉ２は、定電流源２２から供給される電流Ｉ４からトランジスタＭ５２に流れる電流Ｉ３を差し引いた電流となる。

差動トランジスタＭ１，Ｍ２へのテール電流が増加すると、負荷トランジスタＭ３，Ｍ４に各々カレントミラー接続されるトランジスタＭ５，Ｍ６に流れる電流も増加するため、接続ノードＡがＬｏｗ状態からＨｉｇｈ状態に変化する時間も短縮される。

接続ノードＡがＨｉｇｈ状態になると、トランジスタＭ４３はオフし、トランジスタＭ４５のドレイン電流が遮断されるので、トランジスタＭ５１，Ｍ５２がオフして、定電流源２２から差動トランジスタＭ１，Ｍ２に流れる電流Ｉ２も遮断される。

すなわち、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ３のドレイン電流が増加し、接続ノードＡの電位がＬｏｗ状態からＨｉｇｈ状態に至るまでの期間において、トランジスタＭ５１がオンする。その期間、定電流源２１から供給される電流Ｉ１に加え、定電流源２２から供給される電流Ｉ２がトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２へのテール電流として流れる。

次に、反転入力電位ＩＮＭが非反転入力電位ＩＮＰよりも低い状態から高い状態に変化し、出力端子Ｔ３の出力信号ＶＯＵＴがＨｉｇｈ状態からＬｏｗ状態に変化する際の動作は、以下の通りとなる。

反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの電位差が小さくなると、トランジスタＭ４６のドレイン電流が増加し、抵抗器Ｒ１の電圧降下がトランジスタＭ５２の閾値電圧を越える。これにより、トランジスタＭ５２がオンし、トランジスタＭ５１もオンする。このため、定電流源２１から供給される電流Ｉ１に加え、定電流源２２から供給される電流がトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２へのテール電流として流れる。なお、定電流源２２からトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２に供給される電流Ｉ２は、定電流源２２から供給される電流Ｉ４からトランジスタＭ５２に流れる電流Ｉ３を差し引いた電流となる。

差動トランジスタＭ１，Ｍ２へのテール電流が増加すると、負荷トランジスタＭ３，Ｍ４に各々カレントミラー接続されるトランジスタＭ５，Ｍ６に流れる電流も増加するため、接続ノードＡがＨｉｇｈ状態からＬｏｗ状態に変化する時間も短縮される。

接続ノードＡがＬｏｗ状態になると、トランジスタＭ４４はオフし、トランジスタＭ４６のドレイン電流が遮断されるので、トランジスタＭ５１，Ｍ５２がオフして、定電流源２２から差動トランジスタＭ１，Ｍ２に流れる電流Ｉ２も遮断される。

すなわち、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ４のドレイン電流が増加し、接続ノードＡの電位がＨｉｇｈ状態からＬｏｗ状態に至るまでの期間において、トランジスタＭ５１がオンする。その期間、定電流源２１から供給される電流Ｉ１に加え、定電流源２２から供給される電流Ｉ２がトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２へのテール電流として流れる。

つまり、この第１実施形態におけるコンパレータ１は、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ３及び負荷トランジスタＭ４に流れる電流が変化する遷移期間に一時的に差動トランジスタＭ１，Ｍ２へのテール電流を電流（Ｉ１＋Ｉ２）に増加させ、出力部３の出力信号ＶＯＵＴが反転した後はテール電流を電流Ｉ１に戻している。

したがって、消費電流を増加させることなく、応答特性が改善されるという効果が得られるものとなっている。

しかも、抵抗器Ｒ１を設けることにより、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が０に近いときのみ、トランジスタＭ５１，Ｍ５２をオンする。これにより、出力信号ＶＯＵＴが反転する遷移期間でないときにトランジスタＭ５１，Ｍ５２がオンしてテール電流が増加するのを抑制することができる。

（第２実施形態）
次に、第２実施形態のコンパレータ１Ｂについて図２を参照して説明する。なお、図２において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。

同図に示すように、コンパレータ１Ｂは、第１実施形態と同様に、差動入力部２と、出力部３と、遷移期間検出部４Ｂと、電流制御部５と、出力バッファ回路６とを備えている。差動入力部２、出力部３、電流制御部５、出力バッファ回路６については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。

第１実施形態と第２実施形態とで異なる点は、遷移期間検出部４Ｂの構成である。遷移期間検出部４Ｂは、トランジスタＭ４３Ｂ（＝第１５のトランジスタ），トランジスタＭ４４Ｂ（＝第１４のトランジスタ），トランジスタＭ４５Ｂ（＝第１３のトランジスタ），トランジスタＭ４６Ｂ（＝第１６のトランジスタ）を備える。遷移期間検出部４Ｂは、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ３及び負荷トランジスタＭ４に流れる電流が変化する遷移期間に定電流源２２からトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２に電流を供給する。

トランジスタＭ４５Ｂ，Ｍ４６Ｂは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ４５Ｂは、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ４５Ｂは、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。トランジスタＭ４６Ｂは、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続され、ソースが負電源端子Ｔ２２に接続されている。すなわち、トランジスタＭ４６Ｂは、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。

トランジスタＭ４３Ｂ，Ｍ４４Ｂは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭ４３Ｂは、トランジスタＭ５２とトランジスタＭ４５Ｂとの間に直列接続されている。トランジスタＭ４３Ｂは、ソースがトランジスタＭ４５Ｂのドレインに接続され、ゲートが負荷トランジスタＭ４のゲート及びドレインに接続され、ドレインがトランジスタＭ５２のドレイン及びゲートに接続されている。すなわち、トランジスタＭ４３Ｂは、負荷トランジスタＭ４にカレントミラー接続され、負荷トランジスタＭ４に流れる電流をコピーして折り返す。

トランジスタＭ４４Ｂは、トランジスタＭ５２とトランジスタＭ４６Ｂとの間に直列接続されている。トランジスタＭ４４Ｂは、ソースがトランジスタＭ４６Ｂのドレインに接続され、ゲートが負荷トランジスタＭ３のゲート及びドレインに接続され、ドレインがトランジスタＭ５２のドレイン及びゲートに接続されている。すなわち、トランジスタＭ４４Ｂは、負荷トランジスタＭ３にカレントミラー接続され、負荷トランジスタＭ３に流れる電流をコピーして折り返す。また、トランジスタＭ４３Ｂ，Ｍ４５Ｂと、トランジスタＭ４４Ｂ，Ｍ４６Ｂと、が並列接続されている。

次に、上述した構成のコンパレータ１Ｂの動作について説明する。かかる構成におけるコンパレータ１Ｂは、後述する点を除けば、基本的には、第１実施形態と同様である。

反転入力電位ＩＮＭが非反転入力電位ＩＮＰよりも低い状態から高い状態に変化する際の動作は、以下の通りとなる。反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの電位差が小さくなると、負荷トランジスタＭ４のドレイン電流が増加し、トランジスタＭ４６Ｂ，Ｍ４３Ｂのドレイン電流が増加しようとする。一方、トランジスタＭ３のドレイン電流が減少し、トランジスタＭ４５Ｂ，Ｍ４４Ｂのドレイン電流が減少する。

非反転入力電位ＩＮＰが反転入力電位ＩＮＭよりも低い状態から高い状態に変化する際の動作は、以下の通りとなる。非反転入力電位ＩＮＰと反転入力電位ＩＮＭとの電位差が小さくなると、負荷トランジスタＭ３のドレイン電流が増加し、トランジスタＭ４５Ｂ，Ｍ４４Ｂのドレイン電流が増加しようとする。一方、トランジスタＭ４のドレイン電流が減少し、トランジスタＭ４６Ｂ，Ｍ４３Ｂのドレイン電流が減少する。

トランジスタＭ４５Ｂ，Ｍ４４Ｂは、負荷トランジスタＭ３にカレントミラー接続されているため、トランジスタＭ４５Ｂ，Ｍ４４Ｂのドレイン電流は、負荷トランジスタＭ３のドレイン電流に依存する。トランジスタＭ４６Ｂ，Ｍ４３Ｂは、負荷トランジスタＭ４にカレントミラー接続されているため、トランジスタＭ４６Ｂ，Ｍ４３Ｂのドレイン電流は、負荷トランジスタＭ４のドレイン電流に依存する。

トランジスタＭ４５Ｂ，Ｍ４３Ｂと、トランジスタＭ４６Ｂ，Ｍ４４Ｂとは、各々直列接続され、トランジスタＭ５２に接続されているため、トランジスタＭ５２に流れる電流Ｉ３は、直列接続されたそれぞれのトランジスタに流れる電流が小さい方の電流に制限される。このため、負荷トランジスタＭ３と負荷トランジスタＭ４に流れるドレイン電流が等しいときに、トランジスタＭ５２に流れる電流Ｉ３が最も大きくなる。

すなわち、トランジスタＭ４５Ｂ，Ｍ４３Ｂ及びトランジスタＭ４６Ｂ，Ｍ４４Ｂが同時にオン状態となる遷移期間において、トランジスタＭ５２のドレイン電流Ｉ３が流れトランジスタＭ５１がオンする。その期間、定電流源２１から供給される電流Ｉ１に加え、定電流源２２から供給される電流Ｉ２がトランジスタＭ５１を介して、差動トランジスタＭ１，Ｍ２へのテール電流として流れる。

つまり、この第２実施形態におけるコンパレータ１Ｂは、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ３及び負荷トランジスタＭ４に流れる電流が変化する遷移期間に一時的に差動トランジスタＭ１，Ｍ２へのテール電流を電流（Ｉ１＋Ｉ２）に増加させ、出力部３の出力信号が反転した後はテール電流を電流Ｉ１に戻している。

したがって、消費電流を増加させることなく、応答特性が改善されるという効果が得られるものとなっている。

（第３実施形態）
次に、第３実施形態のコンパレータ１Ｃについて図３を参照して説明する。なお、図３において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。

同図に示すように、コンパレータ１Ｃは、第１実施形態と同様の差動入力部２と、出力部３と、遷移期間検出部４と、電流制御部５と、出力バッファ回路６に加え、差動増幅回路７を備えている。差動入力部２、出力部３、遷移期間検出部４、電流制御部５、出力バッファ回路６については上述した第１実施形態と同様であるため、ここでは詳細な説明を省略する。

第１実施形態と第３実施形態とで異なる点は、差動入力部２の前段に、差動増幅回路７が設けられた点である。

差動増幅回路７は、反転入力７１が反転入力端子Ｔ１１に接続され、非反転入力７２が非反転入力端子Ｔ１２に接続され、負出力７３が差動トランジスタＭ１のゲートに接続され、正出力７４が差動トランジスタＭ２のゲートに接続されている。

次に、上述した構成のコンパレータ１Ｃの動作について説明する。かかる構成におけるコンパレータ１Ｃは、後述する点を除けば、基本的には、第１実施形態と同様である。

第１及び第２実施形態では、反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が小さくなり、その電位差に応じて負荷トランジスタＭ３及び負荷トランジスタＭ４に流れる電流が変化する遷移期間に一時的に差動トランジスタＭ１，Ｍ２へのテール電流を増加させているため、反転入力端子Ｔ１１と非反転入力端子Ｔ１２との間に入力される信号（＝反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの電位差）が小さい場合、常に差動トランジスタＭ１，Ｍ２へのテール電流を増加させている状態となる。すなわち、負荷トランジスタＭ３及び負荷トランジスタＭ４に流れる電流が変化する遷移期間以外でも、電流Ｉ２，Ｉ３が流れ、消費電流が抑制されない。

これに対し、第３実施形態では、差動入力部２の前段に、差動増幅回路７を設けることで、増幅された反転入力電位ＩＮＭ及び非反転入力電位ＩＮＰの電位差が、差動入力部２の差動トランジスタＭ１，Ｍ２のそれぞれのゲートに入力されるため、反転入力端子Ｔ１１と非反転入力端子Ｔ１２との間に入力される信号（＝反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの電位差）が小さい場合においても、電流Ｉ２，Ｉ３が抑制され、消費電流も抑制される。

したがって、この第３実施形態におけるコンパレータ１Ｃは、反転入力端子Ｔ１１と非反転入力端子Ｔ１２との間に入力される信号（＝反転入力電位ＩＮＭと非反転入力電位ＩＮＰとの電位差）が小さい場合においても、消費電流を増加させることなく、応答特性が改善されるという効果が得られるものとなっている。

（第４実施形態）
次に、第４実施形態のコンパレータ１Ｄについて図４を参照して説明する。なお、図４において、図１に示された回路における構成要素と同一の構成要素については、同一符号を付してその詳細な説明を省略する。

同図に示すように、コンパレータ１Ｄは、第１実施形態と同様に、差動入力部２Ｄと、出力部３Ｄと、遷移期間検出部４Ｄと、電流制御部５Ｄと、出力バッファ回路６とを備えている。

第１実施形態と第４実施形態とで異なる点は、トランジスタＭ１～Ｍ８、Ｍ４３～Ｍ４６、Ｍ５１、Ｍ５２に相当するトランジスタＭ１Ｄ～Ｍ８Ｄ、Ｍ４３Ｄ～Ｍ４６Ｄ、Ｍ５１Ｄ、Ｍ５２Ｄの導電型を逆にした点である。また、第１実施形態と第４実施形態とで異なる点は、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にした点である。

第２～第３実施形態についても同様に、トランジスタの導電型を逆にし、正電源端子Ｔ２１と負電源端子Ｔ２２との関係を逆にしてもよい。

第４実施形態も第１実施形態と同様に、消費電流を増加させることなく、応答特性が改善されるという効果が得られるものとなっている。

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

例えば、上述した第１～第４実施形態では、トランジスタが電界効果トランジスタから構成されていたが、これに限ったものではない。トランジスタの少なくとも１つ以上をバイポーラトランジスタに置き換えてもよい。この場合、トランジスタのゲートをベース、ソースをエミッタ、ドレインをコレクタに読み替えて説明することができる。

また、上述した第１～第４実施形態では、１つの負荷トランジスタＭ３（Ｄ）のゲートに２つのトランジスタＭ５（Ｄ），Ｍ４５（Ｂ，Ｄ）が接続されていたが、これに限ったものではない。２つの負荷トランジスタＭ３（Ｄ）を設け、それぞれにトランジスタＭ５（Ｄ），Ｍ４５（Ｂ，Ｄ）を接続してもよい。同様に、２つの負荷トランジスタＭ４（Ｄ）を設け、それぞれにトランジスタＭ６（Ｄ），Ｍ４６（Ｂ，Ｄ）を接続してもよい。

また、上述した第１実施形態、第３実施形態、第４実施形態では、図１、図３、図４に示すように遅延回路４２が設けられていたが、これに限ったものではない。遅延回路４２を設けずに、インバータ回路６１の出力をインバータ回路４１の入力及びトランジスタＭ４３（Ｄ）のゲートに直接接続してもよい。

また、上述した第１実施形態、第３実施形態、第４実施形態では、図１、図３、図４に示すように、トランジスタＭ５２（Ｄ）のゲートとソースとの間に抵抗器Ｒ１を接続していたが、これに限ったものではない。抵抗器Ｒ１を設けることは必須ではなく。抵抗器Ｒ１はなくてもよい。

１、１Ｂ～１Ｄ コンパレータ
２、２Ｄ 差動入力部
３、３Ｄ 出力部
４、４Ｂ、４Ｄ 遷移期間検出部
５、５Ｄ 電流制御部
７ 差動増幅回路
２１ 定電流源（第１の電流源）
２２ 定電流源（第２の電流源）
４２ 遅延回路
ＩＮＭ 反転入力電位（第１の入力電位）
ＩＮＰ 非反転入力電位（第２の入力電位）
Ｍ１ 差動トランジスタ（第１の差動トランジスタ）
Ｍ２ 差動トランジスタ（第２の差動トランジスタ）
Ｍ３ 負荷トランジスタ（第５の負荷トランジスタ）
Ｍ４ 負荷トランジスタ（第６の負荷トランジスタ）
Ｍ５ トランジスタ（第３のトランジスタ）
Ｍ６ トランジスタ（第４のトランジスタ）
Ｍ７ トランジスタ（第７のトランジスタ）
Ｍ８ トランジスタ（第８のトランジスタ）
Ｍ４３ トランジスタ（第１のスイッチ素子）
Ｍ４３Ｂ トランジスタ（第１５のトランジスタ）
Ｍ４４ トランジスタ（第２のスイッチ素子）
Ｍ４４Ｂ トランジスタ（第１４のトランジスタ）
Ｍ４５ トランジスタ（第１１のトランジスタ）
Ｍ４５Ｂ トランジスタ（第１３のトランジスタ）
Ｍ４６ トランジスタ（第１２のトランジスタ）
Ｍ４６Ｂ トランジスタ（第１６のトランジスタ）
Ｍ５１ トランジスタ（第１０のトランジスタ）
Ｍ５２ トランジスタ（第９のトランジスタ）
Ｒ１ 抵抗器

Claims (11)

1. 第１の電流源及び第２の電流源と、前記第１の電流源及び前記第２の電流源からの電流が供給され、第１の入力電位及び第２の入力電位の電位差に応じた電流比の電流が各々流れる第１の差動トランジスタ及び第２の差動トランジスタとを有する差動入力部と、
   前記第１の差動トランジスタに流れる電流を折り返す第３のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第４のトランジスタとを有し、前記第１の差動トランジスタ及び前記第２の差動トランジスタに流れる電流の比較結果を出力する出力部と、
   前記第１の差動トランジスタ及び前記第２の差動トランジスタに流れる電流の比較結果が反転する遷移期間を検出する遷移期間検出部と、
   前記遷移期間検出部で検出された前記遷移期間中に前記第２の電流源から前記差動入力部に供給する電流を増加させる電流制御部とを備えた、
   コンパレータ。
2. 請求項１に記載のコンパレータにおいて、
   前記差動入力部が、前記第１の差動トランジスタに直列接続された第５の負荷トランジスタと、前記第２の差動トランジスタに直列接続された第６の負荷トランジスタとを有し、
   前記第３のトランジスタが、前記第５の負荷トランジスタにカレントミラー接続され、
   前記第４のトランジスタが、前記第６の負荷トランジスタにカレントミラー接続された、
   コンパレータ。
3. 請求項１に記載のコンパレータにおいて、
   前記出力部が、前記第３のトランジスタに直列接続された第７のトランジスタと、前記第７のトランジスタにカレントミラー接続され、前記第７のトランジスタに流れる電流を折り返す第８のトランジスタとを有し、
   前記第４のトランジスタ及び前記第８のトランジスタが直列接続され、その接続点が出力となる、
   コンパレータ。
4. 請求項１に記載のコンパレータにおいて、
   前記電流制御部が、前記第２の電流源と前記遷移期間検出部との間に接続され、前記遷移期間検出部で検出された前記遷移期間中に電流が増加する第９のトランジスタと、前記第２の電流源と前記第１の差動トランジスタ及び前記第２の差動トランジスタとの間に接続され、前記第９のトランジスタにカレントミラー接続された第１０のトランジスタとを有する、
   コンパレータ。
5. 請求項４に記載のコンパレータにおいて、
   抵抗器が、前記第９のトランジスタのゲート又はベースとソース又はエミッタとの間に接続された、
   コンパレータ。
6. 請求項４に記載のコンパレータにおいて、
   前記遷移期間検出部が、前記第１の差動トランジスタに流れる電流を折り返す第１１のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第１２のトランジスタと、前記第９のトランジスタと前記第１１のトランジスタとの間に接続された第１のスイッチ素子と、前記第９のトランジスタと前記第１２のトランジスタとの間に接続された第２のスイッチ素子とを有し、
   前記第１のスイッチ素子が、前記出力部の出力に応じてオンオフ制御され、
   前記第２のスイッチ素子が、前記出力部の反転出力に応じてオンオフ制御される、
   コンパレータ。
7. 請求項６に記載のコンパレータにおいて、
   遅延回路が、前記第１のスイッチ素子及び前記第２のスイッチ素子と、前記出力部との間に接続された、
   コンパレータ。
8. 請求項６に記載のコンパレータにおいて、
   前記遷移期間検出部が、前記第１の差動トランジスタに流れる電流を折り返す第１３のトランジスタ及び第１４のトランジスタと、前記第２の差動トランジスタに流れる電流を折り返す第１５のトランジスタ及び第１６のトランジスタと、を有し、
   前記第１３のトランジスタ及び前記第１５のトランジスタが、前記第９のトランジスタに直列接続され、
   前記第１４のトランジスタ及び前記第１６のトランジスタが、前記第９のトランジスタに直列接続され、
   前記第１３のトランジスタ及び前記第１５のトランジスタと、前記第１４のトランジスタ及び前記第１６のトランジスタが、並列接続された、
   コンパレータ。
9. 請求項１～８の何れか１項に記載のコンパレータにおいて、
   前記差動入力部の前段に、差動増幅回路を設けた、
   コンパレータ。
10. 請求項１～８の何れか１項に記載のコンパレータにおいて、
    前記トランジスタの少なくとも１つ以上が電界効果トランジスタから構成されている、
    コンパレータ。
11. 請求項１～８の何れか１項に記載のコンパレータにおいて、
    前記トランジスタの少なくとも１つ以上がバイポーラトランジスタから構成されている、
    コンパレータ。

Images