JP3991863B2 - ノコギリ波発生装置 - Google Patents
ノコギリ波発生装置 Download PDFInfo
- Publication number
- JP3991863B2 JP3991863B2 JP2002382475A JP2002382475A JP3991863B2 JP 3991863 B2 JP3991863 B2 JP 3991863B2 JP 2002382475 A JP2002382475 A JP 2002382475A JP 2002382475 A JP2002382475 A JP 2002382475A JP 3991863 B2 JP3991863 B2 JP 3991863B2
- Authority
- JP
- Japan
- Prior art keywords
- sawtooth wave
- signal
- output
- frequency
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、ノコギリ波発生装置に関し、より詳細には、ＰＷＭ駆動装置やＰＷＭ表示装置などで用いられるノコギリ波発生装置に関する。
【０００２】
【従来の技術】
従来のノコギリ波発生装置では、水晶振動子などの固定発振周波数を利用して所望の基準周波数の信号を作り、その所望の基準周波数の信号を用いて、ノコギリ波を発生（生成）させていた。図９及び図１０を参照して、従来のノコギリ波発生装置２の構成を概略的に説明する。
図９は、従来のノコギリ波発生装置２の概略的なブロック図である。図９に示すように、従来のノコギリ波発生装置２は、水晶振動子などを用いて所定の値に固定された基準周波数を発生させる固定周波数発生部３と、その基準周波数に基づいてノコギリ波を生成するノコギリ波発生部４とを備えている。このように、従来のノコギリ波発生装置２では、その負荷としてピエゾ効果を利用する圧電素子（ピエゾ素子）などを用いること、すなわち、共振点が変動する負荷を駆動することを考慮していないため、このような固定周波数発生部３が用いられていた。
【０００３】
図１０は、図９に示すノコギリ波発生部４の１つの回路構成例を示す回路図である。この図１０に示すように、ノコギリ波発生部４は、手動（マニュアル）でその抵抗値を変更可能な可変抵抗素子４Ｒと、手動で所定の静電容量を持つ１つのコンデンサに設定（切り替え）可能な複数のコンデンサ４Ｃを含む。なお、このノコギリ波発生部４の回路では、可変抵抗素子４Ｒの抵抗値を変更することによりノコギリ波の傾きを含む形状を変更可能であり、複数のコンデンサ４Ｃを切り替えることによりノコギリ波の周期（立ち上がりから立ち下がりまでの期間）を変更可能である。
【０００４】
このように生成されたノコギリ波は、例えば、ＰＷＭ駆動装置やＰＷＭ表示装置などＰＷＭ制御が行われる装置で利用されている（例えば、特許文献１参照）。ＰＷＭ制御は、ノコギリ波の電圧波形と所定の電圧値とを電圧比較器により比較して、各種装置の駆動を制御する所定のＤＵＴＹ（デューティー）比の信号を出力し、それらの装置をオン／オフ制御するものである。
なお、この特許文献１では、共振周波数を利用した楕円振動パーツフィーダの駆動制御方法が記載されており、可変周波数電源を用いて共振点を追尾制御している（特許文献１の図６参照）。
【０００５】
【特許文献１】
特開平１１−１８０５２９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のノコギリ波発生装置では、共振点を用いた駆動装置においてＰＷＭ制御を行う場合、共振周波数が変動するためにノコギリ波を形成することができなかった。
すなわち、ＰＷＭ制御は共振駆動装置の共振周波数により生成されたノコギリ波を用いていたが、共振周波数が変動するために、所定のデューティー比で安定することがなく、デューティー比が常に変動してしまうという問題があった。
また、ＰＷＭ制御を行うための共振周波数が常に変動してしまうために、ＰＷＭ制御の基準となる一定の形状に安定したノコギリ波を形成させることができないという問題もあった。
【０００７】
したがって、上記課題を解決するために、本発明の目的は、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給することができるノコギリ波発生装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の一態様において、本発明のノコギリ波発生装置は、ノコギリ波を生成するノコギリ波発生装置であって、
所定の周波数を持つ基準信号を生成する基準信号生成手段と、
前記基準信号生成手段によって生成された前記基準信号の周波数に基づいて、ノコギリ波を形成するノコギリ波形成手段と、
前記基準信号の周波数の変動に応じて、前記ノコギリ波形成手段によって形成された前記ノコギリ波の傾きであるΔＶ／ｔを自動で補正する補正手段とを備え、
前記補正手段は、前記ノコギリ波形成手段によって形成されたノコギリ波の電圧値と予め設定された電圧値とを比較する電圧比較器を備え、
前記ノコギリ波形成手段は、定電流を出力する定電流回路と、前記定電流回路の出力電流を充電するコンデンサと、前記コンデンサに充電された電荷を放電する半導体素子とを備え、
前記電圧比較器の出力信号に基づいて、前記半導体素子のオン／オフ信号を出力して、前記コンデンサに充電された電荷の放電タイミングを制御するノコギリ波放電パルス手段を更に備え、
前記ノコギリ波放電パルス手段は、前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記電圧比較器の出力信号を保持し、その保持した信号を出力するエッジ記憶部と、前記エッジ記憶部の出力信号を所定時間遅延させて出力する遅延回路と、前記エッジ記憶部の出力信号と前記遅延回路の反転出力信号との論理積を出力するＡＮＤ回路とを備え、
前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記ＡＮＤ回路から前記遅延回路での遅延分の時間幅を持つパルス信号が出力され、該パルス信号により、前記遅延回路での遅延分に相当する期間、前記半導体素子がオンし、該期間に、前記コンデンサに充電されている電荷が放電されるよう構成されていることを特徴とする。
ここで、前記半導体素子は、ＩＧＦＥＴであってもよい。
【０００９】
本発明のノコギリ波発生装置によれば、所定の周波数を持つ基準信号が基準信号生成手段によって生成され、ノコギリ波形成手段は、この所定の周波数に基づいて、ノコギリ波を形成し、補正手段は、このように形成されたノコギリ波の傾きであるΔＶ／ｔを自動で補正する。したがって、本発明のノコギリ波発生装置によって、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給することができる。
【００１０】
ここで、好ましくは、前記補正手段は、前記基準信号生成手段によって生成された前記基準信号の立ち上がりの位相と前記電圧比較器の出力信号の位相とを比較する位相比較器と、
前記位相比較器の出力信号の高域成分をカットし、それによって得られた信号を前記ノコギリ波形成手段に帰還するローパスフィルタとを備えている。
【００１１】
また、好ましくは、前記位相比較器は、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも速い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを小さくするようにＬｏｗレベルの信号を出力し、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも遅い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを大きくするようにＨｉｇｈレベルの信号を出力する。
【００１２】
さらに、好ましくは、前記基準信号生成手段は、ＰＬＬ回路から構成される源周波数発生部と、該源周波数発生部の出力に基づいて、前記基準信号を生成する周波数発生部とを含んで構成される。
この場合、前記ＰＬＬ回路は、ピエゾ素子を共振素子として用いられてもよい。
【００１３】
好ましくは、前記定電流回路は、前記ローパスフィルタの出力信号に基づいて、出力する電流量を制御可能である。
【００１４】
また、好ましくは、前記定電流回路は、ドレイン電流の定電流特性を用いるための第２のＦＥＴと、前記第２のＦＥＴのドレイン電流の制御用に、前記第２のＦＥＴのソース電極側に接続して設けられた第１のＦＥＴとから構成され、
前記第１のＦＥＴのゲート電極は、前記定電流回路の出力電流量を制御するために、前記ローパスフィルタの出力側に接続され、前記第２のＦＥＴのゲート電極及び前記第１のＦＥＴのドレイン電極は、一定の電圧値を前記定電流回路に供給する電圧源に接続されている。
【００２０】
【発明の実施の形態】
以下、図１〜図８を参照して本発明に係るノコギリ波発生装置の好適な実施形態を詳細に説明する。なお、この実施形態は例示として挙げるものであり、これにより本発明の内容を限定的に解釈すべきではない。
まず、本発明のノコギリ波発生装置１の構成を説明する。図１は、本発明のノコギリ波発生装置１の主要部（回路構成図）を示す概略的なブロック図である。この図１において、本発明のノコギリ波発生装置１は、源周波数発生部１０と、周波数発生部２０と、ノコギリ波形成部（ノコギリ波形成手段）３０と、ノコギリ波放電パルス回路（ノコギリ波放電パルス手段）４０と、増幅器５０と、電圧比較器６０と、位相比較器７０と、ローパスフィルタ（ＬＰＦ）８０とを備えている。また、ノコギリ波発生装置１は、デジタル／アナログコンバータ（ＤＡＣ）９１と、このＤＡＣ９１、源周波数発生部１０、及び周波数発生部２０に接続され、これらを制御するＣＰＵ９０とを備えている。以下、図２〜図５のブロック図を用いて、各構成要素について詳細に説明する。
【００２１】
源周波数発生部１０は、本実施形態では、水晶振動子（発振子）を含むＰＬＬ（Phase Lock Loop）回路として構成される。しかしながら、本発明はこれに限定されず、その発振周波数が安定しているならば、他の発振子を用いるＰＬＬ回路を利用してもよい。外乱などにより基準周波数が変動してしまう場合においても、本発明のノコギリ波発生装置１は、安定したノコギリ波を出力できるため有効に利用できる。
【００２２】
図２は、図１に示すノコギリ波発生装置１の源周波数発生部１０を概略的に示すブロック図である。この図２に示すように、源周波数発生部１０は、水晶振動子１０１と、基準周波数発生部１０２と、１／Ｍ分周器１０３と、位相比較器１０４と、ＬＰＦ１０５と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１０６と、１／Ｎ分周器１０７とを備える。なお、１／Ｍ分周器１０３及び１／Ｎ分周器１０７は、その分周比であるＭ、Ｎの値をＣＰＵ９０によって制御される。このように、源周波数発生部１０は、２つの分周器１０３、１０７の分周比Ｍ、Ｎの値を適宜変更して所望の源周波数の信号を生成し、その信号を周波数発生部２０に出力する。
【００２３】
すなわち、水晶振動子１０１によって発振された周波数（発振周波数）に基づいて、基準周波数発生部１０２から出力された所定の周波数を持つ信号は、１／Ｍ分周器１０３によってその周波数が１／Ｍ倍に分周され、位相比較器１０４の１つの入力端子に入力される。源周波数発生部１０の出力、すなわち、ＶＣＯ１０６の出力信号がフィードバック（帰還）ループにより１／Ｎ分周器１０７に入力され、１／Ｎ分周器１０７によってその周波数が１／Ｎ倍に分周されたＶＣＯ１０６の出力信号が、位相比較器１０４のもう１つの入力端子に入力される。
【００２４】
位相比較器１０４は、上記２つの入力信号の位相（すなわち、周波数）を比較し、その比較信号（比較結果）をＬＰＦ１０５に出力する。ＶＣＯ１０６は、ＬＰＦ１０５によって高域除去された比較信号に基づいて、その出力信号を調整し、最終的に、基準周波数発生部１０２によって生成された（出力された）信号の周波数のＮ／Ｍ倍の周波数を持つ信号が、周波数発生部２０に出力される。
【００２５】
図３は、図１に示すノコギリ波発生装置１の周波数発生部２０を概略的に示すブロック図である。この図３に示すように、周波数発生部２０は、Ｈ期間形成部２０１と、Ｌ期間形成部２０２とから構成されている。Ｈ期間形成部２０１及びＬ期間形成部２０２は、ＣＰＵ９０に制御され、それによって、周波数発生部２０は、所定の周波数を有する基準信号を位相比較器７０の１つの入力端子に出力する。
【００２６】
ここで、負荷としてピエゾ効果を利用する圧電素子（ピエゾ素子）を用いる場合における共振周波数特性について説明する。図８は、圧電素子（ピエゾ素子）の共振周波数特性を示すグラフである。この図８に示すように、負荷として利用されるピエゾ素子は、共振周波数領域に共振点（共振周波数：ｆｃ）を有している。この共振点は、物理的（物性的）に決まるものであり、例えば、共振周波数が常に変動するピエゾ素子を用いた駆動装置などでは、ロータの形状や摩耗状態、湿度、あるいは負荷特性などによって変動してしまう。
【００２７】
なお、本発明のノコギリ波発生装置１がピエゾ素子を負荷として駆動させる場合には、ピエゾ素子を駆動制御する駆動信号の周波数、すなわち、上記図８の共振周波数と、本発明のノコギリ波発生装置の出力信号であるノコギリ波出力信号の周波数とが一致していなければＰＷＭ制御を正確に行うことができないので、ノコギリ波発生装置１は、共振周波数の変動に応じて、上述の源周波数発生部１０から出力する基準信号の周波数を変動させなければならない。このとき、ピエゾ素子の共振周波数が変動したという信号を受けたＣＰＵ９０は、源周波数発生部１０の１／Ｍ分周器１０３及び１／Ｎ分周器１０７の分周率を適宜設定変更して、源周波数発生部１０の出力信号の周波数を調整している。
このように、本発明のノコギリ波発生装置１は、負荷側の共振周波数の変動に応じて、源周波数発生部１０の出力信号の周波数を任意に変更するとともに、周波数発生部２０のＨ期間及びＬ期間をＣＰＵ９０の制御により変更することによって、駆動信号の周波数を任意に設定することができる。
【００２８】
図４は、図１に示すノコギリ波発生装置１のノコギリ波形成部３０を概略的に示すブロック図である。この図４に示すように、ノコギリ波形成部３０は、第１のＦＥＴ３０１と、第２のＦＥＴ３０２と、抵抗素子３０３と、コンデンサ３０４と、絶縁ゲート形電界効果トランジスタ（ＩＧＦＥＴ）（半導体素子）３０５と、（理想）電圧源３０６とを備えている。
【００２９】
第１のＦＥＴ３０１のゲート電極は、ＬＰＦ８０の出力側に接続され、第１のＦＥＴ３０１のソース電極及びドレイン電極は、それぞれ、第２のＦＥＴ３０２のソース電極及び電圧源３０６に接続される。
第２のＦＥＴ３０２のゲート電極は、第１のＦＥＴ３０１のドレイン電極及び電圧源３０６に接続される。また、第２のＦＥＴ３０２のドレイン電極は、抵抗素子３０３及びコンデンサ３０４の一方の端子に接続されるとともに、増幅器５０にも接続される。なお、コンデンサ３０４及びＩＧＦＥＴ３０５の他端は、接地（アース）される。
【００３０】
そして、第１及び第２のＦＥＴ３０１、３０２は、ＬＰＦ８０の出力信号に基づいて、所定の定電流ＩＤを出力する定電流回路３１０を構成する。この定電流回路３１０は、電圧源３０６から印加される電圧によって第２のＦＥＴ３０２のドレイン電流の最大値が決定されるが、ＬＰＦ８０の出力信号（電圧値）に基づいて第２のＦＥＴのドレイン電流の電流量をその最大値以下の範囲で上昇あるいは下降させることによって、その出力する電流量ＩＤを制御可能である。（本実施形態では、図示及び詳細な説明を省略しているが、ＬＰＦ８０の出力信号は、定電流回路の出力電流量を制御する電流制御装置の制御信号と考えることもできる。この場合も同様に、この制御信号によって定電流回路３１０が出力する電流量ＩＤを制御可能である。）すなわち、ＬＰＦ８０の出力信号がＨｉｇｈレベルの場合、そのＨｉｇｈレベルの継続時間に応じて第１のＦＥＴ３０１のゲート電極に印加される電圧が上昇し、それに応じて、第２のＦＥＴ３０２のソース−ドレイン間に流れるドレイン電流が増加する。これとは逆に、ＬＰＦ８０の出力信号がＬｏｗレベルの場合、そのＬｏｗレベルの継続時間に応じて第１のＦＥＴ３０１のゲート電極に印加される電圧が降下し、それに応じて、第２のＦＥＴ３０２のソース−ドレイン間に流れるドレイン電流が減少する。
【００３１】
ＩＧＦＥＴ３０５は、ＩＧＦＥＴ３０５のゲート電極に接続されたノコギリ波放電パルス回路４０の出力信号に基づいて、オン／オフ制御され、ＩＧＦＥＴ３０５がオフのとき、すなわち、ＩＧＦＥＴ３０５のドレイン電流が流れないとき、所定の定電流が定電流回路３１０からコンデンサ３０４に流入し、コンデンサ３０４はリニアに充電される（電荷：Ｑ＝ＩＤ×ｔ）。コンデンサ３０４の電極間の電位差（Ｖ＝Ｑ／Ｃ，Ｃはコンデンサ３０４の静電容量）は、そのままノコギリ波形成部３０の出力信号となり、この出力信号は、傾きがΔＶ／ｔの直線（ノコギリ波の一部）を形成する。
【００３２】
所定時間経過後にＩＧＦＥＴ３０５がオンすると、コンデンサ３０４に充電されていた電荷が抵抗素子３０３及びＩＧＦＥＴ３０５を介して瞬間的に放電され（放電電流：Ｉdischarge）、出力信号（電圧信号）は０となる。このような制御が連続的に行われることにより、ノコギリ波出力信号が形成される。そのノコギリ波出力信号は、増幅器５０に出力される。増幅器５０によって増幅されたノコギリ波出力信号は、このノコギリ波発生装置１の出力信号（すなわち、ノコギリ波出力信号）となる。
電圧比較器６０は、上記増幅器５０の出力電圧信号（以下、「ノコギリ波出力電圧信号」という）と、ＤＡＣ９１の出力電圧信号（所定の電圧信号）とを比較し、ノコギリ波出力電圧信号が所定の電圧信号よりも大きいときに、ノコギリ波放電パルス回路４０及び位相比較器７０にＨｉｇｈレベルを出力する。
【００３３】
図５は、図１に示すノコギリ波発生装置１のノコギリ波放電パルス回路４０を概略的に示すブロック図である。この図５に示すように、ノコギリ波放電パルス回路４０は、エッジ記憶部４０１と、遅延（DELAY）回路４０２と、エッジ記憶部４０１の出力信号と遅延回路４０２の反転出力信号とを乗算するＡＮＤ回路４０３とから構成される。ノコギリ波放電パルス回路４０は、電圧比較器６０の出力信号に基づいて、ノコギリ波形成部３０において形成されるノコギリ波のエッジを形成するための信号を出力する。
【００３４】
実際には、源周波数発生部１０の出力信号をクロック信号として、電圧比較器６０の出力信号がＨｉｇｈのとき、すなわち、ノコギリ波出力信号（電圧信号）が所定の電圧値を超えたとき、そのＨｉｇｈ信号が入力されたエッジ記憶部４０１は、そのＨｉｇｈレベルの信号を保持し、その信号を遅延回路４０２とＡＮＤ回路４０３に出力する。遅延回路４０２は、入力されたＨｉｇｈレベルの信号を所定時間だけ遅延させて出力する。そして、ＡＮＤ回路４０３は、エッジ記憶部４０１の出力信号と遅延回路４０２の反転された出力信号とを乗算し、上記所定時間の幅を持つパルス信号を出力する。このパルス信号がノコギリ波放電パルス回路４０の出力信号となる。
【００３５】
位相比較器７０は、周波数発生部２０から入力された基準信号の位相と、電圧比較器６０から入力された電圧比較信号の位相とを比較する。そして、位相比較器７０は、基準信号の周波数に対して電圧比較信号の周波数が速い場合には、２つの信号の位相の遅れ分に相当する時間だけＬｏｗレベルの信号をＬＰＦ８０に出力し、基準信号の周波数に対して電圧比較信号の周波数が遅い場合には、２つの信号の位相の進み分に相当する時間だけＨｉｇｈレベルの信号をＬＰＦ８０に出力する。
【００３６】
ＬＰＦ８０は、位相比較器７０から入力された位相比較信号の高域成分を除去し、上述のように、除去した信号をノコギリ波形成部３０の第１のＦＥＴ３０１のゲート電極に出力する。
なお、源周波数発生部１０と、周波数発生部２０とによって、基準信号生成手段が構成され、電圧比較器６０と、位相比較器７０と、ローパスフィルタ８０とによって、補正手段が構成される。
【００３７】
次に、図６及び図７のタイミングチャートを参照して、本発明のノコギリ波発生装置の一実施形態における動作を説明する。図６は、図１に示すノコギリ波発生装置１の源周波数発生部１０、周波数発生部２０及びノコギリ波放電パルス回路４０の出力信号、並びに、ノコギリ波発生装置１の出力信号を概略的に示すタイミングチャートである。
【００３８】
このタイミングチャートでは、図の上から順に、源周波数発生部１０の出力信号（図６（Ａ））、周波数発生部２０の出力信号（基準信号）（図６（Ｂ））、ノコギリ波放電パルス回路４０の出力信号（図６（Ｃ））、ノコギリ波形成部３０の３つのパターンの出力（ノコギリ波出力信号）（図６（Ｄ）〜（Ｆ））が示される。
なお、図６（Ｄ）〜（Ｆ）に示す上記３つのパターンは、定電流回路３１０からコンデンサ３０４に入力される電流値が所定の値よりも大きい場合、小さい場合、及び、同一の場合におけるノコギリ波出力信号を示している。
【００３９】
このタイミングチャートに示すように、ノコギリ波放電パルス回路４０の出力信号は、周波数発生部２０の出力信号である方形波の立ち上がりに同期してパルスを発生している。そして、このパルス信号に同期して、ノコギリ波形成部３０のコンデンサ３０４に充電された電荷が放電され、ノコギリ波形成部３０の出力信号であるノコギリ波出力信号は立ち下がる（出力電圧が０になる）。
【００４０】
また、図６（Ｄ）に示すように、定電流回路３１０の出力電流値が所定値よりも大きい場合、コンデンサ３０４に流入する電流量が大きくなり、ノコギリ波の傾きΔＶ／ｔが大きくなるために、形成されるノコギリ波は、所定のタイミング（周波数発生部２０の出力信号の立ち上がりのタイミング）よりも早くコンデンサ３０４が完全に充電されて立ち上がり、その後、ノコギリ波放電パルス回路４０から出力されたパルス信号に同期して立ち下がるまで概ね一定値（電圧源３０６の出力電圧値）で落ち着く（すなわち、ノコギリ波の傾きΔＶ／ｔが概ね０となる）。
【００４１】
逆に、図６（Ｅ）に示すように、定電流回路３１０の出力電流値が所定値よりも小さい場合、ノコギリ波の傾きΔＶ／ｔが小さくなるために、形成されるノコギリ波は、所定のタイミングになってもコンデンサ３０４が十分に充電されず、傾きΔＶ／ｔが小さいなだらかなものとなる。この場合、ノコギリ波の頂部の高さが低いため、ノコギリ波と所定の電圧値とを比較して駆動を制御するＰＷＭ制御などに用いるのにあまり適さない。
図６（Ｆ）に示すように、ノコギリ波の傾きΔＶ／ｔ及びノコギリ波放電パルスの発生タイミングが好ましい状態では、ノコギリ波形成部３０は、きれいなノコギリ波信号を出力する。
【００４２】
次いで、図７のタイミングチャートを用いて、各構成要素の出力信号の関係を詳細に説明する。図７は、図６に示すタイミングチャートの拡大図に対応する、電圧比較器６０及び位相比較器７０の出力信号を概略的に示すタイミングチャートである。
このタイミングチャートでは、図の上から順に、源周波数発生部１０の出力信号（図７（Ａ））、周波数発生部２０の出力信号（基準信号）（図７（Ｂ））、ノコギリ波形成部３０の出力信号（ノコギリ波出力信号）（図７（Ｃ））、電圧比較器６０の出力信号（図７（Ｄ））、ノコギリ波放電パルス回路４０の出力信号（図７（Ｅ））、位相比較器７０の出力信号（図７（Ｆ））が示される。
【００４３】
図７（Ｃ）に示す基準線ＤＡＣは、ＤＡＣ９１から電圧比較器６０に入力される基準電圧値である。ノコギリ波出力信号の出力値がこの基準電圧値と等しくなったときに、電圧比較器６０は、パルスを出力する（図７（Ｄ））。この電圧比較器６０から出力されるパルスに同期して、ノコギリ波放電パルス回路４０は、Ｈｉｇｈレベルの信号を出力し、遅延回路４０２によって遅延された所定時間だけそのＨｉｇｈレベルの出力を持続する（図７（Ｅ））。
【００４４】
ノコギリ波放電パルス回路４０がＨｉｇｈレベルの信号を出力している間、ノコギリ波形成部３０のＩＧＦＥＴ３０５はオンされており、コンデンサ３０４に充電された電荷が急速に放電される（図７（Ｃ））。
なお、遅延回路４０２により遅延される時間、すなわち、ノコギリ波放電パルス回路４０の出力がＨｉｇｈレベルである時間は、コンデンサ３０４の静電容量及び抵抗素子３０３の抵抗値などを考慮し、適宜設定される。
【００４５】
以下、図７に示すタイミングチャートの時系列に従って、本実施形態におけるノコギリ波発生の動作を説明する。
源周波数発生部１０の出力信号を上述の方法で分周し、周波数発生部２０の出力信号を得る。この周波数発生部２０の出力信号は、一定の周期（周波数）を持つ方形波である（図７（Ｂ））。ノコギリ波出力信号の出力値がＤＡＣ９１の基準電圧値と等しくなると（図７（Ｃ））、電圧比較器６０がそのタイミングに合わせてパルスを出力する（図７（Ｄ））。
【００４６】
電圧比較器６０のパルス信号がノコギリ波放電パルス回路４０に入力されると、遅延回路４０２の設定により、ノコギリ波放電パルス回路４０は、パルス信号のタイミングから所定時間Ｈｉｇｈレベルの信号を出力する（図７（Ｅ））。
それと同時に、位相比較器７０は、基準信号である方形波（周波数発生部２０の出力信号）の立ち上がりのタイミングと電圧比較器６０のパルス信号の出力されるタイミングとを比較する。最初のノコギリ波出力信号では、電圧比較器６０の出力タイミングが基準信号の立ち上がりタイミングよりも速いので、位相比較器７０は、ノコギリ波の傾きΔＶ／ｔを小さくするように、すなわち、コンデンサ３０４へ流入する電流量を小さくするように、ＬＰＦ８０を介して、それらの時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する（図７（Ｆ））。
【００４７】
このＬＰＦ８０の出力信号により、第１のＦＥＴ３０１のゲート電極に印加される電圧が所定値だけ下がり、定電流回路３１０の出力電流が低下する。これにより、図７（Ｃ）の二番目のノコギリ波に示すように、ノコギリ波の傾きが小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを遅らせる。
【００４８】
同様にして、図７（Ｃ）に示すように、二番目のノコギリ波でも電圧比較器６０の出力タイミングが周波数発生部２０の基準信号の立ち上がりタイミングよりも速いので、位相比較器７０は、ＬＰＦ８０を介して、その時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する。それにより、出力されるノコギリ波の傾きが更に小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを更に遅らせる。
【００４９】
三番目のノコギリ波では、上記のようにノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングが遅らされたことにより、今度は周波数発生部２０の基準信号の立ち上がりタイミングが電圧比較器６０の出力タイミングよりも速くなっているので、位相比較器７０は、今までとは逆に、その時間差に対応する時間だけＨｉｇｈレベルの信号を出力する（図７（Ｆ））。それにより、出力されるノコギリ波の傾きが今度は大きくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを進ませる。
【００５０】
また、四番目のノコギリ波では、また逆に、電圧比較器６０の出力タイミングが周波数発生部２０の基準信号の立ち上がりタイミングよりも速くなってしまうので、位相比較器７０は、ＬＰＦ８０を介して、その時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する。それにより、出力されるノコギリ波の傾きが小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを遅らせる。
最終的に、五番目のノコギリ波のように、電圧比較器６０の出力タイミングと周波数発生部２０の基準信号の立ち上がりタイミングとが一致し、これ以降、ノコギリ波形成部３０、すなわち、本発明のノコギリ波発生装置１は、良好なノコギリ波出力信号を出力（形成）することができる。
【００５１】
このように、本発明では、任意の周波数を持つ信号を発生することができる源周波数発生部１０及び源周波数発生部１０の出力信号の周波数を任意の周波数に可変設定できる周波数発生部２０において任意の周波数を持つ基準信号を生成し、生成された基準信号に基づいて、ノコギリ波形成部においてノコギリ波を形成し、位相比較器７０において、形成されたノコギリ波の頂部と基準信号の立ち上がりとを位相比較し、その位相比較の結果に基づいて該ノコギリ波の傾きであるΔＶ／ｔを自動で補正している。
【００５２】
また、この傾きΔＶ／ｔの自動補正の工程では、電圧比較器６０において、形成されたノコギリ波の電圧値が予め設定された電圧値に到達したときにパルス信号を生成し、位相比較器７０において、前記基準信号の立ち上がりの位相と前記パルス信号の位相とを比較して、前記パルス信号の位相が前記基準信号の立ち上がりの位相よりも速い場合には、第１のＦＥＴ３０１のゲート電圧を小さくすることによりコンデンサ３０４に流入する電流量を小さくして、前記ノコギリ波の傾きであるΔＶ／ｔを小さくし、前記パルス信号の位相が前記基準信号の立ち上がりの位相よりも遅い場合には、第１のＦＥＴ３０１のゲート電圧を大きくすることによりコンデンサ３０４に流入する電流量を大きくして、前記ノコギリ波の傾きであるΔＶ／ｔを大きくするように補正されるように構成される。
【００５３】
以上のように、本発明の一実施形態におけるノコギリ波発生装置１及びノコギリ波発生方法によれば、ノコギリ波形成部３０から出力されるノコギリ波の立ち下がりのタイミングと周波数発生部２０から出力される基準信号の立ち上がりのタイミングとを位相比較器７０によって比較し、その比較結果に基づいて、所定の信号をノコギリ波形成部３０に帰還（フィードバック）し、定電流回路３１０の出力電流を調整することにより、形成されたノコギリ波の傾きΔＶ／ｔを調整することができる。
したがって、本発明のノコギリ波発生装置１によって、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給する（出力する）ことができる。
【００５４】
なお、本実施形態では、基準周波数発生部１０２から発生（出力）される基準周波数の信号が負荷のピエゾ素子の共振周波数の変動に応じて設定変更する場合について説明したが、本発明はこのような場合に限らず、何らかの外乱によってノコギリ波形成部３０から出力されるノコギリ波出力信号に歪みなどが発生した場合においても適用可能である。
本実施形態では、周波数発生部２０は、源周波数発生部１０から出力される信号の周波数をＨ期間形成部２０１及びＬ期間形成部２０２を用いて分周しているが、本発明はこれに限定されず、分周器などを用いて構成されてもよい。
以上、本発明のノコギリ波発生装置を図示の各実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、ノコギリ波発生装置を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、本発明のノコギリ波発生装置に、任意の構成物が付加されていてもよい。
【図面の簡単な説明】
【図１】 本発明のノコギリ波発生装置の主要部（回路構成図）を示す概略的なブロック図である。
【図２】 図１に示すノコギリ波発生装置の源周波数発生部を概略的に示すブロック図である。
【図３】 図１に示すノコギリ波発生装置の周波数発生部を概略的に示すブロック図である。
【図４】 図１に示すノコギリ波発生装置のノコギリ波形成部を概略的に示すブロック図である。
【図５】 図１に示すノコギリ波発生装置のノコギリ波放電パルス回路を概略的に示すブロック図である。
【図６】 図１に示すノコギリ波発生装置の源周波数発生部、周波数発生部及びノコギリ波放電パルス回路の出力信号、並びに、ノコギリ波発生装置の出力信号を概略的に示すタイミングチャートである。
【図７】 図６に示すタイミングチャートの拡大図に対応する電圧比較器及び位相比較器の出力信号を概略的に示すタイミングチャートである。
【図８】 圧電素子（ピエゾ発振子）の共振周波数特性を示すグラフである。
【図９】 従来のノコギリ波発生装置の概略的なブロック図である。
【図１０】 図９に示すノコギリ波発生部の１つの回路構成例を示す回路図である。
【符号の説明】
１……ノコギリ波発生装置 １０……源周波数発生部 １０１……水晶振動子１０２……基準周波数発生部 １０３……分周器 １０４……位相比較器 １０５……ＬＰＦ １０６……ＶＣＯ １０７……分周器 ２０……周波数発生部２０１……Ｈ期間形成部 ２０２……Ｌ期間形成部 ３０……ノコギリ波形成部 ３０１……第１のＦＥＴ ３０２……第２のＦＥＴ ３０３……抵抗素子 ３０４……コンデンサ ３０５……ＩＧＦＥＴ ３０６……電圧源 ３１０……定電流回路 ４０……ノコギリ波放電パルス回路 ４０１……エッジ記憶部 ４０２……遅延回路 ４０３……ＡＮＤ回路 ５０……増幅器 ６０……電圧比較器 ７０……位相比較器 ８０……ＬＰＦ ９０……ＣＰＵ ９１……ＤＡＣ ２……従来のノコギリ波発生装置 ３……従来の固定周波数発生部 ４……従来のノコギリ波発生部
【発明の属する技術分野】
本発明は、ノコギリ波発生装置に関し、より詳細には、ＰＷＭ駆動装置やＰＷＭ表示装置などで用いられるノコギリ波発生装置に関する。
【０００２】
【従来の技術】
従来のノコギリ波発生装置では、水晶振動子などの固定発振周波数を利用して所望の基準周波数の信号を作り、その所望の基準周波数の信号を用いて、ノコギリ波を発生（生成）させていた。図９及び図１０を参照して、従来のノコギリ波発生装置２の構成を概略的に説明する。
図９は、従来のノコギリ波発生装置２の概略的なブロック図である。図９に示すように、従来のノコギリ波発生装置２は、水晶振動子などを用いて所定の値に固定された基準周波数を発生させる固定周波数発生部３と、その基準周波数に基づいてノコギリ波を生成するノコギリ波発生部４とを備えている。このように、従来のノコギリ波発生装置２では、その負荷としてピエゾ効果を利用する圧電素子（ピエゾ素子）などを用いること、すなわち、共振点が変動する負荷を駆動することを考慮していないため、このような固定周波数発生部３が用いられていた。
【０００３】
図１０は、図９に示すノコギリ波発生部４の１つの回路構成例を示す回路図である。この図１０に示すように、ノコギリ波発生部４は、手動（マニュアル）でその抵抗値を変更可能な可変抵抗素子４Ｒと、手動で所定の静電容量を持つ１つのコンデンサに設定（切り替え）可能な複数のコンデンサ４Ｃを含む。なお、このノコギリ波発生部４の回路では、可変抵抗素子４Ｒの抵抗値を変更することによりノコギリ波の傾きを含む形状を変更可能であり、複数のコンデンサ４Ｃを切り替えることによりノコギリ波の周期（立ち上がりから立ち下がりまでの期間）を変更可能である。
【０００４】
このように生成されたノコギリ波は、例えば、ＰＷＭ駆動装置やＰＷＭ表示装置などＰＷＭ制御が行われる装置で利用されている（例えば、特許文献１参照）。ＰＷＭ制御は、ノコギリ波の電圧波形と所定の電圧値とを電圧比較器により比較して、各種装置の駆動を制御する所定のＤＵＴＹ（デューティー）比の信号を出力し、それらの装置をオン／オフ制御するものである。
なお、この特許文献１では、共振周波数を利用した楕円振動パーツフィーダの駆動制御方法が記載されており、可変周波数電源を用いて共振点を追尾制御している（特許文献１の図６参照）。
【０００５】
【特許文献１】
特開平１１−１８０５２９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のノコギリ波発生装置では、共振点を用いた駆動装置においてＰＷＭ制御を行う場合、共振周波数が変動するためにノコギリ波を形成することができなかった。
すなわち、ＰＷＭ制御は共振駆動装置の共振周波数により生成されたノコギリ波を用いていたが、共振周波数が変動するために、所定のデューティー比で安定することがなく、デューティー比が常に変動してしまうという問題があった。
また、ＰＷＭ制御を行うための共振周波数が常に変動してしまうために、ＰＷＭ制御の基準となる一定の形状に安定したノコギリ波を形成させることができないという問題もあった。
【０００７】
したがって、上記課題を解決するために、本発明の目的は、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給することができるノコギリ波発生装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の一態様において、本発明のノコギリ波発生装置は、ノコギリ波を生成するノコギリ波発生装置であって、
所定の周波数を持つ基準信号を生成する基準信号生成手段と、
前記基準信号生成手段によって生成された前記基準信号の周波数に基づいて、ノコギリ波を形成するノコギリ波形成手段と、
前記基準信号の周波数の変動に応じて、前記ノコギリ波形成手段によって形成された前記ノコギリ波の傾きであるΔＶ／ｔを自動で補正する補正手段とを備え、
前記補正手段は、前記ノコギリ波形成手段によって形成されたノコギリ波の電圧値と予め設定された電圧値とを比較する電圧比較器を備え、
前記ノコギリ波形成手段は、定電流を出力する定電流回路と、前記定電流回路の出力電流を充電するコンデンサと、前記コンデンサに充電された電荷を放電する半導体素子とを備え、
前記電圧比較器の出力信号に基づいて、前記半導体素子のオン／オフ信号を出力して、前記コンデンサに充電された電荷の放電タイミングを制御するノコギリ波放電パルス手段を更に備え、
前記ノコギリ波放電パルス手段は、前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記電圧比較器の出力信号を保持し、その保持した信号を出力するエッジ記憶部と、前記エッジ記憶部の出力信号を所定時間遅延させて出力する遅延回路と、前記エッジ記憶部の出力信号と前記遅延回路の反転出力信号との論理積を出力するＡＮＤ回路とを備え、
前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記ＡＮＤ回路から前記遅延回路での遅延分の時間幅を持つパルス信号が出力され、該パルス信号により、前記遅延回路での遅延分に相当する期間、前記半導体素子がオンし、該期間に、前記コンデンサに充電されている電荷が放電されるよう構成されていることを特徴とする。
ここで、前記半導体素子は、ＩＧＦＥＴであってもよい。
【０００９】
本発明のノコギリ波発生装置によれば、所定の周波数を持つ基準信号が基準信号生成手段によって生成され、ノコギリ波形成手段は、この所定の周波数に基づいて、ノコギリ波を形成し、補正手段は、このように形成されたノコギリ波の傾きであるΔＶ／ｔを自動で補正する。したがって、本発明のノコギリ波発生装置によって、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給することができる。
【００１０】
ここで、好ましくは、前記補正手段は、前記基準信号生成手段によって生成された前記基準信号の立ち上がりの位相と前記電圧比較器の出力信号の位相とを比較する位相比較器と、
前記位相比較器の出力信号の高域成分をカットし、それによって得られた信号を前記ノコギリ波形成手段に帰還するローパスフィルタとを備えている。
【００１１】
また、好ましくは、前記位相比較器は、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも速い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを小さくするようにＬｏｗレベルの信号を出力し、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも遅い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを大きくするようにＨｉｇｈレベルの信号を出力する。
【００１２】
さらに、好ましくは、前記基準信号生成手段は、ＰＬＬ回路から構成される源周波数発生部と、該源周波数発生部の出力に基づいて、前記基準信号を生成する周波数発生部とを含んで構成される。
この場合、前記ＰＬＬ回路は、ピエゾ素子を共振素子として用いられてもよい。
【００１３】
好ましくは、前記定電流回路は、前記ローパスフィルタの出力信号に基づいて、出力する電流量を制御可能である。
【００１４】
また、好ましくは、前記定電流回路は、ドレイン電流の定電流特性を用いるための第２のＦＥＴと、前記第２のＦＥＴのドレイン電流の制御用に、前記第２のＦＥＴのソース電極側に接続して設けられた第１のＦＥＴとから構成され、
前記第１のＦＥＴのゲート電極は、前記定電流回路の出力電流量を制御するために、前記ローパスフィルタの出力側に接続され、前記第２のＦＥＴのゲート電極及び前記第１のＦＥＴのドレイン電極は、一定の電圧値を前記定電流回路に供給する電圧源に接続されている。
【００２０】
【発明の実施の形態】
以下、図１〜図８を参照して本発明に係るノコギリ波発生装置の好適な実施形態を詳細に説明する。なお、この実施形態は例示として挙げるものであり、これにより本発明の内容を限定的に解釈すべきではない。
まず、本発明のノコギリ波発生装置１の構成を説明する。図１は、本発明のノコギリ波発生装置１の主要部（回路構成図）を示す概略的なブロック図である。この図１において、本発明のノコギリ波発生装置１は、源周波数発生部１０と、周波数発生部２０と、ノコギリ波形成部（ノコギリ波形成手段）３０と、ノコギリ波放電パルス回路（ノコギリ波放電パルス手段）４０と、増幅器５０と、電圧比較器６０と、位相比較器７０と、ローパスフィルタ（ＬＰＦ）８０とを備えている。また、ノコギリ波発生装置１は、デジタル／アナログコンバータ（ＤＡＣ）９１と、このＤＡＣ９１、源周波数発生部１０、及び周波数発生部２０に接続され、これらを制御するＣＰＵ９０とを備えている。以下、図２〜図５のブロック図を用いて、各構成要素について詳細に説明する。
【００２１】
源周波数発生部１０は、本実施形態では、水晶振動子（発振子）を含むＰＬＬ（Phase Lock Loop）回路として構成される。しかしながら、本発明はこれに限定されず、その発振周波数が安定しているならば、他の発振子を用いるＰＬＬ回路を利用してもよい。外乱などにより基準周波数が変動してしまう場合においても、本発明のノコギリ波発生装置１は、安定したノコギリ波を出力できるため有効に利用できる。
【００２２】
図２は、図１に示すノコギリ波発生装置１の源周波数発生部１０を概略的に示すブロック図である。この図２に示すように、源周波数発生部１０は、水晶振動子１０１と、基準周波数発生部１０２と、１／Ｍ分周器１０３と、位相比較器１０４と、ＬＰＦ１０５と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１０６と、１／Ｎ分周器１０７とを備える。なお、１／Ｍ分周器１０３及び１／Ｎ分周器１０７は、その分周比であるＭ、Ｎの値をＣＰＵ９０によって制御される。このように、源周波数発生部１０は、２つの分周器１０３、１０７の分周比Ｍ、Ｎの値を適宜変更して所望の源周波数の信号を生成し、その信号を周波数発生部２０に出力する。
【００２３】
すなわち、水晶振動子１０１によって発振された周波数（発振周波数）に基づいて、基準周波数発生部１０２から出力された所定の周波数を持つ信号は、１／Ｍ分周器１０３によってその周波数が１／Ｍ倍に分周され、位相比較器１０４の１つの入力端子に入力される。源周波数発生部１０の出力、すなわち、ＶＣＯ１０６の出力信号がフィードバック（帰還）ループにより１／Ｎ分周器１０７に入力され、１／Ｎ分周器１０７によってその周波数が１／Ｎ倍に分周されたＶＣＯ１０６の出力信号が、位相比較器１０４のもう１つの入力端子に入力される。
【００２４】
位相比較器１０４は、上記２つの入力信号の位相（すなわち、周波数）を比較し、その比較信号（比較結果）をＬＰＦ１０５に出力する。ＶＣＯ１０６は、ＬＰＦ１０５によって高域除去された比較信号に基づいて、その出力信号を調整し、最終的に、基準周波数発生部１０２によって生成された（出力された）信号の周波数のＮ／Ｍ倍の周波数を持つ信号が、周波数発生部２０に出力される。
【００２５】
図３は、図１に示すノコギリ波発生装置１の周波数発生部２０を概略的に示すブロック図である。この図３に示すように、周波数発生部２０は、Ｈ期間形成部２０１と、Ｌ期間形成部２０２とから構成されている。Ｈ期間形成部２０１及びＬ期間形成部２０２は、ＣＰＵ９０に制御され、それによって、周波数発生部２０は、所定の周波数を有する基準信号を位相比較器７０の１つの入力端子に出力する。
【００２６】
ここで、負荷としてピエゾ効果を利用する圧電素子（ピエゾ素子）を用いる場合における共振周波数特性について説明する。図８は、圧電素子（ピエゾ素子）の共振周波数特性を示すグラフである。この図８に示すように、負荷として利用されるピエゾ素子は、共振周波数領域に共振点（共振周波数：ｆｃ）を有している。この共振点は、物理的（物性的）に決まるものであり、例えば、共振周波数が常に変動するピエゾ素子を用いた駆動装置などでは、ロータの形状や摩耗状態、湿度、あるいは負荷特性などによって変動してしまう。
【００２７】
なお、本発明のノコギリ波発生装置１がピエゾ素子を負荷として駆動させる場合には、ピエゾ素子を駆動制御する駆動信号の周波数、すなわち、上記図８の共振周波数と、本発明のノコギリ波発生装置の出力信号であるノコギリ波出力信号の周波数とが一致していなければＰＷＭ制御を正確に行うことができないので、ノコギリ波発生装置１は、共振周波数の変動に応じて、上述の源周波数発生部１０から出力する基準信号の周波数を変動させなければならない。このとき、ピエゾ素子の共振周波数が変動したという信号を受けたＣＰＵ９０は、源周波数発生部１０の１／Ｍ分周器１０３及び１／Ｎ分周器１０７の分周率を適宜設定変更して、源周波数発生部１０の出力信号の周波数を調整している。
このように、本発明のノコギリ波発生装置１は、負荷側の共振周波数の変動に応じて、源周波数発生部１０の出力信号の周波数を任意に変更するとともに、周波数発生部２０のＨ期間及びＬ期間をＣＰＵ９０の制御により変更することによって、駆動信号の周波数を任意に設定することができる。
【００２８】
図４は、図１に示すノコギリ波発生装置１のノコギリ波形成部３０を概略的に示すブロック図である。この図４に示すように、ノコギリ波形成部３０は、第１のＦＥＴ３０１と、第２のＦＥＴ３０２と、抵抗素子３０３と、コンデンサ３０４と、絶縁ゲート形電界効果トランジスタ（ＩＧＦＥＴ）（半導体素子）３０５と、（理想）電圧源３０６とを備えている。
【００２９】
第１のＦＥＴ３０１のゲート電極は、ＬＰＦ８０の出力側に接続され、第１のＦＥＴ３０１のソース電極及びドレイン電極は、それぞれ、第２のＦＥＴ３０２のソース電極及び電圧源３０６に接続される。
第２のＦＥＴ３０２のゲート電極は、第１のＦＥＴ３０１のドレイン電極及び電圧源３０６に接続される。また、第２のＦＥＴ３０２のドレイン電極は、抵抗素子３０３及びコンデンサ３０４の一方の端子に接続されるとともに、増幅器５０にも接続される。なお、コンデンサ３０４及びＩＧＦＥＴ３０５の他端は、接地（アース）される。
【００３０】
そして、第１及び第２のＦＥＴ３０１、３０２は、ＬＰＦ８０の出力信号に基づいて、所定の定電流ＩＤを出力する定電流回路３１０を構成する。この定電流回路３１０は、電圧源３０６から印加される電圧によって第２のＦＥＴ３０２のドレイン電流の最大値が決定されるが、ＬＰＦ８０の出力信号（電圧値）に基づいて第２のＦＥＴのドレイン電流の電流量をその最大値以下の範囲で上昇あるいは下降させることによって、その出力する電流量ＩＤを制御可能である。（本実施形態では、図示及び詳細な説明を省略しているが、ＬＰＦ８０の出力信号は、定電流回路の出力電流量を制御する電流制御装置の制御信号と考えることもできる。この場合も同様に、この制御信号によって定電流回路３１０が出力する電流量ＩＤを制御可能である。）すなわち、ＬＰＦ８０の出力信号がＨｉｇｈレベルの場合、そのＨｉｇｈレベルの継続時間に応じて第１のＦＥＴ３０１のゲート電極に印加される電圧が上昇し、それに応じて、第２のＦＥＴ３０２のソース−ドレイン間に流れるドレイン電流が増加する。これとは逆に、ＬＰＦ８０の出力信号がＬｏｗレベルの場合、そのＬｏｗレベルの継続時間に応じて第１のＦＥＴ３０１のゲート電極に印加される電圧が降下し、それに応じて、第２のＦＥＴ３０２のソース−ドレイン間に流れるドレイン電流が減少する。
【００３１】
ＩＧＦＥＴ３０５は、ＩＧＦＥＴ３０５のゲート電極に接続されたノコギリ波放電パルス回路４０の出力信号に基づいて、オン／オフ制御され、ＩＧＦＥＴ３０５がオフのとき、すなわち、ＩＧＦＥＴ３０５のドレイン電流が流れないとき、所定の定電流が定電流回路３１０からコンデンサ３０４に流入し、コンデンサ３０４はリニアに充電される（電荷：Ｑ＝ＩＤ×ｔ）。コンデンサ３０４の電極間の電位差（Ｖ＝Ｑ／Ｃ，Ｃはコンデンサ３０４の静電容量）は、そのままノコギリ波形成部３０の出力信号となり、この出力信号は、傾きがΔＶ／ｔの直線（ノコギリ波の一部）を形成する。
【００３２】
所定時間経過後にＩＧＦＥＴ３０５がオンすると、コンデンサ３０４に充電されていた電荷が抵抗素子３０３及びＩＧＦＥＴ３０５を介して瞬間的に放電され（放電電流：Ｉdischarge）、出力信号（電圧信号）は０となる。このような制御が連続的に行われることにより、ノコギリ波出力信号が形成される。そのノコギリ波出力信号は、増幅器５０に出力される。増幅器５０によって増幅されたノコギリ波出力信号は、このノコギリ波発生装置１の出力信号（すなわち、ノコギリ波出力信号）となる。
電圧比較器６０は、上記増幅器５０の出力電圧信号（以下、「ノコギリ波出力電圧信号」という）と、ＤＡＣ９１の出力電圧信号（所定の電圧信号）とを比較し、ノコギリ波出力電圧信号が所定の電圧信号よりも大きいときに、ノコギリ波放電パルス回路４０及び位相比較器７０にＨｉｇｈレベルを出力する。
【００３３】
図５は、図１に示すノコギリ波発生装置１のノコギリ波放電パルス回路４０を概略的に示すブロック図である。この図５に示すように、ノコギリ波放電パルス回路４０は、エッジ記憶部４０１と、遅延（DELAY）回路４０２と、エッジ記憶部４０１の出力信号と遅延回路４０２の反転出力信号とを乗算するＡＮＤ回路４０３とから構成される。ノコギリ波放電パルス回路４０は、電圧比較器６０の出力信号に基づいて、ノコギリ波形成部３０において形成されるノコギリ波のエッジを形成するための信号を出力する。
【００３４】
実際には、源周波数発生部１０の出力信号をクロック信号として、電圧比較器６０の出力信号がＨｉｇｈのとき、すなわち、ノコギリ波出力信号（電圧信号）が所定の電圧値を超えたとき、そのＨｉｇｈ信号が入力されたエッジ記憶部４０１は、そのＨｉｇｈレベルの信号を保持し、その信号を遅延回路４０２とＡＮＤ回路４０３に出力する。遅延回路４０２は、入力されたＨｉｇｈレベルの信号を所定時間だけ遅延させて出力する。そして、ＡＮＤ回路４０３は、エッジ記憶部４０１の出力信号と遅延回路４０２の反転された出力信号とを乗算し、上記所定時間の幅を持つパルス信号を出力する。このパルス信号がノコギリ波放電パルス回路４０の出力信号となる。
【００３５】
位相比較器７０は、周波数発生部２０から入力された基準信号の位相と、電圧比較器６０から入力された電圧比較信号の位相とを比較する。そして、位相比較器７０は、基準信号の周波数に対して電圧比較信号の周波数が速い場合には、２つの信号の位相の遅れ分に相当する時間だけＬｏｗレベルの信号をＬＰＦ８０に出力し、基準信号の周波数に対して電圧比較信号の周波数が遅い場合には、２つの信号の位相の進み分に相当する時間だけＨｉｇｈレベルの信号をＬＰＦ８０に出力する。
【００３６】
ＬＰＦ８０は、位相比較器７０から入力された位相比較信号の高域成分を除去し、上述のように、除去した信号をノコギリ波形成部３０の第１のＦＥＴ３０１のゲート電極に出力する。
なお、源周波数発生部１０と、周波数発生部２０とによって、基準信号生成手段が構成され、電圧比較器６０と、位相比較器７０と、ローパスフィルタ８０とによって、補正手段が構成される。
【００３７】
次に、図６及び図７のタイミングチャートを参照して、本発明のノコギリ波発生装置の一実施形態における動作を説明する。図６は、図１に示すノコギリ波発生装置１の源周波数発生部１０、周波数発生部２０及びノコギリ波放電パルス回路４０の出力信号、並びに、ノコギリ波発生装置１の出力信号を概略的に示すタイミングチャートである。
【００３８】
このタイミングチャートでは、図の上から順に、源周波数発生部１０の出力信号（図６（Ａ））、周波数発生部２０の出力信号（基準信号）（図６（Ｂ））、ノコギリ波放電パルス回路４０の出力信号（図６（Ｃ））、ノコギリ波形成部３０の３つのパターンの出力（ノコギリ波出力信号）（図６（Ｄ）〜（Ｆ））が示される。
なお、図６（Ｄ）〜（Ｆ）に示す上記３つのパターンは、定電流回路３１０からコンデンサ３０４に入力される電流値が所定の値よりも大きい場合、小さい場合、及び、同一の場合におけるノコギリ波出力信号を示している。
【００３９】
このタイミングチャートに示すように、ノコギリ波放電パルス回路４０の出力信号は、周波数発生部２０の出力信号である方形波の立ち上がりに同期してパルスを発生している。そして、このパルス信号に同期して、ノコギリ波形成部３０のコンデンサ３０４に充電された電荷が放電され、ノコギリ波形成部３０の出力信号であるノコギリ波出力信号は立ち下がる（出力電圧が０になる）。
【００４０】
また、図６（Ｄ）に示すように、定電流回路３１０の出力電流値が所定値よりも大きい場合、コンデンサ３０４に流入する電流量が大きくなり、ノコギリ波の傾きΔＶ／ｔが大きくなるために、形成されるノコギリ波は、所定のタイミング（周波数発生部２０の出力信号の立ち上がりのタイミング）よりも早くコンデンサ３０４が完全に充電されて立ち上がり、その後、ノコギリ波放電パルス回路４０から出力されたパルス信号に同期して立ち下がるまで概ね一定値（電圧源３０６の出力電圧値）で落ち着く（すなわち、ノコギリ波の傾きΔＶ／ｔが概ね０となる）。
【００４１】
逆に、図６（Ｅ）に示すように、定電流回路３１０の出力電流値が所定値よりも小さい場合、ノコギリ波の傾きΔＶ／ｔが小さくなるために、形成されるノコギリ波は、所定のタイミングになってもコンデンサ３０４が十分に充電されず、傾きΔＶ／ｔが小さいなだらかなものとなる。この場合、ノコギリ波の頂部の高さが低いため、ノコギリ波と所定の電圧値とを比較して駆動を制御するＰＷＭ制御などに用いるのにあまり適さない。
図６（Ｆ）に示すように、ノコギリ波の傾きΔＶ／ｔ及びノコギリ波放電パルスの発生タイミングが好ましい状態では、ノコギリ波形成部３０は、きれいなノコギリ波信号を出力する。
【００４２】
次いで、図７のタイミングチャートを用いて、各構成要素の出力信号の関係を詳細に説明する。図７は、図６に示すタイミングチャートの拡大図に対応する、電圧比較器６０及び位相比較器７０の出力信号を概略的に示すタイミングチャートである。
このタイミングチャートでは、図の上から順に、源周波数発生部１０の出力信号（図７（Ａ））、周波数発生部２０の出力信号（基準信号）（図７（Ｂ））、ノコギリ波形成部３０の出力信号（ノコギリ波出力信号）（図７（Ｃ））、電圧比較器６０の出力信号（図７（Ｄ））、ノコギリ波放電パルス回路４０の出力信号（図７（Ｅ））、位相比較器７０の出力信号（図７（Ｆ））が示される。
【００４３】
図７（Ｃ）に示す基準線ＤＡＣは、ＤＡＣ９１から電圧比較器６０に入力される基準電圧値である。ノコギリ波出力信号の出力値がこの基準電圧値と等しくなったときに、電圧比較器６０は、パルスを出力する（図７（Ｄ））。この電圧比較器６０から出力されるパルスに同期して、ノコギリ波放電パルス回路４０は、Ｈｉｇｈレベルの信号を出力し、遅延回路４０２によって遅延された所定時間だけそのＨｉｇｈレベルの出力を持続する（図７（Ｅ））。
【００４４】
ノコギリ波放電パルス回路４０がＨｉｇｈレベルの信号を出力している間、ノコギリ波形成部３０のＩＧＦＥＴ３０５はオンされており、コンデンサ３０４に充電された電荷が急速に放電される（図７（Ｃ））。
なお、遅延回路４０２により遅延される時間、すなわち、ノコギリ波放電パルス回路４０の出力がＨｉｇｈレベルである時間は、コンデンサ３０４の静電容量及び抵抗素子３０３の抵抗値などを考慮し、適宜設定される。
【００４５】
以下、図７に示すタイミングチャートの時系列に従って、本実施形態におけるノコギリ波発生の動作を説明する。
源周波数発生部１０の出力信号を上述の方法で分周し、周波数発生部２０の出力信号を得る。この周波数発生部２０の出力信号は、一定の周期（周波数）を持つ方形波である（図７（Ｂ））。ノコギリ波出力信号の出力値がＤＡＣ９１の基準電圧値と等しくなると（図７（Ｃ））、電圧比較器６０がそのタイミングに合わせてパルスを出力する（図７（Ｄ））。
【００４６】
電圧比較器６０のパルス信号がノコギリ波放電パルス回路４０に入力されると、遅延回路４０２の設定により、ノコギリ波放電パルス回路４０は、パルス信号のタイミングから所定時間Ｈｉｇｈレベルの信号を出力する（図７（Ｅ））。
それと同時に、位相比較器７０は、基準信号である方形波（周波数発生部２０の出力信号）の立ち上がりのタイミングと電圧比較器６０のパルス信号の出力されるタイミングとを比較する。最初のノコギリ波出力信号では、電圧比較器６０の出力タイミングが基準信号の立ち上がりタイミングよりも速いので、位相比較器７０は、ノコギリ波の傾きΔＶ／ｔを小さくするように、すなわち、コンデンサ３０４へ流入する電流量を小さくするように、ＬＰＦ８０を介して、それらの時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する（図７（Ｆ））。
【００４７】
このＬＰＦ８０の出力信号により、第１のＦＥＴ３０１のゲート電極に印加される電圧が所定値だけ下がり、定電流回路３１０の出力電流が低下する。これにより、図７（Ｃ）の二番目のノコギリ波に示すように、ノコギリ波の傾きが小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを遅らせる。
【００４８】
同様にして、図７（Ｃ）に示すように、二番目のノコギリ波でも電圧比較器６０の出力タイミングが周波数発生部２０の基準信号の立ち上がりタイミングよりも速いので、位相比較器７０は、ＬＰＦ８０を介して、その時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する。それにより、出力されるノコギリ波の傾きが更に小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを更に遅らせる。
【００４９】
三番目のノコギリ波では、上記のようにノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングが遅らされたことにより、今度は周波数発生部２０の基準信号の立ち上がりタイミングが電圧比較器６０の出力タイミングよりも速くなっているので、位相比較器７０は、今までとは逆に、その時間差に対応する時間だけＨｉｇｈレベルの信号を出力する（図７（Ｆ））。それにより、出力されるノコギリ波の傾きが今度は大きくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを進ませる。
【００５０】
また、四番目のノコギリ波では、また逆に、電圧比較器６０の出力タイミングが周波数発生部２０の基準信号の立ち上がりタイミングよりも速くなってしまうので、位相比較器７０は、ＬＰＦ８０を介して、その時間差に対応する時間だけＬｏｗレベルの信号をノコギリ波形成部３０に出力する。それにより、出力されるノコギリ波の傾きが小さくなり、ノコギリ波出力信号とＤＡＣ９１の基準電圧信号が等しくなるタイミングを遅らせる。
最終的に、五番目のノコギリ波のように、電圧比較器６０の出力タイミングと周波数発生部２０の基準信号の立ち上がりタイミングとが一致し、これ以降、ノコギリ波形成部３０、すなわち、本発明のノコギリ波発生装置１は、良好なノコギリ波出力信号を出力（形成）することができる。
【００５１】
このように、本発明では、任意の周波数を持つ信号を発生することができる源周波数発生部１０及び源周波数発生部１０の出力信号の周波数を任意の周波数に可変設定できる周波数発生部２０において任意の周波数を持つ基準信号を生成し、生成された基準信号に基づいて、ノコギリ波形成部においてノコギリ波を形成し、位相比較器７０において、形成されたノコギリ波の頂部と基準信号の立ち上がりとを位相比較し、その位相比較の結果に基づいて該ノコギリ波の傾きであるΔＶ／ｔを自動で補正している。
【００５２】
また、この傾きΔＶ／ｔの自動補正の工程では、電圧比較器６０において、形成されたノコギリ波の電圧値が予め設定された電圧値に到達したときにパルス信号を生成し、位相比較器７０において、前記基準信号の立ち上がりの位相と前記パルス信号の位相とを比較して、前記パルス信号の位相が前記基準信号の立ち上がりの位相よりも速い場合には、第１のＦＥＴ３０１のゲート電圧を小さくすることによりコンデンサ３０４に流入する電流量を小さくして、前記ノコギリ波の傾きであるΔＶ／ｔを小さくし、前記パルス信号の位相が前記基準信号の立ち上がりの位相よりも遅い場合には、第１のＦＥＴ３０１のゲート電圧を大きくすることによりコンデンサ３０４に流入する電流量を大きくして、前記ノコギリ波の傾きであるΔＶ／ｔを大きくするように補正されるように構成される。
【００５３】
以上のように、本発明の一実施形態におけるノコギリ波発生装置１及びノコギリ波発生方法によれば、ノコギリ波形成部３０から出力されるノコギリ波の立ち下がりのタイミングと周波数発生部２０から出力される基準信号の立ち上がりのタイミングとを位相比較器７０によって比較し、その比較結果に基づいて、所定の信号をノコギリ波形成部３０に帰還（フィードバック）し、定電流回路３１０の出力電流を調整することにより、形成されたノコギリ波の傾きΔＶ／ｔを調整することができる。
したがって、本発明のノコギリ波発生装置１によって、共振周波数が常に変動するピエゾ素子を用いた駆動装置をＰＷＭ制御する場合や、共振周波数を任意に変動してＰＷＭ制御を行う場合でも、共振周波数の変動に応じたノコギリ波を安定的に供給する（出力する）ことができる。
【００５４】
なお、本実施形態では、基準周波数発生部１０２から発生（出力）される基準周波数の信号が負荷のピエゾ素子の共振周波数の変動に応じて設定変更する場合について説明したが、本発明はこのような場合に限らず、何らかの外乱によってノコギリ波形成部３０から出力されるノコギリ波出力信号に歪みなどが発生した場合においても適用可能である。
本実施形態では、周波数発生部２０は、源周波数発生部１０から出力される信号の周波数をＨ期間形成部２０１及びＬ期間形成部２０２を用いて分周しているが、本発明はこれに限定されず、分周器などを用いて構成されてもよい。
以上、本発明のノコギリ波発生装置を図示の各実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、ノコギリ波発生装置を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、本発明のノコギリ波発生装置に、任意の構成物が付加されていてもよい。
【図面の簡単な説明】
【図１】 本発明のノコギリ波発生装置の主要部（回路構成図）を示す概略的なブロック図である。
【図２】 図１に示すノコギリ波発生装置の源周波数発生部を概略的に示すブロック図である。
【図３】 図１に示すノコギリ波発生装置の周波数発生部を概略的に示すブロック図である。
【図４】 図１に示すノコギリ波発生装置のノコギリ波形成部を概略的に示すブロック図である。
【図５】 図１に示すノコギリ波発生装置のノコギリ波放電パルス回路を概略的に示すブロック図である。
【図６】 図１に示すノコギリ波発生装置の源周波数発生部、周波数発生部及びノコギリ波放電パルス回路の出力信号、並びに、ノコギリ波発生装置の出力信号を概略的に示すタイミングチャートである。
【図７】 図６に示すタイミングチャートの拡大図に対応する電圧比較器及び位相比較器の出力信号を概略的に示すタイミングチャートである。
【図８】 圧電素子（ピエゾ発振子）の共振周波数特性を示すグラフである。
【図９】 従来のノコギリ波発生装置の概略的なブロック図である。
【図１０】 図９に示すノコギリ波発生部の１つの回路構成例を示す回路図である。
【符号の説明】
１……ノコギリ波発生装置 １０……源周波数発生部 １０１……水晶振動子１０２……基準周波数発生部 １０３……分周器 １０４……位相比較器 １０５……ＬＰＦ １０６……ＶＣＯ １０７……分周器 ２０……周波数発生部２０１……Ｈ期間形成部 ２０２……Ｌ期間形成部 ３０……ノコギリ波形成部 ３０１……第１のＦＥＴ ３０２……第２のＦＥＴ ３０３……抵抗素子 ３０４……コンデンサ ３０５……ＩＧＦＥＴ ３０６……電圧源 ３１０……定電流回路 ４０……ノコギリ波放電パルス回路 ４０１……エッジ記憶部 ４０２……遅延回路 ４０３……ＡＮＤ回路 ５０……増幅器 ６０……電圧比較器 ７０……位相比較器 ８０……ＬＰＦ ９０……ＣＰＵ ９１……ＤＡＣ ２……従来のノコギリ波発生装置 ３……従来の固定周波数発生部 ４……従来のノコギリ波発生部
Claims (7)
- ノコギリ波を生成するノコギリ波発生装置であって、
所定の周波数を持つ基準信号を生成する基準信号生成手段と、
前記基準信号生成手段によって生成された前記基準信号の周波数に基づいて、ノコギリ波を形成するノコギリ波形成手段と、
前記基準信号の周波数の変動に応じて、前記ノコギリ波形成手段によって形成された前記ノコギリ波の傾きであるΔＶ／ｔを自動で補正する補正手段とを備え、
前記補正手段は、前記ノコギリ波形成手段によって形成されたノコギリ波の電圧値と予め設定された電圧値とを比較する電圧比較器を備え、
前記ノコギリ波形成手段は、定電流を出力する定電流回路と、前記定電流回路の出力電流を充電するコンデンサと、前記コンデンサに充電された電荷を放電する半導体素子とを備え、
前記電圧比較器の出力信号に基づいて、前記半導体素子のオン／オフ信号を出力して、前記コンデンサに充電された電荷の放電タイミングを制御するノコギリ波放電パルス手段を更に備え、
前記ノコギリ波放電パルス手段は、前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記電圧比較器の出力信号を保持し、その保持した信号を出力するエッジ記憶部と、前記エッジ記憶部の出力信号を所定時間遅延させて出力する遅延回路と、前記エッジ記憶部の出力信号と前記遅延回路の反転出力信号との論理積を出力するＡＮＤ回路とを備え、
前記ノコギリ波の電圧値が前記予め設定された電圧値を超えたとき、前記ＡＮＤ回路から前記遅延回路での遅延分の時間幅を持つパルス信号が出力され、該パルス信号により、前記遅延回路での遅延分に相当する期間、前記半導体素子がオンし、該期間に、前記コンデンサに充電されている電荷が放電されるよう構成されていることを特徴とするノコギリ波発生装置。 - 前記半導体素子は、ＩＧＦＥＴである請求項１に記載のノコギリ波発生装置。
- 前記補正手段は、前記基準信号生成手段によって生成された前記基準信号の立ち上がりの位相と前記電圧比較器の出力信号の位相とを比較する位相比較器と、
前記位相比較器の出力信号の高域成分をカットし、それによって得られた信号を前記ノコギリ波形成手段に帰還するローパスフィルタとを備える請求項１又は２に記載のノコギリ波発生装置。 - 前記位相比較器は、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも速い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを小さくするようにＬｏｗレベルの信号を出力し、前記電圧比較器の出力信号の位相が前記基準信号の立ち上がりの位相よりも遅い場合には、前記ノコギリ波の傾きであるΔＶ／ｔを大きくするようにＨｉｇｈレベルの信号を出力する請求項３に記載のノコギリ波発生装置。
- 前記基準信号生成手段は、ＰＬＬ回路から構成される源周波数発生部と、該源周波数発生部の出力に基づいて、前記基準信号を生成する周波数発生部とを含む請求項３又は４に記載のノコギリ波発生装置。
- 前記定電流回路は、前記ローパスフィルタの出力信号に基づいて、出力する電流量を制御可能である請求項３乃至５のいずれかに記載のノコギリ波発生装置。
- 前記定電流回路は、ドレイン電流の定電流特性を用いるための第２のＦＥＴと、前記第２のＦＥＴのドレイン電流の制御用に、前記第２のＦＥＴのソース電極側に接続して設けられた第１のＦＥＴとから構成され、
前記第１のＦＥＴのゲート電極は、前記定電流回路の出力電流量を制御するために、前記ローパスフィルタの出力側に接続され、前記第２のＦＥＴのゲート電極及び前記第１のＦＥＴのドレイン電極は、一定の電圧値を前記定電流回路に供給する電圧源に接続される請求項３乃至６のいずれかに記載のノコギリ波発生装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382475A JP3991863B2 (ja) | 2002-12-27 | 2002-12-27 | ノコギリ波発生装置 |
| EP03768281A EP1576732A2 (en) | 2002-12-27 | 2003-12-25 | A sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same |
| CN2007101696509A CN101158877B (zh) | 2002-12-27 | 2003-12-25 | 恒流电路以及调节恒流电路的输出电流量的方法 |
| CNB2003801029825A CN100359804C (zh) | 2002-12-27 | 2003-12-25 | 锯齿波发生设备、锯齿波发生方法 |
| US10/535,575 US7339406B2 (en) | 2002-12-27 | 2003-12-25 | Sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same |
| PCT/JP2003/016823 WO2004062104A2 (en) | 2002-12-27 | 2003-12-25 | A sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same |
| US11/974,633 US7471125B2 (en) | 2002-12-27 | 2007-10-15 | Sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382475A JP3991863B2 (ja) | 2002-12-27 | 2002-12-27 | ノコギリ波発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214979A JP2004214979A (ja) | 2004-07-29 |
| JP3991863B2 true JP3991863B2 (ja) | 2007-10-17 |
Family
ID=32708601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002382475A Expired - Fee Related JP3991863B2 (ja) | 2002-12-27 | 2002-12-27 | ノコギリ波発生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7339406B2 (ja) |
| EP (1) | EP1576732A2 (ja) |
| JP (1) | JP3991863B2 (ja) |
| CN (2) | CN100359804C (ja) |
| WO (1) | WO2004062104A2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4478112B2 (ja) * | 2006-01-16 | 2010-06-09 | アドバンス・デザイン株式会社 | 高周波電源回路 |
| US7336110B1 (en) | 2007-01-17 | 2008-02-26 | Atmel Corporation | Differential amplitude controlled sawtooth generator |
| JP5292770B2 (ja) * | 2007-11-07 | 2013-09-18 | セイコーエプソン株式会社 | Ｐｗｍ制御回路、該ｐｗｍ制御回路を備えた電動機、該電動機を備えた装置及びｐｗｍ信号を生成する方法 |
| JP4828560B2 (ja) * | 2008-03-31 | 2011-11-30 | 日本電信電話株式会社 | 三角波生成回路および台形波生成回路 |
| KR101528764B1 (ko) * | 2008-06-23 | 2015-06-15 | 삼성전자주식회사 | 톱니파 발생 회로 및 이를 포함하는 스위치 모드 파워서플라이 |
| KR101133511B1 (ko) * | 2009-12-23 | 2012-04-05 | 매그나칩 반도체 유한회사 | 파형 생성 회로 |
| CN102323568B (zh) * | 2011-06-17 | 2014-05-14 | 武汉中原电子集团有限公司 | 一种雷达应答装置 |
| CN102789251B (zh) * | 2012-05-21 | 2014-09-24 | 上海显恒光电科技股份有限公司 | 一种可调节电流的恒流电路 |
| DE102014204047A1 (de) | 2014-03-05 | 2015-09-10 | Robert Bosch Gmbh | Oszillator, Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Erzeugung einer Taktfrequenz mit dem Oszillator |
| CN104202021B (zh) * | 2014-08-25 | 2018-03-02 | 长沙景美集成电路设计有限公司 | 一种高精度的锯齿波发生器 |
| CN108173475B (zh) * | 2018-02-11 | 2020-06-02 | 矽力杰半导体技术(杭州)有限公司 | 电机驱动装置和电机 |
| JP7085911B2 (ja) * | 2018-06-15 | 2022-06-17 | エイブリック株式会社 | コンパレータ及び発振回路 |
| CN111698628B (zh) * | 2020-06-02 | 2022-02-01 | 上海艾为集成电路技术有限公司 | 扩频调制方法和电路、音频放大器 |
| KR20220169150A (ko) | 2021-06-18 | 2022-12-27 | 삼성전자주식회사 | 토글 신호의 듀티 타이밍을 검출하는 듀티 타이밍 검출기, 상기 듀티 타이밍 검출기를 포함하는 장치 및 토글 신호 수신 장치의 동작 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914623A (en) * | 1973-10-31 | 1975-10-21 | Westinghouse Electric Corp | Waveform generator including means for automatic slope calibration |
| DE2804145A1 (de) * | 1978-01-31 | 1979-08-02 | Moog Gmbh | Rampengenerator zum erzeugen eines zeitsteuersignals fuer den betrieb einer elektrischen steuereinrichtung eines extruders |
| DE3607217A1 (de) | 1986-03-05 | 1987-09-10 | Siemens Ag | Saegezahngenerator |
| US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
| JPH03243183A (ja) | 1990-02-21 | 1991-10-30 | Seiko Instr Inc | 超音波モータ装置 |
| JP2996483B2 (ja) | 1990-04-05 | 1999-12-27 | キヤノン株式会社 | 振動型モータ |
| US5179321A (en) * | 1991-12-30 | 1993-01-12 | Thomson Consumer Electronics, Inc. | Centering circuit |
| US5283515A (en) | 1992-05-29 | 1994-02-01 | Analog Devices, Inc. | Automatic calibration system for a ramp voltage generator |
| NL9201053A (nl) | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
| JP3300534B2 (ja) * | 1993-09-13 | 2002-07-08 | 株式会社東芝 | 電子回路 |
| US5455493A (en) * | 1993-10-04 | 1995-10-03 | Zenith Electronics Corporation | Multisync horizontal drive generator |
| US5557241A (en) * | 1995-05-24 | 1996-09-17 | Ail Systems, Inc. | Linear chirp generation using VCO tuning with polynomial predistortion |
| JPH11180529A (ja) | 1997-10-17 | 1999-07-06 | Shinko Electric Co Ltd | 楕円振動パーツフィーダの駆動制御方法 |
| US6147550A (en) * | 1998-01-23 | 2000-11-14 | National Semiconductor Corporation | Methods and apparatus for reliably determining subthreshold current densities in transconducting cells |
| US6265929B1 (en) | 1998-07-10 | 2001-07-24 | Linear Technology Corporation | Circuits and methods for providing rail-to-rail output with highly linear transconductance performance |
| JP2000175447A (ja) | 1998-12-07 | 2000-06-23 | Hitachi Ltd | 半導体集積回路装置 |
| US6586980B1 (en) * | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US6369665B1 (en) * | 2000-10-02 | 2002-04-09 | Linear Technology Corporation | Maintaining constant amount of slope compensation regardless of switching frequency during synchronization |
| JP3982342B2 (ja) * | 2002-03-28 | 2007-09-26 | ヤマハ株式会社 | Ｄ級増幅器における三角波生成回路および該三角波生成回路を用いたｄ級増幅器 |
| US7095355B1 (en) * | 2005-05-09 | 2006-08-22 | Raytheon Company | Low power ADC for imaging arrays |
-
2002
- 2002-12-27 JP JP2002382475A patent/JP3991863B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-25 WO PCT/JP2003/016823 patent/WO2004062104A2/en active Application Filing
- 2003-12-25 EP EP03768281A patent/EP1576732A2/en not_active Withdrawn
- 2003-12-25 US US10/535,575 patent/US7339406B2/en not_active Expired - Fee Related
- 2003-12-25 CN CNB2003801029825A patent/CN100359804C/zh not_active Expired - Fee Related
- 2003-12-25 CN CN2007101696509A patent/CN101158877B/zh not_active Expired - Fee Related
-
2007
- 2007-10-15 US US11/974,633 patent/US7471125B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060091874A1 (en) | 2006-05-04 |
| WO2004062104A3 (en) | 2004-10-14 |
| CN100359804C (zh) | 2008-01-02 |
| JP2004214979A (ja) | 2004-07-29 |
| WO2004062104A2 (en) | 2004-07-22 |
| CN1711685A (zh) | 2005-12-21 |
| WO2004062104B1 (en) | 2005-01-06 |
| US7339406B2 (en) | 2008-03-04 |
| US20080054997A1 (en) | 2008-03-06 |
| EP1576732A2 (en) | 2005-09-21 |
| CN101158877A (zh) | 2008-04-09 |
| CN101158877B (zh) | 2010-12-01 |
| US7471125B2 (en) | 2008-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7471125B2 (en) | Sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same | |
| US7800454B2 (en) | Digital controlled oscillator | |
| US6930520B2 (en) | High bandwidth feed-forward oscillator | |
| EP1796270A1 (en) | Damping coefficient variation arrangement in a phase locked loop | |
| TWI284453B (en) | Propagation delay compensation for improving the linearity and maximum frequency of tunable oscillators | |
| US8981855B2 (en) | Method and apparatus for drift compensation in PLL | |
| JPH01234073A (ja) | 振動波モータの駆動回路 | |
| JP3838180B2 (ja) | クロック生成回路及びクロック生成方法 | |
| JPH10248240A (ja) | チャージポンプ回路 | |
| US20080002801A1 (en) | Fast-settling clock generator | |
| JP2008042890A (ja) | パルス変調回路及びパルス変調方法 | |
| US20100289548A1 (en) | Frequency Generator for Generating Signals with Variable Frequencies | |
| US7589569B2 (en) | Comparator with self-biased reference voltage for an oscillator | |
| JP2008148210A (ja) | 電圧制御発振器、ｐｌｌ回路 | |
| US9515603B2 (en) | Crystal oscillator start-up circuit | |
| EP1796272A1 (en) | System and method for optimizing phase locked loop damping coefficient | |
| US20070013453A1 (en) | Circuits and methods for a ring oscillator with adjustable delay and/or resonator tank stage | |
| KR100830898B1 (ko) | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 | |
| JP2004222377A (ja) | 共振制御装置及び共振デバイスの制御方法 | |
| WO2002013385A1 (en) | Method and apparatus for a digital clock multiplication circuit | |
| US7218177B2 (en) | Phase locked loop with nonlinear phase-error response characteristic | |
| US20050242895A1 (en) | Voltage-controlled oscillator with four terminal varactors | |
| US11764730B2 (en) | Oscillator circuits | |
| CN219514064U (zh) | 环形振荡器与锁相环 | |
| JP3583470B2 (ja) | 三角波発生回路および正弦波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |