JP2000175447A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＣ−ＤＣコンバータに用いられるＰＷＭ波
形を製造ばらつきなどの影響を受けることなく、低コス
トで、かつ安定した周波数で生成する。 【解決手段】 コンパレータ１２の出力信号と外部クロ
ックＥＣＫとを周波数位相比較器１１が周波数位相比較
し、それらの進み、遅れ位相の信号をローパスフィルタ
１４を介して制御電流源１５に出力する。制御電流源１
５は、ローパスフィルタ１４から出力された信号が進み
位相の場合には充電電流Ｉ_src を減少させ、遅れ位相の
場合には充電電流Ｉ_src を増加させる。これら制御電流
源１５、コンパレータ１２、周波数位相比較器１１、ロ
ーパスフィルタ１４から再び制御電流源１５となる負帰
還ループの構成により、外部クロックＥＣＫに同期した
ＰＷＭ波形を生成するための三角波形を発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＷＭ（Ｐｕｌｓ
ｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式のＤＣ−
ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ ｔｏ Ｄｉｒｅ
ｃｔ Ｃｕｒｒｅｎｔ）コンバータの制御技術に関し、
特に、ＰＷＭ波形の安定化に適用して有効な技術に関す
るものである。

【０００２】

【従来の技術】本発明者が検討したところによれば、通
信用の半導体集積回路装置などには、安定化直流電源な
どとして装置小型化のためにＰＷＭ方式のＤＣ−ＤＣコ
ンバータが用いられてきている。このＰＷＭ方式ＤＣ−
ＤＣコンバータには、ＰＷＭ波形を生成するための波形
発生回路が設けられている。

【０００３】波形発生回路は、コンデンサに定電流で充
電することにより、三角波の傾きを制御して発振周波数
を決定しており、半導体素子からなる制御回路、コンデ
ンサ、ならびに電流制限用の抵抗などから構成されてい
る。

【０００４】また、ＤＣ−ＤＣコンバータからＡ／Ｄ
（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器などに
電源を供給する場合、該Ａ／Ｄ変換器のＳ／Ｎ（Ｓｉｇ
ｎａｌｔｏ Ｎｏｉｓｅ）比や雑音特性などの厳しい要
求からＤＣ−ＤＣコンバータの発振周波数とＡ／Ｄ変換
器のサンプリング周波数の比を任意の値に積極的に合わ
せたりすることによって、ＤＣ−ＤＣコンバータのスイ
ッチングノイズが該Ａ／Ｄ変換器などに入り込むのを防
止している。

【０００５】なお、この種の安定化電源について詳しく
述べてある例としては、平成７年５月１５日、社団法人
電気学会発行、電気工学ハンドブック改版委員会
（編）、「新版 電気工学ハンドブック」Ｐ４５１，Ｐ
４５２があり、この文献には、各種のＤＣ−ＤＣコンバ
ータにおける構成などが記載されている。

【０００６】

【発明が解決しようとする課題】ところが、上記のよう
な半導体集積回路装置に設けられたＤＣ−ＤＣコンバー
タでは、次のような問題点があることが本発明者により
見い出された。

【０００７】今、ＰＷＭ制御によるＤＣ−ＤＣコンバー
タから、所定のサンプリング周波数で動作するＡ／Ｄ変
換器への電源供給が行われている場合を仮定する。この
ような場合、ＰＷＭ制御のＤＣ−ＤＣコンバータが、あ
る周期によってスイッチング動作を行い、発生したスイ
ッチングノイズが、あるサンプリング周期にてサンプリ
ングを行なうＡ／Ｄ変換器のサンプリング周期に同期し
て電源ノイズが重畳すると、Ａ／Ｄ変換器は、電源ノイ
ズの影響を受けてＡ／Ｄ変換結果にオフセットなどの誤
差の増大を発生させる恐れがある。たとえば、サンプリ
ング周波数が、ＤＣ−ＤＣコンバータのスイッチング周
波数の倍数に合致すると前記のような問題が発生する。

【０００８】よって、ＤＣ−ＤＣコンバータのスイッチ
ング周波数の倍数で発生するスイッチングノイズが、サ
ンプリング周波数に重ならないようする配慮などが必要
となる。

【０００９】このため、一般にサンプリング周波数は、
通信装置などの装置としてシステム的に決定されるので
容易に変更ができず、ＤＣ−ＤＣコンバータのスイッチ
ング周波数が調整されることとなる。

【００１０】ここで、ＰＷＭ方式のＤＣ−ＤＣコンバー
タのスイッチング周波数は、ＤＣ−ＤＣ制御回路の波形
発生回路における発振周波数で決定される。したがっ
て、波形発生回路における発振周波数を決定するコンデ
ンサ、抵抗を半導体素子により構成した場合、製造プロ
セスのばらつきによる絶対値のばらつきが大きくなって
しまい、発振周波数のばらつきが大きくなってしまう恐
れがある。

【００１１】これを防止するために、一般的には、ＤＣ
−ＤＣコンバータの制御回路において発振周波数を決定
するコンデンサや抵抗は、外付け部品で実装し、部品の
抵抗値や容量値を調整するか、抵抗値をトリミングなど
の処置が行われている。

【００１２】また、調整無しでコンデンサ、抵抗を高精
度の外づけ電子部品によって構成する場合には、これら
電子部品を半導体集積回路装置の外部に実装することに
なり、実装面積の増大やコストアップなどが問題とな
る。

【００１３】上記では、オフセットなどのＡ／Ｄ変換誤
差を避ける方法としてサンプリング周波数がスイッチン
グ周波数の倍数に重ならないようにする説明を行なった
が、ＤＣ的なオフセットが無視可能な通信装置( たとえ
ば、ＡＣ信号しか扱わないなど) の用途によっては、逆
に積極的にサンプリング周波数をスイッチング周波数の
倍数に合わせるか、または、スイッチング周波数をサン
プリング周波数の倍数に合わせるなども行われることも
ある。

【００１４】本発明の目的は、ＤＣ−ＤＣコンバータに
用いられるＰＷＭ波形を製造ばらつきなどの影響を受け
ることなく、低コストで、かつ安定した周波数で生成す
ることのできる半導体集積回路装置を提供することにあ
る。

【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１７】すなわち、本発明の半導体集積回路装置
は、波形制御信号に基づいて静電容量素子の充放電の制
御を行い、ＰＷＭ生成用波形を発生する波形制御部と、
該波形制御部から出力されるＰＷＭ生成用波形と基準ク
ロック信号との位相比較または周波数位相比較を行う位
相比較部と、該位相比較部から出力された比較結果に基
づいて静電容量素子に充電を行う第１の定電流源と、静
電容量素子に充電される電圧と基準電圧とを比較し、そ
の出力信号を波形制御信号として波形制御部に出力する
電圧比較部とよりなるＰＷＭ制御用のＤＣ−ＤＣ制御回
路を備えたものである。

【００１８】それにより、静電容量素子に製造ばらつき
などが生じても傾きが一定で安定した周波数のＰＷＭ生
成用波形を生成することができる。

【００１９】また、本発明の半導体集積回路装置は、前
記ＤＣ−ＤＣ制御回路に、電圧比較部から出力される波
形制御信号を整数分の１に分周し、前記位相比較部に出
力する第１の分周器と、基準クロック信号を整数分の１
に分周し、位相比較部に出力する第２の分周器と設けた
ものである。

【００２０】それにより、第１、第２の分周器における
分周を任意の組合せにおいて選択することによってＰＷ
Ｍ波形の周波数と、負荷として接続される電子回路に用
いられるクロック信号の周波数とを任意に選択すること
ができるので、該電子回路に伝達されるスイッチングノ
イズなどの影響を大幅に低減することができる。

【００２１】さらに、本発明の半導体集積回路装置は、
電圧比較部から出力される波形制御信号に基づいて電圧
比較部に入力される基準電圧を異なる電圧に切り換える
電圧切り換え部を設け、前記波形制御部が、位相比較部
から出力された比較結果に基づいて充電された静電容量
素子の放電を行う第２の定電流源と、電圧比較部の波形
制御信号に基づいて第２の定電流源と静電容量素子との
接続制御を行う接続制御部とよりなるものである。

【００２２】それによっても、静電容量素子に製造ばら
つきなどが生じても傾きが一定で安定した周波数のＰＷ
Ｍ生成用波形を生成することができる。

【００２３】以上のことにより、静電容量素子を半導体
素子によって構成できるので、半導体集積回路装置のコ
ストを大幅に小さくでき、ＤＣ−ＤＣコンバータにおけ
る実装面積も小面積化することができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２５】（実施の形態１）図１は、本発明の実施の
形態１による半導体集積回路装置に設けられたＤＣ−Ｄ
Ｃコンバータの説明図、図２は、本発明の実施の形態１
によるＤＣ−ＤＣコンバータに設けられたＤＣ−ＤＣ制
御回路の回路説明図、図３は、本発明の実施の形態１に
よるＤＣ−ＤＣ制御回路におけるタイミングチャートで
ある。

【００２６】本実施の形態１において、通信用の半導体
集積回路装置には、図１に示すように、ＰＷＭ方式のＤ
Ｃ−ＤＣコンバータ１が設けられている。ＤＣ−ＤＣコ
ンバータ１は、トランス２、整流ダイオードＤｉ、コン
デンサ３，４、リアクトル５、ＤＣ−ＤＣ制御回路（Ｐ
ＷＭ制御回路）６、ならびにスイッチングトランジスタ
７から構成されている。

【００２７】トランス２の一次側には、スイッチングト
ランジスタ７を介して直流電源が供給されており、ＤＣ
−ＤＣ制御回路６から出力されるＰＷＭ波形に基づいて
スイッチングトランジスタ７がＯＮ／ＯＦＦし、トラン
ス２の一次側に直流の電源電圧が印加される。

【００２８】トランス２の二次側には、電源安定化用の
コンデンサ３，４が並列接続されており、トランス２の
二次側の一方に直列接続されたリアクトル５を通して負
荷に電力供給される。また、リアクトル５を通して負荷
へ印加される電圧は、ＤＣ−ＤＣ制御回路６に定電圧制
御のためのフィードバック信号として入力される。

【００２９】ＤＣ−ＤＣ制御回路６には、図２に示すよ
うに、誤差検出アンプ８、コンパレータ９、および波形
発生回路（波形発生手段）１０から構成されている。波
形発生回路１０は、ＰＷＭ波形を生成するための三角波
形（ＰＷＭ生成用波形）を発生する。

【００３０】誤差検出アンプ８の一方の入力部には基準
電圧Ｖ_REF0が入力されており、他方の入力部には端子Ｔ
１が接続されている。誤差検出アンプ８の出力部には端
子Ｔ２、コンパレータ９の一方の入力部が接続されてい
る。また、端子Ｔ１と端子Ｔ２との間には、フィードバ
ック用抵抗、静電容量からなるフィードバック用素子Ｚ
ｆ（図１）が接続される。誤差検出アンプ８は、端子Ｔ
１から入力される信号と基準電圧Ｖ_REF0とを比較し、誤
差信号として出力する。

【００３１】コンパレータ９の他方の入力部には、波形
発生回路１０によって生成された三角波が入力されるよ
うに接続されており、このコンパレータ９の出力部は、
端子Ｔ３と接続されている。コンパレータ９は、前述し
た誤差信号と波形発生回路１０から出力される三角波と
を比較し、ＰＷＭ波形を出力する。

【００３２】また、波形発生回路１０には周波数位相比
較器（位相比較部）１１が設けられている。この周波数
位相比較器１１の一方の入力部には、コンパレータ（電
圧比較部）１２の出力部およびスイッチ（波形制御部）
１３の制御を行う制御信号入力部が接続されており、他
方の入力部には、ＤＣ−ＤＣコンバータ１におけるスイ
ッチング周波数となる外部クロック（基準クロック信
号）ＥＣＫが端子Ｔ４を介して入力されている。

【００３３】周波数位相比較器１１の出力部は、ローパ
スフィルタ１４に接続されており、この周波数位相比較
器１１は、入力された信号の周波数、位相を比較する。
ローパスフィルタ１４は、入力された信号の低周波成分
を除去する低域周波数フィルタである。

【００３４】ローパスフィルタ１４の出力部には、制御
電流源（第１の定電流源）１５が接続されており、該ロ
ーパスフィルタ１４から出力される制御信号に基づいて
コンデンサ（静電容量素子）１６への充電電流の制御を
行う。

【００３５】制御電流源１５には、コンパレータ９の他
方の入力部、スイッチ１３の一方の接続部、コンパレー
タ１２の他方の入力部、およびコンデンサ１６の一方の
接続部が接続されており、コンパレータ９の他方の入力
部のノードａに一定の傾きｄｖ／ｄｔ（Ｉ_src ／ＣＴ）
の信号を発生させる。

【００３６】スイッチ１３、コンデンサ１６の他方の接
続部は、それぞれ基準電位と接続されている。コンパレ
ータ１２の一方の入力部には、基準電圧Ｖ_REF1が供給さ
れている。

【００３７】次に、本実施の形態におけるＤＣ−ＤＣコ
ンバータ１の波形発生回路１０の作用について図３に示
すタイミングチャートを用いて説明する。

【００３８】図３においては、上方から下方にかけて波
形発生回路１０から出力される三角波（ノードａ）、コ
ンパレータ１２の出力、外部クロックＥＣＫ、周波数位
相比較器１１の出力、ローパスフィルタ１４の出力、な
らびに制御電流源１５から出力される充電電流Ｉ_src の
信号タイミングをそれぞれ示している。

【００３９】制御電流源１５の充電電流Ｉ_src によって
コンデンサ１６を充電すると、ノードａは、傾きｄｖ／
ｄｔ＝Ｉ_src ／ＣＴの関係により上昇していく。コンパ
レータ１２の出力電圧（波形制御信号）は、基準電圧Ｖ
_REF1とノードａとの電圧を比較し、ノードａの電圧が基
準電圧Ｖ_REF1よりも大きくなった場合に反転し、周波数
位相比較器１１の一方の入力部に出力する。

【００４０】スイッチ１３は、コンパレータ１２の出力
が反転するとＯＮとなり、コンデンサ１６に充電された
電荷が放電され、ノードａの電圧が低下する。ノードａ
の電圧が低下すると、コンパレータ１２の出力は再び反
転し、スイッチ１３がＯＦＦとなる。よって、制御電流
源１５によるコンデンサ１６への充電電流Ｉ_src によ
り、再びノードａは、傾きｄｖ／ｄｔによって上昇を行
い、三角波の発振を繰り返す。

【００４１】一方、コンパレータ１２から出力された信
号は、周波数位相比較器１１によって外部クロックＥＣ
Ｋと周波数位相比較され、その比較結果をローパスフィ
ルタ１４に出力する。

【００４２】その比較の一例として、時刻ｔ１におい
て、コンパレータ１２の出力が外部クロックＥＣＫより
立ち上がり時刻が進んだ場合には進み位相として信号を
出力し、時刻ｔ２にようにコンパレータ１２の出力が、
外部クロックＥＣＫよりも立ち下がり時刻が進んだ場合
には、遅れ位相として信号を出力する。

【００４３】ローパスフィルタ１４は、周波数位相比較
器１１から出力された信号から低周波数成分を取り除
き、制御電流源１５に出力する。制御電流源１５は、ロ
ーパスフィルタ１４から出力された信号が進み位相の場
合には充電電流Ｉ_src を減少させ、遅れ位相の場合には
充電電流Ｉ_src を増加させる。

【００４４】そして、制御電流源１５、コンパレータ１
２、周波数位相比較器１１、ローパスフィルタ１４から
再び制御電流源１５となる負帰還ループが構成されるこ
とになり、制御クロック、すなわち、外部クロックＥＣ
Ｋに同期したＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ）動作が波形発生回路１０によって行われることに
なる。

【００４５】この結果、ノードａにおける三角波は、コ
ンデンサ１６が製造ばらつきなどによってばらついて
も、常に三角波の最大電圧は基準電圧Ｖ_REF1となり、波
形発生回路１０によって生成される三角波の発振周波数
は、外部クロックＥＣＫに同期した信号となる。

【００４６】それにより、本実施の形態によれば、ＰＬ
Ｌ動作を行う波形発生回路１０によって、コンデンサ１
６が製造ばらつきなどによってばらついていても波形傾
きｄｖ／ｄｔが一定で、かつ周波数も一定の三角波を生
成できるので、ＰＷＭ波形を安定生成することができ、
ＤＣ−ＤＣコンバータ１の供給電圧を大幅に安定化する
ことができる。

【００４７】また、本実施の形態１では、コンパレータ
１２の出力信号と外部クロックＥＣＫとの比較において
周波数位相比較器１１は、周波数と位相とを比較する場
合について説明したが、位相比較だけを行うようにして
もよい。

【００４８】さらに、コンパレータ１２の一方、他方の
入力部、すなわち、正転入力と反転入力とを入れ替え、
スイッチ１３のＯＮ／ＯＦＦ制御を逆にしても同様の効
果を得ることができる。

【００４９】（実施の形態２）図４は、本発明の実施の
形態２によるＤＣ−ＤＣコンバータに設けられるＤＣ−
ＤＣ制御回路の回路説明図である。

【００５０】本実施の形態２においても、前記実施の形
態１と同様に、トランス２、整流ダイオードＤｉ、コン
デンサ３，４、リアクトル５、ＤＣ−ＤＣ制御回路６
ａ、ならびにスイッチングトランジスタ７などが半導体
集積回路装置の外部に設けられてＰＷＭ方式のＤＣ−Ｄ
Ｃコンバータ１（図１）が構成される。

【００５１】また、ＤＣ−ＤＣ制御回路６ａは、図４に
示すように、前記実施の形態１と同様に、誤差検出アン
プ８、コンパレータ９、および波形発生回路（波形発生
手段）１０ａから構成されている。

【００５２】さらに、波形発生回路１０ａは、周波数位
相比較器１１、コンパレータ１２、スイッチ１３、ロー
パスフィルタ１４、制御電流源１５、コンデンサ１６、
ならびに分周器１７，１８により構成されている。

【００５３】周波数位相比較器１１の一方の入力部に
は、分周器（第１の分周器）１７の出力部が接続されて
おり、この分周器１７の入力部には、コンパレータ１２
の出力部およびスイッチ１３の制御を行う制御信号入力
部が接続されている。

【００５４】周波数位相比較器１１の他方の入力部に
は、分周器（第２の分周器）１８の出力部が接続されて
いる。分周器１８の入力部には、外部クロックＥＣＫが
端子Ｔ４を介して入力されている。

【００５５】周波数位相比較器１１の出力部は、ローパ
スフィルタ１４に接続されており、その出力部には制御
電流源１５が接続されている。制御電流源１５には、コ
ンパレータ９の他方の入力部、スイッチ１３の一方の接
続部、コンパレータ１２の他方の入力部、およびコンデ
ンサ１６の一方の接続部が接続されている。

【００５６】スイッチ１３、コンデンサ１６の他方の接
続部は、それぞれ基準電位と接続されている。コンパレ
ータ１２の一方の入力部には、基準電圧Ｖ_REF1が供給さ
れている。

【００５７】次に、波形発生回路１０ａの回路動作を説
明する。

【００５８】波形発生回路１０ａにより生成される三角
波の周波数を周波数ｆｏｓｃ、外部クロックＥＣＫの周
波数を周波数ｆｅｘｔとすると、周波数位相比較器１１
では、周波数ｆｏｓｃをｍ分周した信号と、周波数ｆｅ
ｘｔをｎ分周した信号が入力されており、これらの信号
が周波数位相比較され、波形発生回路１０ａでは式１の
条件が成り立つようにＰＬＬ動作が行われる。

【００５９】 ｆｏｓｃ／ｍ＝ｆｅｘｔ／ｎ （式１） また、式１より三角波の周波数ｆｏｓｃは、 ｆｏｓｃ＝（ｍ／ｎ）ｆｅｘｔ （式２） となる。

【００６０】よって、分周ｍと分周ｎとを最適に選べ
ば、三角波の周波数でもあるＤＣ−ＤＣコンバータ１の
スイッチング周波数、およびその高調波の周波数と、外
部クロックＥＣＫの周波数が重ならないようにすること
ができる。

【００６１】ここで、外部クロックＥＣＫの周波数ｆｅ
ｘｔをＡ／Ｄ変換器で使用されるサンプリング周波数ｆ
ｓ（ｆｓ＝ｆｅｘｔ）する。たとえば、図１に示すＤＣ
−ＤＣコンバータ１の構成において図１０に示すような
周波数スペクトラムの関係にする場合、図４における分
周期１７、１８の分周比ｍ、ｎをそれぞれ、分周ｍ＝
５、分周ｎ＝２とし、Ａ／Ｄ変換器ＡＤ、ならびに該Ａ
／Ｄ変換器ＡＤに変換されたデジタル信号の信号処理を
行う信号処理回路ＳＳに供給される発振器ＯＳＣによっ
て発信されたクロック信号、すなわち、サンプリング周
波数ｆｓを外部クロックとして用いることにより、サン
プリング周波数ｆｓをＤＣ−ＤＣコンバータ１のスイッ
チング周波数ｆｏｓｃならびに高調波周波数（２ｆｏｓ
ｃ、３ｆｏｓｃ…）と重ならないようにすることができ
る。

【００６２】上記は、分周期１７、１８の分周比をｍ＝
５、ｎ＝２と設定した場合であるが、本実施の形態２に
おいては、分周器１７，１８により任意の分周組合せで
三角波の周波数を選択できるので、スイッチングノイズ
の周波数とサンプリング周波数の関係を容易に可変する
ことができる。

【００６３】（実施の形態３）図５は、本発明の実施の
形態３によるＤＣ−ＤＣコンバータに設けられたＤＣ−
ＤＣ制御回路の回路説明図、図６は、本発明の実施の形
態３によるＤＣ−ＤＣ制御回路におけるタイミングチャ
ートである。

【００６４】本実施の形態３においても、前記実施の形
態１と同様に、トランス２、整流ダイオードＤｉ、コン
デンサ３，４、リアクトル５、ＤＣ−ＤＣ制御回路６、
ならびにスイッチングトランジスタ７などが半導体集積
回路装置の外部に設けられてＰＷＭ方式のＤＣ−ＤＣコ
ンバータ１（図１）が構成される。

【００６５】また、ＤＣ−ＤＣ制御回路６ｂは、図５に
示すように、前記実施の形態１，２と同様に、誤差検出
アンプ８、コンパレータ９、および波形発生回路（波形
発生手段）１０ｂから構成されている。

【００６６】周波数位相比較器１１の一方の入力部に
は、分周器１７の出力部が接続されており、この分周器
１７の入力部には、コンパレータ１２の出力部、スイッ
チ２０，２１の制御を行う制御信号入力部がそれぞれ接
続されている。

【００６７】周波数位相比較器１１の他方の入力部に
は、分周器１８の出力部が接続されている。分周器１８
の入力部には、外部クロックＥＣＫが端子Ｔ４を介して
入力されている。

【００６８】周波数位相比較器１１の出力部は、ローパ
スフィルタ１４に接続されており、このローパスフィル
タ１４の出力部には制御電流源１５，１９がそれぞれ接
続されている。制御電流源（第２の定電流源）１９は、
スイッチ（接続制御部）２０のＯＮ／ＯＦＦによりコン
デンサ１６の電荷を基準電位に放電する。

【００６９】制御電流源１５には、コンパレータ９の他
方の入力部、スイッチ２０の一方の接続部、コンパレー
タ１２の他方の入力部、およびコンデンサ１６の一方の
接続部が接続されている。

【００７０】制御電流源１９には、スイッチ２０の他方
の接続部が接続されている。コンパレータ１２の一方の
入力部には、スイッチ（電圧切り換え部）２１の共通接
続部が接続されており、スイッチ２１の一方の接続部に
は基準電圧Ｖ_REF1、他方の接続部には基準電圧Ｖ_REF2が
それぞれ供給されている。

【００７１】また、コンパレータ１２の基準電圧は、ス
イッチ２１により基準電圧Ｖ_REF1，Ｖ_REF2のいずれかに
切り換えられて入力され、基準電圧Ｖ_REF1＞基準電圧Ｖ
_REF2の関係となっている。

【００７２】この場合の波形発生回路１０ｂにおける動
作を図６に示すタイミングチャートを用いて説明する。

【００７３】図６においては、上方から下方にかけて、
波形発生回路１０ｂから出力される三角波（ノード
ａ）、コンパレータ１２の出力、外部クロックＥＣＫ、
周波数位相比較器１１の出力、ローパスフィルタ１４の
出力、ならびに制御電流源１５から出力される充電電流
Ｉ_src の信号タイミングをそれぞれ示している。

【００７４】まず、スイッチ２０がＯＦＦであると、制
御電流源１５による充電電流Ｉ_srcによってコンデンサ
１６が充電され、ノードａは、傾きｄｖ／ｄｔで上昇す
る。ノードａの電圧が、基準電圧Ｖ_REF1の電圧を超える
とコンパレータ１２の出力が反転し、スイッチ２１が基
準電圧Ｖ_REF2を供給するように切り替わる。

【００７５】同時に、スイッチ２０がＯＮし、電流放電
用の制御電流源１９がノードａと接続される。ここで、
制御電流源１９の放電電流Ｉ_sinkと制御電流源１５の充
電電流Ｉ_src との関係を、充電電流Ｉ_src ＜放電電流Ｉ
_sinkとすると、ノードａの電圧は、傾きｄｖ／ｄｔ＝
（Ｉ_sink−Ｉ_src ）／ＣＴにより降下する。

【００７６】ノードａの電圧が、基準電圧Ｖ_REF2より下
がると、コンパレータ１２の出力は元に戻り、スイッチ
２０はＯＦＦし、制御電流源１９が切り放される。同時
に、コンパレータ１２の基準電圧は、スイッチ２１が切
り替わったことになり基準電圧Ｖ_REF2から基準電圧Ｖ
_REF1になる。この結果、再度制御電流源１５の充電電流
Ｉ_src によってコンデンサ１６が充電されることにな
り、発振が繰り返される。

【００７７】この場合においても、同様にコンデンサ１
６の製造ばらつきなどの原因によって発振周波数が変動
しようとしても、ＰＬＬ動作によって周波数が一定に保
たれるように動作することになる。

【００７８】それにより、本実施の形態３では、制御電
流源１５，１９の充電電流Ｉ_src および放電電流Ｉ_sink
により、立ち上がりの傾き、立ち下がりの傾きを制御で
きるので、コンパレータ１２の出力におけるデュティ比
を充電電流Ｉ_src と放電電流Ｉ_sinkとの比によって一定
に制御することができる。

【００７９】なお、上記において示したＤＣ−ＤＣコン
バータ１の構成としては、フォワードタイプによって説
明を行なったが、本発明におけるＰＷＭ発生回路として
は、これに限定するものでは無く、フライバックタイプ
のＤＣ−ＤＣコンバータなどにも適用出来る可能であ
る。

【００８０】以上、発明者によってなされた発明を発明
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００８１】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００８２】（１）本発明によれば、静電容量素子に充
放電する定電流源を負帰還ループによって制御するの
で、静電容量素子に製造ばらつきなどが生じても傾きが
一定で安定した周波数のＰＷＭ生成用波形を生成するこ
とができる。

【００８３】（２）また、本発明では、第１、第２の分
周器における分周を任意の組合せにおいて選択できるの
で、ＰＷＭ波形の周波数と負荷として接続される電子回
路に用いられるクロック信号の周波数とを任意に選択す
ることができ、該電子回路に伝達されるスイッチングノ
イズなどの影響を大幅に低減することができる。

【００８４】（３）さらに、本発明においては、上記
（１）、（２）により、ＰＷＭ波形の精度を向上させな
がら半導体集積回路装置のコストを大幅に小さくでき、
ＤＣ−ＤＣコンバータにおける実装面積を小面積化する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１〜３による半導体集積回
路装置に設けられた一構成例のＤＣ−ＤＣコンバータの
説明図である。

【図２】本発明の実施の形態１によるＤＣ−ＤＣコンバ
ータに設けられたＤＣ−ＤＣ制御回路の回路説明図であ
る。

【図３】本発明の実施の形態１によるＤＣ−ＤＣ制御回
路におけるタイミングチャートである。

【図４】本発明の実施の形態２によるＤＣ−ＤＣコンバ
ータに設けられたＤＣ−ＤＣ制御回路の回路説明図であ
る。

【図５】本発明の実施の形態３によるＤＣ−ＤＣコンバ
ータに設けられたＤＣ−ＤＣ制御回路の回路説明図であ
る。

【図６】本発明の実施の形態３によるＤＣ−ＤＣ制御回
路におけるタイミングチャートである。

【符号の説明】

１ ＤＣ−ＤＣコンバータ ２ トランス ３，４ コンデンサ ５ リアクトル ６〜６ｂ ＤＣ−ＤＣ制御回路（ＰＷＭ制御回路） ７ スイッチングトランジスタ ８ 誤差検出アンプ ９ コンパレータ １０〜１０ｂ 波形発生回路（波形発生手段） １１ 周波数位相比較器（位相比較部） １２ コンパレータ（電圧比較部） １３ スイッチ（波形制御部） １４ ローパスフィルタ １５ 制御電流源（第１の定電流源） １６ コンデンサ（静電容量素子） １７ 分周器（第１の分周器） １８ 分周器（第２の分周器） １９ 制御電流源（第２の定電流源） ２０ スイッチ（接続制御部） ２１ スイッチ（電圧切り換え部） ＥＣＫ 外部クロック（基準クロック信号） ＡＤ Ａ／Ｄ変換器 ＳＳ 信号処理回路 ＯＳＣ 発振器 Ｄｉ 整流ダイオード Ｚｆ フィードバック用素子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＰＷＭ生成用波形に基づいてＰＷＭ波形
   を生成するＰＷＭ制御回路が設けられた半導体集積回路
   装置であって、 波形制御信号に基づいて静電容量素子の充放電の制御を
   行い、ＰＷＭ生成用波形を発生する波形制御部と、 前記波形制御部から出力されるＰＷＭ生成用波形と基準
   クロック信号との位相比較または周波数位相比較を行う
   位相比較部と、 前記位相比較部から出力された比較結果に基づいて前記
   静電容量素子に充電を行う第１の定電流源と、 前記静電容量素子に充電される電圧と基準電圧とを比較
   し、その出力信号を波形制御信号として前記波形制御部
   に出力する電圧比較部とよりなる波形発生手段を備えた
   ことを特徴とする半導体集積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置にお
   いて、 前記電圧比較部から出力される波形制御信号を整数分の
   １に分周し、前記位相比較部に出力する第１の分周器
   と、 基準クロック信号を整数分の１に分周し、前記位相比較
   部に出力する第２の分周器と設けたことを特徴とする半
   導体集積回路装置。
3. 【請求項３】 請求項２記載の半導体集積回路装置にお
   いて、前記電圧比較部から出力される波形制御信号に基
   づいて、前記電圧比較部に入力される基準電圧を異なる
   電圧に切り換える電圧切り換え部を設け、前記波形制御
   部が、前記位相比較部から出力された比較結果に基づい
   て充電された前記静電容量素子の放電を行う第２の定電
   流源と、前記電圧比較部の波形制御信号に基づいて前記
   第２の定電流源と前記静電容量素子との接続制御を行う
   接続制御部とよりなることを特徴とする半導体集積回路
   装置。