KR101133511B1 - 파형 생성 회로 - Google Patents

파형 생성 회로 Download PDF

Info

Publication number
KR101133511B1
KR101133511B1 KR1020090130238A KR20090130238A KR101133511B1 KR 101133511 B1 KR101133511 B1 KR 101133511B1 KR 1020090130238 A KR1020090130238 A KR 1020090130238A KR 20090130238 A KR20090130238 A KR 20090130238A KR 101133511 B1 KR101133511 B1 KR 101133511B1
Authority
KR
South Korea
Prior art keywords
signal
waveform
voltage
unit
generating
Prior art date
Application number
KR1020090130238A
Other languages
English (en)
Other versions
KR20110073075A (ko
Inventor
정규영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020090130238A priority Critical patent/KR101133511B1/ko
Priority to TW099123016A priority patent/TWI548219B/zh
Priority to US12/835,532 priority patent/US8188772B2/en
Priority to CN201010533769.1A priority patent/CN102111128B/zh
Publication of KR20110073075A publication Critical patent/KR20110073075A/ko
Application granted granted Critical
Publication of KR101133511B1 publication Critical patent/KR101133511B1/ko
Priority to US13/459,538 priority patent/US9000813B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/90—Linearisation of ramp; Synchronisation of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 예정된 형태의 파형을 생성하는 파형 생성 회로에 관한 것으로, 구동제어신호에 대응하는 파형신호를 생성하기 위한 파형생성수단, 및 회로 내에 반영되는 환경 요소에 따라 상기 파형신호를 보정하기 위한 상기 구동제어신호를 생성하는 제어신호 생성수단을 구비하는 파형 생성 회로를 제공한다.
톱니 파형, 파형 생성 회로

Description

파형 생성 회로{WAVEFORM GENERATION CIRCUIT}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 예정된 형태의 파형을 생성하는 파형 생성 회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치 내부에는 다양한 동작을 수행하기 위한 여러 회로들이 구비된다. 이러한 회로들 가운데는 예정된 형태의 파형을 생성하는 파형 생성 회로가 있다. 파형 생성 회로에서 생성되는 파형은 그 모양에 따라 정현파, 구형파, 램프파, 삼각파, 톱니파등으로 나뉠 수 있다.
도 1 은 일반적인 톱니파 생성 회로를 설명하기 위한 회로도이다.
도 1 을 참조하면, 톱니파 생성 회로는 기준전류(I_REF)를 생성하는 전류원(IS)과, 기준전류(I_REF)를 충전하기 위한 커패시터(C), 및 펄스신호(PUL)에 응답하여 턴 온/오프(turn on/off)되어 커패시터(C)에 충전된 전하를 방전단(V_GND)으로 방전하기 위한 NMOS 트랜지스터(NM)를 구비한다.
도 2 는 도 1 의 톱니파 생성 회로의 회로 동작을 설명하기 위한 파형도이다.
도 1 및 도 2 를 참조하면, 펄스신호(PUL)는 예정된 주기(T)로 매우 짧은 펄스 폭을 가지는 신호로서, NMOS 트랜지스터(NM)는 이 주기(T)에 따라 턴 온 된다. 우선, NMOS 트랜지스터(NM)가 턴 오프된 상태에서는 커패시터(C)에 기준전류(I_REF)에 대응하는 고정된 전하가 충전되고, 그 충전 정도에 따라 톱니 파형신호(S_OUT)의 기울기가 결정된다. 도 2 에서는 도 1 의 파형 생성회로가 이상적인 동작을 수행하는 경우 생성되는 톱니 파형신호(S_OUT)를 도시하였으며, 이때 톱니 파형신호(S_OUT)의 기울기는 기준전류(I_REF)와 커패시터(C)의 용량으로 정의된다. 이어서, NMOS 트랜지스터(NM)가 턴 온된 상태에서는 커패시터(C)에 충전된 전하가 방전단(V_GND)으로 방전된다.
하지만, 기존의 회로 구성에서는 이러한 이상적인 톱니 파형신호(S_OUT)를 실질적으로 구현하기 어렵다. 그 이유는 파형 생성 회로에 반영되는 환경 요소 즉, 공정, 전원 전압, 온도는 달라질 수 있기 때문이며, 이러한 요소들은 톱니 파형신호(S_OUT)의 기울기에 영향을 준다. 예컨대, 회로에 반영되는 환경 요소에 따라 기준전류(I_REF)의 양이 달라지는 경우, 커패시터(C)의 용량이 달라지는 경우, NMOS 트랜지스터(NM)의 기생 커패시턴스(parasitic capacitance)의 크기가 달라지는 경우, 톱니 파형신호(S_OUT)의 기울기는 목표한 형태의 기울기와 달라질 수 있다. 결국, 톱니 파형신호(S_OUT)는 회로 내에 반영되는 환경 요소에 따라 일정한 기울기를 유지하지 못하게 된다.
톱니 파형신호(S_OUT)의 경우 아날로그 형태로 제어되는 회로에 많이 사용되며, 이러한 회로의 경우 톱니 파형신호(S_OUT)의 기울기가 결과물에 그대로 반영되어 원하는 형태의 결과물을 얻을 수 없다. 따라서, 원하는 형태의 결과물을 얻기 위하여 항상 일정한 기울기를 가지는 톱니 파형신호(S_OUT)를 생성하는 회로의 개발이 이루어져야 할 것이다.
본 발명은 회로 내에 반영되는 환경 요소를 최종적으로 생성되는 파형신호에 반영하여 환경 요소에 따라 파형신호를 보정할 수 있는 파형 생성 회로를 제공하는데 목적이 있다.
또한, 본 발명은 최종적으로 생성되는 파형을 피드백받아 기준전압과 비교하고, 그 비교 결과에 따라 파형신호를 제어할 수 있는 파형 생성 회로를 제공하는데 다른 목적이 있다.
또한, 본 발명은 초기 동작 구간과 노말 동작 구간에 따라 구동제어신호에 반영되는 가중치를 가변하여 파형신호를 생성할 수 있는 파형 생성 회로를 제공하는데 또 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 파형 생성 회로는, 구동제어신호에 대응하는 파형신호를 생성하기 위한 파형생성수단; 및 회로 내에 반영되는 환경 요소에 따라 상기 파형신호를 보정하기 위한 상기 구동제어신호를 생성하는 제어신호 생성수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 파형 생성 회로는, 구동전류에 대응하는 파형신호를 생성하기 위한 파형생성수단; 상기 파형신호의 목표전압레벨에 대응하여 정의되는 기준전압과 상기 파형신호를 비교하기 위한 전압비교수단; 및 상기 전압비교수단의 출력신호에 대응하는 구동제어신호를 생성하고, 상기 구동제어신호로 상기 구동전류를 제어하기 위한 구동전류 제어수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 파형 생성 회로는, 구동제어신호에 대응하는 파형신호를 생성하기 위한 파형생성수단; 상기 파형신호의 목표전압레벨에 대응하여 정의되는 기준전압과 상기 파형신호를 비교하여 비교신호를 생성하기 위한 비교신호 생성수단; 상기 비교신호에 응답하여 초기 동작 구간과 노말 동작 구간에 대응하는 가중치가 반영된 코드신호를 생성하기 위한 코드신호 생성수단; 및 상기 코드신호에 대응하는 상기 구동제어신호를 생성하기 위한 제어신호 생성수단을 구비한다.
본 발명에 따른 실시예는 예정된 형태의 파형신호를 생성하는데 있어서, 회로 내에 반영되는 환경 요소를 이용하여 파형신호를 보정하는 것이 가능하다. 좀 더 자세히 말하면, 최종적으로 생성되는 파형신호를 피드백받아 이를 기준전압과 비교하고, 그 결과에 따라 파형신호를 생성하는데 사용되는 구동제어신호를 가변함으로써, 원하는 모양의 파형신호를 생성하는 것이 가능하다. 이어서, 본 발명에 따른 실시예는 이러한 동작의 효율을 높이기 위하여 초기 동작 구간과 노말 동작 구간에 따라 구동제어신호의 가중치를 변화시켜 주는 것이 가능하다.
본 발명은 회로 내에 반영되는 환경 요소가 변하더라도 항상 일정한 형태의 파형신호를 생성할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 원하는 형태의 파형신호를 생성 및 유지하는데 있어서 소요되는 시간을 최소화할 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
위에서 설명하였듯이, 파형 생성 회로는 회로 구성에 따라 정현파,구형파, 램프파, 삼각파, 톱니파 등을 생성할 수 있으며, 이하 설명의 편의를 위하여 톱니파를 생성하는 파형 생성 회로를 대표로 설명하기로 한다.
도 3 은 본 발명의 실시예에 따른 파형 생성 회로를 설명하기 위한 도면이다.
도 3 을 참조하면, 파형 생성 회로는 파형 생성부(310)와, 제어신호 생성부(320)를 구비한다.
파형 생성부(310)는 구동제어신호(CTR)에 대응하는 톱니 파형신호(S_OUT)를 생성하기 위한 것으로, 구동제어신호(CTR)에 대응하는 전류를 생성하기 위한 가변전류 생성부(IS)와, 가변전류 생성부(IS)에서 생성되는 전류(이하, '구동전류'라 칭함)를 충전하기 위한 충전부(C), 및 예정된 주기 마다 충전부(C)에 충전된 전하 를 방전하기 위한 방전부(NM)를 구비한다. 여기서, 가변전류 생성부(IS)는 전원전압단(VDD)과 톱니 파형신호(S_OUT)가 출력되는 출력단 사이에 연결된 전류원으로 구성될 수 있고, 충전부(C)는 출력단과 방전단(V_GND) 사이에 연결된 커패시터로 구성될 수 있으며, 방전부(NM)는 출력단과 방전단(V_GND) 사이에 소오스-드레인 경로가 형성되고 펄스신호(PUL)를 게이트로 입력받는 NMOS 트랜지스터로 구성될 수 있다. 이하, 각각 서로 대응되는 구성에 대해서는 동일한 도면 부호를 부여하도록 한다.
한편, 제어신호 생성부(320)는 회로 내에 반영되는 환경 요소에 따라 톱니 파형신호(S_OUT)를 보정한다. 본 발명에 실시예에 따른 파형 생성회로는 회로 내에 반영되는 환경 요소를 톱니 파형신호(S_OUT)에 반영하기 위하여 톱니 파형신호(S_OUT)를 피드백(feedback)받는 것을 특징으로 한다.
이하, 파형 생성부(310)의 간단한 동작을 살펴보기로 한다. 참고로, 펄스신호(PUL)는 예정된 주기(T)로 매우 짧은 펄스 폭을 가지는 신호로서, NMOS 트랜지스터(NM)는 이 주기(T)에 따라 턴 온 된다. 우선, NMOS 트랜지스터(NM)가 턴 오프된 상태에서는 커패시터(C)에 구동전류에 대응하는 전하가 충전되고, 그 충전 정도에 따라 톱니 파형신호(S_OUT)의 기울기가 결정된다. 본 발명에 따른 실시예에서는 구동전류량이 구동제어신호(CTR)에 의하여 제어된다. 즉, 톱니 파형신호(S_OUT)는 구동제어신호(CTR)에 대응하는 기울기를 가진다. 이어서, NMOS 트랜지스터(NM)가 턴 온된 상태에서는 커패시터(C)에 충전된 전하가 방전단(V_GND)으로 방전된다.
이후 다시 설명하겠지만, 본 발명에 따른 실시예는 톱니 파형신호(S_OUT)를 피드백받아 보정 동작을 수행하여, 예컨대 회로 내에 반영되는 환경 요소에 따라 기준전류(I_REF)의 양이 달라지거나, 커패시터(C)의 용량이 달라지거나, NMOS 트랜지스터(NM)의 기생 커패시턴스의 크기가 달라지더라도, 항상 일정한 기울기의 톱니 파형신호(S_OUT)를 생성하는 것이 가능하다.
도 4 는 본 발명의 다른 실시예에 따른 파형 생성 회로를 설명하기 위한 도면이다.
도 4 를 참조하면, 파형 생성 회로는 파형 생성부(410)와, 전압 비교부(420), 및 구동전류 제어부(430)를 구비한다. 여기서, 파형 생성부(410)는 도 3 의 파형 생성부(310)와 동일한 구성을 가지며, 마찬가지로 구동전류에 대응하는 톱니 파형신호(S_OUT)를 생성한다.
전압 비교부(420)는 톱니 파형신호(S_OUT)의 목표전압레벨에 대응하여 정의되는 제1 및 제2 기준전압(VL_REF, VH_REF)과 톱니 파형신호(S_OUT)의 전압레벨을 비교하기 위한 것으로, 제1 전압 비교부(421)와 제2 전압 비교부(422)를 구비한다. 여기서, 제1 전압 비교부(421)는 톱니 파형신호(S_OUT)의 전압레벨과 제1 기준전압(VL_REF)을 비교하여 제1 비교신호(VL_OUT)를 출력하고, 제2 전압 비교부(422)는 톱니 파형신호(S_OUT)의 전압레벨과 제2 기준전압(VH_REF)을 비교하여 제2 비교신호(VH_OUT)를 출력한다. 참고로, 제1 및 제2 비교신호(VL_OUT, VH_OUT)의 출력 형태는 제1 및 제2 전압 비교부(421, 422)의 회로 구성에 따라 아날로그 타입 또는 디지털 타입으로 달라질 수 있다.
이어서, 구동전류 제어부(430)는 전압 비교부(420)에서 출력되는 제1 및 제2 비교신호(VL_OUT, VH_OUT)에 대응하는 구동제어신호(CTR)를 생성하고, 구동제어신호(CTR)로 파형생성부(410)의 구동전류를 제어한다. 이때, 구동제어신호(CTR)는 제1 및 제2 비교신호(VL_OUT, VH_OUT)에 따라 전압레벨이 가변된다. 즉, 구동제어신호(CTR)는 예컨대, 제1 비교신호(VL_OUT)에 응답하여 높은 전압레벨로 가변되고, 제2 비교신호(VH_OUT)에 응답하여 낮은 전압레벨로 가변된다.
다시 말하면, 본 발명의 실시예에 따른 파형 생성 회로는 톱니 파형신호(S_OUT)를 제1 및 제2 기준전압(VL_REF, VH_REF)과 비교하고, 그 결과에 따라 구동제어신호(CTR)의 전압레벨을 가변해 줌으로써, 파형 생성부(410)의 전류원(IS)에 흐르는 구동전류를 제어하는 것이 가능하다. 구동전류가 제어된다는 것은 구동전류의 전류량이 변화됨을 의미하며, 이는 톱니 파형신호(S_OUT)의 기울기를 가변할 수 있음을 의미한다.
도 5 및 도 6 은 도 4 의 파형 생성 회로의 간략한 동작을 설명하기 위한 파형도이다. 참고로, 보정 동작 이후 톱니 파형신호(S_OUT)의 최고 전압레벨은 목표전압레벨에 대응된다. 즉, 제1 및 제2 기준전압(VL_REF, VH_REF)는 목표전압레벨에 동작 마진(margin)이 반영된 것으로, 제1 기준전압(VL_REF)은 목표전압레벨보다 낮은 전압 레벨을 가지며, 제2 기준전압(VH_REF)은 목표전압레벨보다 높은 전압 레벨을 가진다.
우선, 도 5 는 톱니 파형신호(S_OUT)의 기울기가 목표하는 기울기보다 큰 경우에 대응하는 파형도이다.
도 5 에서 볼 수 있듯이, 톱니 파형신호(S_OUT)의 기울기가 목표하는 기울기 보다 크게 되면, 톱니 파형신호(S_OUT)의 최고 전압레벨은 목표전압레벨보다 높은 전압 레벨, 즉 제2 기준전압(VH_REF)보다 높은 전압 레벨을 가지게 된다. 이때, 제1 및 제2 비교신호(VL_OUT, VH_OUT)는 각각 제1 및 제2 기준전압(VL_REF, VH_REF)을 기준으로 톱니 파형신호(S_OUT)의 전압레벨에 대응하는 펄스 폭을 가지게 되며, 구동전류 제어부(430)는 이에 대응하는 구동제어신호(CTR)를 생성한다. 이어서, 구동제어신호(CTR)에 따라 파형 생성부(410)의 구동전류가 조절되며, 톱니 파형신호(S_OUT)는 제1 기준전압(VL_REF)과 제2 기준전압(VH_REF) 사이에 존재하는 목표전압레벨에 대응하는 기울기를 가지게 된다.
다음으로, 도 6 은 톱니 파형신호(S_OUT)의 기울기가 목표하는 기울기보다 작은 경우에 대응하는 파형도이다.
도 6 에서 볼 수 있듯이, 톱니 파형신호(S_OUT)의 기울기가 목표하는 기울기보다 작게 되면, 톱니 파형신호(S_OUT)의 최고 전압 레벨은 목표전압레벨보다 낮은 전압 레벨, 즉 제1 기준전압(VL_REF)보다 낮은 전압 레벨을 가지게 된다. 이때, 제1 비교신호(VL_OUT)는 제1 기준전압(VL_REF)에 대응하는 펄스 폭을 가지게 되며, 구동제어신호(CTR)는 이에 따라 제어된다. 이어서, 구동제어신호(CTR)에 따라 구동전류가 조절되어 톱니 파형신호(S_OUT)는 목표전압레벨에 대응하는 기울기를 가지게 된다.
다시 말하면, 구동전류의 전류량은 제1 및 제2 비교신호(VL_OUT, VH_OUT)에 대응하여 결정된다. 즉, 구동전류의 전류량은 제1 비교신호(VL_OUT)에 응답하여 많아지고 제2 비교신호(VH_OUT)에 응답하여 적어지게 된다. 이어서, 이 구동전류의 전류량에 의하여 톱니 파형신호(S_OUT)의 전압레벨이 결정되고, 이는 곧 톱니 파형신호(S_OUT)의 기울기가 결정됨을 의미한다. 결국, 본 발명의 실시예에 따른 파형 생성 회로는 제1 및 제2 기준전압(VL_REF, VH_REF)에 대응하는 목표전압레벨에 따라 항상 일정한 기울기의 톱니 파형신호(S_OUT)를 유지하는 것이 가능하다.
도 7 은 본 발명의 또 다른 실시예에 따른 파형 생성 회로를 설명하기 위한 도면이다.
도 7 을 참조하면, 파형 생성 회로는 파형 생성부(710)와, 비교신호 생성부(720)와, 코드신호 생성부(730)와, 제어신호 생성부(740), 및 펄스 발생부(750)를 구비한다. 여기서, 파형 생성부(710)는 도 3 및 도 4 의 파형 생성부와 동일한 동작을 수행하며, 마찬가지로 구동제어신호(CTR)에 대응하는 구동전류에 의하여 톱니 파형신호(S_OUT)를 생성한다. 참고로, 도 7 의 실시예는 초기 동작 구간과 노말 동작 구간에 따라 서로 다른 동작을 수행한다. 여기서, 초기 동작 구간은 노말 동작 구간 이전의 동작 구간을 의미한다. 이후 자세히 설명하겠지만, 초기 동작 구간에서는 빠른 제어 동작을 통해 톱니 파형신호(S_OUT)를 원하는 형태로 빠르게 형성하는 것이 가능하고, 노말 동작 구간에서는 미세한 제어 동작을 통해 원하는 형태로 형성된 톱니 파형신호(S_OUT)를 계속적으로 유지하는 것이 가능하다.
비교신호 생성부(720)는 톱니 파형신호(S_OUT)의 목표전압레벨에 대응하여 정의되는 제1 및 제2 기준전압(VL_REF, VH_REF)과 톱니 파형신호(S_OUT)를 비교하여 제1 및 제2 비교신호(VL_OUT, VH_OUT)를 생성하기 위한 것으로, 제1 전압비교부(721)와, 제2 전압비교부(722)를 구비한다.
여기서, 제1 전압비교부(721)는 톱니 파형신호(S_OUT)와 제1 기준전압(VL_REF)을 비교하여 제1 카운팅 소오스신호(VL_OUT)를 생성하고, 제2 전압비교부(722)는 톱니 파형신호(S_OUT)와 제1 기준전압(VL_REF)보다 높은 전압 레벨을 가지는 제2 기준전압(VH_REF)을 비교하여 제2 비교신호(VH_OUT)를 생성한다. 참고로, 제2 전압비교부(722)의 경우 제2 기준전압(VH_REF)이 제2 전압비교부(722)의 (+) 단자로 입력되기 때문에 제2 비교신호(VH_OUT)는 도 5 및 도 6 에 도시된 파형을 반전한 신호로 출력된다.
코드신호 생성부(730)는 제1 및 제2 비교신호(VL_OUT, VH_OUT)에 응답하여 초기 동작 구간과 노말 동작 구간에 대응하는 가중치가 반영된 코드신호(REF_SEL<m:0>, 여기서, m 은 자연수)를 생성하기 위한 것으로, 제1 카운팅부(731)와, 제2 카운팅부(732), 및 선택출력부(733)를 구비한다.
여기서, 제1 카운팅부(731)는 노말 동작 구간에서 제1 비교신호(VL_OUT)에 응답하여 제1 가중치가 반영된 카운팅 동작을 통해 노말동작 카운팅 값(NOR_CNT<m:0>)을 출력하고, 제2 카운팅부(732)는 초기 동작 구간에서 제2 비교신호(VH_OUT)에 응답하여 제2 가중치가 반영된 카운팅 동작을 통해 초기동작 카운팅 값(INT_CNT<m:0>)을 출력한다. 여기서, 제2 가중치는 제1 가중치보다 크다. 예컨대, 어떤 값을 카운팅하는데 있어서 최소 카운팅 단위가 '1' 인 경우와 '5' 인 경우가 있다고 가정하면, '1' 인 경우가 제1 가중치에 해당하고 '5' 인 경우가 제2 가중치에 해당한다고 볼 수 있다. 이어서, 선택출력부(733)는 초기 동작 구간과 노말 동작 구간 각각에 초기동작 카운팅 값(INI_CNT<m:0>) 또는 노말동작 카운팅 값(NOR_CNT<m:0>)을 코드신호(REF_SEL<m:0>)로 출력한다. 선택출력부(733)는 초기 동작 구간과 노말 동작 구간에 따라 정의되는 모드선택신호(MOD_SEL)를 입력받으며, 예컨대, 모드선택신호(MOD_SEL)가 논리'로우(low)'인 경우 초기동작 카운팅 값(INT_CNT<m:0>)을 코드신호(REF_SEL<m:0>)로 출력하고, 논리'하이(high)'인 경우 노말동작 카운팅 값(NOR_CNT<m:0>)을 코드신호(REF_SEL<m:0>)로 출력한다.
이하, 코드신호 생성부(730)를 구성하는 블록들의 보다 자세한 구성을 살펴보기로 한다.
우선, 제1 카운팅부(731)는 노말 동작시 제1 가중치로 카운팅 동작을 수행하기 위한 것으로, 제1 및 제2 래칭부(731_1, 731_2)와 업/다운 카운팅부(731_3)를 구비한다.
여기서, 제1 래칭부(731_1)는 노말 클럭신호(NOR_CLK)와 제1 비교신호(VL_OUT)에 응답하여 셋/리셋(set/reset) 동작을 통해 업 카운팅 신호(NOR_UP)를 출력하고, 제2 래칭부(731_2)는 노말 클럭신호(NOR_CLK)와 제2 비교신호(VH_OUT)에 응답하여 셋/리셋 동작을 통해 다운 카운팅 신호(NOR_DN)를 출력한다. 참고로, 제1 및 제2 래칭부(731_1, 731_2)는 래치(latch)로 구성될 수 있다. 이어서, 업/다운 카운팅부(731_3)는 모드선택신호(MOD_SEL)에 응답하여 제2 카운팅부(732)의 출력신호에 의하여 정의되는 초기 카운팅 값에서부터 카운팅 동작을 통해 노말동작 카운팅 값(NOR_CNT<m:0>)을 출력하며, 이때 카운팅 동작은 업 카운팅 신호(NOR_UP)와 다운 카운팅 신호(NOR_DN)에 의하여 수행된다.
다음으로, 제2 카운팅부(732)는 초기 동작시 제2 가중치로 카운팅 동작을 수 행하기 위한 것으로, 활성화부(732_1)와, n-비트 저장부(732_2), 및 출력부(732_3)를 구비한다.
여기서, 활성화부(732_1)는 초기 클럭신호(INT_CLK)에 응답하여 활성화신호(INT_EN<m:0>)를 n-비트 저장부(732_2)로 출력하기 위한 것으로, 활성화신호(INT_EN<m:0>)와 초기 클럭신호(INT_CLK)를 입력받는 n(여기서, n 은 자연수, n=m+1)개의 논리 곱 게이트(AND)로 구성될 수 있다. 이때, 활성화신호(INT_EN<m:0>)는 순차적으로 활성화되는 신호이기 때문에 활성화부(732_1)의 출력신호는 초기 클럭신호(INT_CLK)에 동기화되어 순차적으로 활성화되는 신호가 된다. n-비트 저장부(732_2)는 활성화부(732_1)의 출력신호에 응답하여 제2 비교신호(VH_OUT)를 저장하기 위한 것으로 n 개의 플립-플롭(flip-flop)으로 구성될 수 있다. 이어서, 출력부(732_3)는 저장부(732_2)의 출력신호를 활성화신호(INT_EN<m:0>)에 응답하여 초기동작 카운팅 값(INT_CNT<m:0>)을 출력하기 위한 것으로, 활성화신호(INT_EN<m:0>)와 n-비트 저장부(732_2)의 출력신호를 입력받는 n 개의 논리 합 게이트(OR)로 구성될 수 있다.
한편, 제어신호 생성부(740)는 코드신호(REF_SEL<m:0>)에 대응하는 전압레벨의 구동제어신호(CTR)를 생성하기 위한 것으로, 분배전압 생성부(741)와, 제어신호 출력부(742)를 구비한다.
여기서, 분배전압 생성부(741)는 내부기준전압(VREF)을 분배한 다수의 분배전압 중 코드신호(REF_SEL<m:0>)에 대응하는 분배전압을 목표기준전압(TREF)으로 출력하고, 제어신호 출력부(742)는 목표기준전압(TREF)에 대응하는 전압레벨의 구 동제어신호(CTR)를 출력한다.
도 8 은 도 7 의 분배전압 생성부(741)를 설명하기 위한 도면이다.
도 8 을 참조하면, 분배전압 생성부(741)는 전압분배부(810)와, 선택출력부(820)를 구비한다.
전압분배부(810)는 내부기준전압(VREF)을 분배하여 다수의 분배전압(V0, V1, ... V2n-1)을 생성하기 위한 것으로, 내부기준전압(VREF)과 접지전압단(VSS) 사이에 직렬연결된 다수의 저항(R)으로 구성될 수 있다.
선택출력부(820)는 다수의 분배전압(V0, V1, ... V2n-1)을 코드신호(REF_SEL<m:0>)에 따라 선택하여 목표기준전압(TREF)으로 출력하기 위한 것으로, n 개의 코드신호(REF_SEL<m:0>)에 응답하여 다수의 분배전압(V0, V1, ... V2n-1)을 선택적으로 출력할 수 있는 디코더(decoder)와 먹스(MUX)로 구성될 수 있다.
다시 도 7 을 참조하면, 제어신호 생성부(740)의 제어신호 출력부(742)는 분배전압 생성부(741)에서 출력되는 목표기준전압(TREF)에 대응하는 전압레벨의 구동제어신호(CTR)를 출력하기 위한 것으로, 제3 전압비교부(742_1)와, 피드백부(742_2)를 구비한다.
여기서, 제3 전압비교부(742_1)는 목표기준전압(TREF)와 피드백전압(VFED)을 비교하여 구동제어신호(CTR)를 생성한다. 이때, 구동제어신호(CTR)는 목표기준전압(TREF)을 기준으로 피드백전압(VFED)과의 전압 레벨 차이에 대응하는 전압 레벨을 갖는다.
피드백부(742_2)는 구동제어신호(CTR)에 응답하여 피드백전압(VFED)을 생성하기 위한 것으로, 구동제어신호(CTR)와 바이어스전압(VBIA)를 게이트로 입력받는 직렬연결된 NMOS 트랜지스터와, 이들과 직렬연결된 저항으로 구성될 수 있다. 특히, 피드백부(742_2)의 NMOS 트랜지스터는 파형 생성부(710)의 가변전류 생성부(IS)를 모델링한 레플리카(replica) 회로로 구성될 수 있다.
한편, 펄스 발생부(750)는 톱니 파형신호(S_OUT)의 주기에 대응하여 활성화되는 펄스신호(PUL)를 생성한다. 이때 생성되는 펄스신호(PUL)는 업/다운 카운팅부(731_3)로도 입력되며, 업/다운 카운팅부(731_3)는 펄스신호(PUL)에 응답하여 노말 동작 구간에서 카운팅 동작을 제어한다.
도 9 는 도 7 의 업/다운 카운팅부(731_3)의 회로 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여 제2 카운팅부(732)에서 출력되는 초기 카운팅 값이 '7'이라 가정하기로 한다.
도 7 과 도 9 를 참조하면, 우선 업/다운 카운팅부(731_3)는 리셋신호(RST)에 응답하여 리셋되며, 이때 출력단(Y<m:0>)으로부터 출력되는 노말동작 카운팅 값(NOR_CNT<m:0>)은 '0'으로 리셋된다. 이후, 업/다운 카운팅부(731_3)는 로딩제어단(LD)으로 입력되는 모드선택신호(MOD_SEL)에 응답하여 초기 카운팅 값인 '7'을 로딩하며, 업 카운팅 제어단(UP)과 다운 카운팅 제어단(DN) 및 클럭 입력단(CK)으로 입력되는 업 카운팅 신호(NOR_UP)와 다운 카운팅 신호(NOR_DN) 및 펄스신호(PUL)에 따라 업 카운팅 동작 또는 다운 카운팅 동작을 수행한다. 다시 말하면, 노말동작 카운팅 값(NOR_CNT<m:0>)은 업 카운팅 동작에 따라 증가하고, 다운 카운 팅 동작에 따라 감소한다. 위에서 설명한 제1 가중치는 노말동작 카운팅 값(NOR_CNT<m:0>)의 증감치를 의미한다.
한편, 본 발명에 따른 실시예는 형성하고자 하는 톱니 파형신호(S_OUT)을 빠르게 형성하기 위하여 제2 가중치로 카운팅 동작을 수행하는 초기 동작 구간과, 형성된 톱니 파형신호(S_OUT)을 일정하게 유지시켜주기 위하여 제1 가중치로 카운팅 동작을 수행하는 노말 동작 구간을 가지고 있다.
도 10 은 도 7 의 파형 생성 회로의 초기 동작 구간과 노말 동작 구간에서의 개략적인 카운팅 동작을 설명하기 위한 파형도이다. 참고로, 톱니 파형신호(S_OUT)가 예정된 시간에 제1 기준전압(VL_REF)과 제2 기준전압(VH_REF) 사이의 전압레벨을 가지는 경우 원하는 형태의 톱니 파형신호(S_OUT)가 생성되었다고 가정하기로 한다. 다시 말하면, 톱니 파형신호(S_OUT)의 최고 전압레벨이 제1 기준전압(VL_REF)과 제2 기준전압(VH_REF) 사이에 위치하는 경우 원하는 형태의 톱니 파형신호(S_OUT)가 생성되었다고 가정하기로 한다. 참고로, 제2 비교신호(VH_OUT)는 도 5 및 도 6 에 대응할 수 있도록 도시하였다.
도 7 과 도 10 을 참조하면, 초기 동작 구간에서는 제2 가중치를 반영하여 톱니 파형신호(S_OUT)가 목표하는 기울기를 빠르게 형성할 수 있도록 제어한다. 도면에서 볼 수 있듯이, 톱니 파형신호(S_OUT)의 초기 기울기는 빠르게 증가하여 원하는 형태의 톱니 파형신호(S_OUT)를 생성한다. 본 발명에 따른 실시예는 초기 동작 구간을 통해 공정에 따른 변화를 톱니 파형신호(S_OUT)에 반영하여 그의 기울기를 빠르게 보정 할 수 있다.
다음으로 노말 동작 구간에서는 제1 가중치를 반영하여 톱니 파형신호(S_OUT)가 원하는 형태의 톱니 파형신호(S_OUT)를 항상 유지할 수 있도록 제어한다. 도면에서 볼 수 있듯이, 톱니 파형신호(S_OUT)가 원하는 형태를 벗어나는 경우, 즉 톱니 파형신호(S_OUT)의 최고 전압레벨이 제1 기준전압(VL_REF)보다 낮은 전압레벨을 가지거나, 제2 기준전압(VH_REF)보다 높은 전압레벨을 가지는 경우, 이를 미세하게 제어하여 항상 원하는 형태 톱니 파형신호(S_OUT)를 유지한다. 본 발명에 따른 실시예는 노말 동작 구간을 통해 온도, 전압에 따른 변화를 톱니 파형신호(S_OUT)에 반영하여 그의 기울기를 미세하게 보정 할 수 있다.
도 11 은 도 7 의 실시예의 구성에 따른 초기 동작 구간을 설명하기 위한 실질적인 타이밍도이다. 참고로, 초기 동작 구간은 모드선택신호(MOD_SEL)가 논리'로우'인 구간으로 정의된다.
도 7 과 도 11 을 참조하면, 우선 리셋신호(RST)에 응답하여 n-비트 저장부(732_2)는 리셋된다. 이후, 순차적으로 활성화되는 활성화신호(INT_EN<m:0>)와 초기 클럭신호(INT_CLK)에 의하여 n-비트 저장부(732_2)는 순차적으로 제2 비교신호(VH_OUT)를 저장한다. 이렇게 저장된 값은 n-비트 저장부(732_2)의 출력신호(OUT<m:0>)가 된다. 여기서, n-비트 저장부(732_2)의 출력신호(OUT<m:0>)는 톱니 파형신호(S_OUT)의 전압레벨과 제2 기준전압(VH_REF)에 따라 그 값이 결정된다. 즉, 톱니 파형신호(S_OUT)의 전압레벨이 제2 기준전압(VH_REF)보다 낮은 경우(①, ③), n-비트 저장부(732_2)의 출력신호(OUT<m:0>) 중 'OUT<m>' 출력신호와 'OUT<m-2>' 출력신호는 논리'하이'를 출력하며, 톱니 파형신호(S_OUT)의 전압레벨이 제2 기준전압(VH_REF)보다 높은 경우(②), n-비트 저장부(732_2)의 출력신호(OUT<m:0>) 중 'OUT<m-1>' 출력신호는 논리'로우'를 출력한다. 이러한 동작을 통해 코드신호(REF<m:0>)의 코드 값이 순차적으로 결정되며, 결국 톱니 파형신호(S_OUT)는 ④ 와 같은 형태의 원하는 파형을 빠르게 형성하는 것이 가능하다.
여기서, n-비트 저장부(732_2)의 출력신호(OUT<m:0>)를 하나의 코드라고 생각하면, 출력신호(OUT<m:0>)는 순차적으로 활성화되는 활성화신호(INT_EN<m:0>)에 따라 자릿수를 바꾸며 카운팅 동작을 수행한다고 볼 수 있다. 이러한 카운팅 동작이 제2 가중치가 반영된 카운팅 동작이다.
한편, 이러한 카운팅 동작을 통해 생성된 n-비트 저장부(732_2)의 출력신호(OUT<m:0>)는 초기동작 카운팅 값(INT_CNT<m:0>)으로 출력되며, 선택출력부(733)를 통해 코드신호(REF_SEL<m:0>)로 출력된다. 이어서, 목표기준전압(TREF)은 이 코드신호(REF_SEL<m:0>)에 대응하는 전압레벨을 가지게 되며, 이 목표기준전압(TREF)에 대응하는 구동제어신호(CTR)에 의하여 톱니 파형신호(S_OUT)의 기울기가 제어된다. 즉, 본 발명의 실시예에 따른 파형 생성 회로는 초기화 동작 구간에서 최종적으로 출력되는 코드신호(OUT<m:0>)를 이용하여 ④ 와 같은 형태의 톱니 파형신호(S_OUT)를 빠르게 생성하는 것이 가능하다.
도 12 는 도 7 의 실시예의 구성에 따른 노말 동작 구간을 설명하기 위한 실질적인 타이밍도이다. 참고로, 노말 동작 구간은 모드선택신호(MOD_SEL)가 논리'하이'인 구간으로 정의된다. 초기화 동작 구간 이후 노말 동작 구간에서는 초기화 동작 구간에서 최종적으로 생성된 코드신호(OUT<m:0>)를 초기 카운팅 값으로 하여 카 운팅 동작을 수행한다. 참고로, 제2 비교신호(VH_OUT)를 반전한 'VH_OUTB'를 설명의 편의를 위하여 동일한 명칭으로 사용하기로 한다.
우선, 제1 및 제2 래칭부(731_1, 731_2)는 제1 및 제2 비교신호(VL_OUT, VH_OUTB) 및 노말 클럭신호(NOR_CLK)에 응답하여 셋/리셋 동작을 수행하여 업 카운팅 신호(NOR_UP)와 다운 카운팅 신호(NOR_DN)를 출력한다. 이어서, 업/다운 카운팅부(731_3)는 업 카운팅 신호(NOR_UP)와 다운 카운팅 신호(NOR_DN)에 응답하여 초기 카운팅 값에서부터 카운팅 동작을 수행한다. 설명의 편의를 위하여 여기서는 초기 카운팅 값을 '7'로 가정하였다. 즉, 업/다운 카운팅부(731_3)에서 출력되는 노말동작 카운팅 값(NOR_CNT<m:0>)은 '7'에서부터 업 카운팅 동작 또는 다운 카운팅 동작을 수행하며, 이 노말동작 카운팅 값(NOR_CNT<m:0>)은 선택출력부(733)를 통해 코드신호(REF_SEL<m:0>)로 출력된다. 목표기준전압(TREF)은 이 코드신호(REF_SEL<m:0>)에 대응하는 전압레벨을 가지게 되며, 이 목표기준전압(TREF)에 대응하는 구동제어신호(CTR)에 의하여 톱니 파형신호(S_OUT)의 기울기가 제어된다. 즉, 본 발명의 실시예에 따른 파형 생성 회로는 노말 동작 구간에서 미세한 제어를 통해 톱니 파형신호(S_OUT)가 제1 및 제2 기준전압(VL_REF, VH_REF) 사이를 유지할 수 있도록 제어하는 것이 가능하다.
도 13 은 도 7 의 파형 생성부(710)의 다른 실시예를 설명하기 위한 도면이다.
도 13 을 참조하면, 파형 생성부(1310)는 구동제어신호(CTR)를 입력받는 저항(R)과, 방전단(V_GND)과 저항(R)을 통해 출력되는 구동제어신호(CTR)를 비교하여 톱니 파형신호(S_OUT)를 생성하기 위한 전압비교부(1310)와, 저항(R)과 전압비교부(1310)의 출력단 사이에 접속된 충전부(C), 및 충전부(C)와 병렬 접속된 스위칭부(SW)를 구비한다. 여기서, 스위칭부(SW)는 도 7 과 동일한 펄스신호(PUL)에 응답하여 스위칭 동작을 수행한다. 도 13 의 실시예는 도 7 의 실시예와 마찬가지로 펄스신호(PUL)의 주기에 대응하는 톱니 파형신호(S_OUT)를 생성하며, 이렇게 생성되는 톱니 파형신호(S_OUT)의 기울기 역시 구동제어신호(CTR)의 전압레벨에 따라 정의된다.
전술한 바와 같이 본 발명에 따른 파형 생성 회로는 회로 내에 반영되는 환경 요소에 따라 파형신호를 보정하는 것이 가능하다. 또한, 이러한 보정동작을 보다 효율적으로 제어하기 위하여 초기 동작 구간과 노말 동작 구간에서 서로 다른 가중치를 적용하여 카운팅 동작을 수행하며, 이를 통해 원하는 형태의 파형신호를 생성 및 유지하는데 소요되는 시간을 최소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1 은 일반적인 톱니파 생성 회로를 설명하기 위한 회로도.
도 2 는 도 1 의 톱니파 생성 회로의 회로 동작을 설명하기 위한 파형도.
도 3 은 본 발명의 실시예에 따른 파형 생성 회로를 설명하기 위한 도면.
도 4 는 본 발명의 다른 실시예에 따른 파형 생성 회로를 설명하기 위한 도면.
도 5 및 도 6 은 도 4 의 파형 생성 회로의 간략한 동작을 설명하기 위한 파형도.
도 7 은 본 발명의 또 다른 실시예에 따른 파형 생성 회로를 설명하기 위한 도면.
도 8 은 도 7 의 분배전압 생성부(741)를 설명하기 위한 도면.
도 9 는 도 7 의 업/다운 카운팅부(731_3)의 회로 동작을 설명하기 위한 타이밍도.
도 10 은 도 7 의 파형 생성 회로의 초기 동작 구간과 노말 동작 구간에서의 개략적인 카운팅 동작을 설명하기 위한 파형도.
도 11 은 도 7 의 실시예의 구성에 따른 초기 동작 구간을 설명하기 위한 실질적인 타이밍도.
도 12 는 도 7 의 실시예의 구성에 따른 노말 동작 구간을 설명하기 위한 실질적인 타이밍도.
도 13 은 도 7 의 파형 생성부(710)의 다른 실시예를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
310 : 파형 생성부
320 : 제어시호 생성부

Claims (34)

  1. 구동제어신호에 대응하는 파형신호를 생성하기 위한 파형생성수단;
    상기 파형신호의 전압레벨과 기준전압을 비교하여 결과신호를 출력하는 전압비교수단; 및
    회로 내에 반영되는 환경 요소에 따라 상기 파형신호를 보정하기 위한 상기 구동제어신호를 생성하는 제어신호 생성수단을 구비하고,
    상기 제어신호 생성수단은 상기 결과신호에 따라 상기 구동제어신호의 전압레벨을 가변함으로써, 상기 파형신호를 보정하는 것을 특징으로 하는 파형 생성 회로.
  2. 제1항에 있어서,
    상기 제어신호 생성수단은 상기 파형신호를 피드백받는 것을 특징으로 하는 파형 생성 회로.
  3. 제1항에 있어서,
    상기 파형신호는 상기 구동제어신호에 대응하는 기울기를 가지는 것을 특징으로 하는 파형 생성 회로.
  4. 제1항에 있어서,
    상기 파형신호는 톱니 파형을 가지는 것을 특징으로 하는 파형 생성 회로.
  5. 삭제
  6. 제1항에 있어서,
    상기 파형생성수단은,
    상기 구동제어신호와 방전단의 전압레벨을 비교하여 상기 파형신호를 생성하기 위한 전압비교부;
    상기 전압비교부의 입력단과 출력단 사이에 연결되는 충전부; 및
    상기 충전부와 병렬 접속되며, 예정된 주기 마다 스위칭 동작을 수행하는 스위칭부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  7. 제1항에 있어서,
    상기 파형신호의 주기에 대응하여 활성화되는 펄스신호를 생성하여 상기 파 형생성수단으로 입력하기 위한 펄스 발생수단을 더 구비하는 것을 특징으로 하는 파형 생성 회로.
  8. 구동전류에 대응하는 파형신호를 생성하기 위한 파형생성수단;
    상기 파형신호의 목표전압레벨에 대응하여 정의되는 기준전압과 상기 파형신호를 비교하기 위한 전압비교수단; 및
    상기 전압비교수단의 출력신호에 대응하는 구동제어신호를 생성하고, 상기 구동제어신호의 전압레벨을 가변함으로써 상기 구동전류의 전류량을 조절하여 상기 파형신호의 기울기를 가변하는 구동전류 제어수단;
    을 구비하는 파형 생성 회로.
  9. 제8항에 있어서,
    상기 파형신호는 상기 구동제어신호에 대응하는 기울기를 가지는 것을 특징으로 하는 파형 생성 회로.
  10. 제8항에 있어서,
    상기 파형신호는 톱니 파형을 가지는 것을 특징으로 하는 파형 생성 회로.
  11. 제8항에 있어서,
    상기 전압비교수단은,
    상기 파형신호의 전압레벨과 제1 기준전압을 비교하여 제1 비교신호를 출력하기 위한 제1 전압비교부; 및
    상기 파형신호의 전압레벨과 제2 기준전압을 비교하여 제2 비교신호를 출력하기 위한 제2 전압비교부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  12. 제11항에 있어서,
    상기 제1 기준전압은 상기 목표전압레벨보다 낮은 전압레벨에 대응하고, 상기 제2 기준전압은 상기 목표전압레벨보다 높은 전압레벨에 대응하는 것을 특징으로 하는 파형 생성 회로.
  13. 제11항에 있어서,
    상기 구동전류의 전류량은 상기 제1 비교신호에 대응하여 많아지고, 상기 제2 비교신호에 대응하여 적어지는 것을 특징으로 하는 파형 생성 회로.
  14. 제8항에 있어서,
    상기 파형생성수단은,
    상기 구동제어신호의 전압레벨에 대응하는 상기 구동전류를 생성하기 위한 가변전류 생성부;
    상기 가변전류 생성부에서 생성되는 전류를 충전하기 위한 충전부; 및
    예정된 주기 마다 상기 충전부에 충전된 전하를 방전하기 위한 방전부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  15. 제8항에 있어서,
    상기 파형생성수단은,
    상기 구동제어신호와 방전단의 전압레벨을 비교하여 상기 파형신호를 생성하기 위한 전압비교부;
    상기 전압비교부의 입력단과 출력단 사이에 연결되는 충전부; 및
    상기 충전부와 병렬 접속되며, 예정된 주기 마다 스위칭 동작을 수행하는 스위칭부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  16. 제8항에 있어서,
    상기 파형신호의 주기에 대응하여 활성화되는 펄스신호를 생성하여 상기 파 형생성수단으로 입력하기 위한 펄스 발생수단을 더 구비하는 것을 특징으로 하는 파형 생성 회로.
  17. 구동제어신호에 대응하는 파형신호를 생성하기 위한 파형생성수단;
    상기 파형신호의 목표전압레벨에 대응하여 정의되는 기준전압과 상기 파형신호를 비교하여 비교신호를 생성하기 위한 비교신호 생성수단;
    상기 비교신호에 응답하여 초기 동작 구간과 노말 동작 구간에 대응하는 가중치가 반영된 코드신호를 생성하기 위한 코드신호 생성수단; 및
    상기 코드신호에 대응하는 상기 구동제어신호를 생성하기 위한 제어신호 생성수단
    을 구비하는 파형 생성 회로.
  18. 제17항에 있어서,
    상기 파형신호는 톱니 파형을 가지는 것을 특징으로 하는 파형 생성 회로.
  19. 제17항에 있어서,
    상기 파형신호는 상기 구동제어신호에 대응하는 기울기를 가지는 것을 특징 으로 하는 파형 생성 회로.
  20. 제17항에 있어서,
    상기 비교신호 생성수단은,
    상기 파형신호와 제1 기준전압을 비교하여 제1 비교신호를 생성하기 위한 제1 전압비교부; 및
    상기 파형신호와 제2 기준전압을 비교하여 제2 비교신호를 생성하기 위한 제2 전압비교부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  21. 제20항에 있어서,
    상기 제1 기준전압은 상기 목표전압레벨보다 낮은 전압레벨에 대응하고, 상기 제2 기준전압은 상기 목표전압레벨보다 높은 전압레벨에 대응하는 것을 특징으로 하는 파형 생성 회로.
  22. 제20항에 있어서,
    상기 코드신호 생성수단은,
    상기 노말 동작 구간에서 상기 제1 비교신호에 응답하여 제1 가중치로 카운 팅하기 위한 제1 카운팅부;
    상기 초기 동작 구간에서 상기 제2 비교신호에 응답하여 제2 가중치로 카운팅하기 위한 제2 카운팅부; 및
    상기 초기 동작 구간과 상기 노말 동작 구간에 따라 상기 제1 또는 제2 카운팅부의 출력신호를 상기 코드신호로 출력하기 위한 선택출력부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  23. 제22항에 있어서,
    상기 제2 가중치는 상기 제1 가중치보다 큰 것을 특징으로 하는 파형 생성 회로.
  24. 제22항에 있어서,
    상기 제1 카운팅부는 상기 초기 동작 구간에서 설정된 제2 카운팅부의 출력신호를 초기 카운팅 값으로 하여 카운팅 동작을 수행하는 것을 특징으로 하는 파형 생성 회로.
  25. 제22항에 있어서,
    상기 제1 카운팅부는,
    노말 클럭신호와 상기 제1 비교신호에 응답하여 셋/리셋되는 제1 래칭부;
    상기 노말 클럭신호와 상기 제2 비교신호에 응답하여 셋/리셋되는 제2 래칭부; 및
    상기 제1 및 제2 래칭부의 출력신호에 응답하여 설정된 초기 카운팅 값에서 부터 카운팅하기 위한 업/다운 카운팅부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  26. 제22항에 있어서,
    상기 제2 카운팅부는,
    순차적으로 활성화되는 활성화신호를 초기 클럭신호에 응답하여 출력하기 위한 활성화부;
    상기 활성화부의 출력신호에 응답하여 상기 제2 비교신호를 저장하기 위한 저장부; 및
    상기 저장부의 출력신호를 상기 활성화신호에 응답하여 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  27. 제17항에 있어서,
    상기 제어신호 생성수단은,
    내부기준전압을 분배한 다수의 분배전압 중 상기 코드신호에 대응하는 분배전압을 출력하기 위한 분배전압 생성부; 및
    상기 분배전압에 대응하는 전압레벨의 상기 구동제어신호를 출력하기 위한 제어신호 출력부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  28. 제27항에 있어서,
    상기 분배전압 생성부는,
    상기 내부기준전압을 분배하여 다수의 분배전압을 생성하기 위한 전압분배부; 및
    상기 다수의 분배전압을 상기 코드신호에 따라 선택적으로 출력하기 위한 선택출력부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  29. 제27항에 있어서,
    상기 제어신호 출력부는,
    상기 분배전압 생성부의 출력신호와 피드백되는 피드백전압을 비교하여 상기 구동제어신호를 출력하기 위한 전압비교부; 및
    상기 전압비교부의 출력신호에 응답하여 상기 피드백전압을 생성하기 위한 피드백부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  30. 제29항에 있어서,
    상기 파형생성수단은,
    상기 구동제어신호에 대응하는 전류를 생성하기 위한 가변전류 생성부;
    상기 가변전류 생성부에서 생성되는 전류를 충전하기 위한 충전부; 및
    예정된 주기 마다 상기 충전부에 충전된 전하를 방전하기 위한 방전부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  31. 제30항에 있어서,
    상기 피드백부는 상기 가변전류 생성부를 모델링한 레플리카 회로인 것을 특징으로 하는 파형 생성 회로.
  32. 제17항에 있어서,
    상기 파형생성수단은,
    상기 구동제어신호와 방전단의 전압레벨을 비교하여 상기 파형신호를 생성하기 위한 전압비교부;
    상기 전압비교부의 입력단과 출력단 사이에 연결되는 충전부; 및
    상기 충전부와 병렬 접속되며, 예정된 주기 마다 스위칭 동작을 수행하는 스위칭부를 구비하는 것을 특징으로 하는 파형 생성 회로.
  33. 제17항에 있어서,
    상기 파형신호의 주기에 대응하여 활성화되는 펄스신호를 생성하여 상기 파형생성수단으로 입력하기 위한 펄스 발생수단을 더 구비하는 것을 특징으로 하는 파형 생성 회로.
  34. 제1항에 있어서,
    상기 전압비교수단은,
    상기 파형신호의 전압레벨과 제1 기준전압을 비교하여 제1 비교신호를 출력하기 위한 제1 전압비교부; 및
    상기 파형신호의 전압레벨과 제2 기준전압을 비교하여 제2 비교신호를 출력하기 위한 제2 전압비교부를 구비하는 것을 특징으로 하는 파형 생성 회로.
KR1020090130238A 2009-12-23 2009-12-23 파형 생성 회로 KR101133511B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090130238A KR101133511B1 (ko) 2009-12-23 2009-12-23 파형 생성 회로
TW099123016A TWI548219B (zh) 2009-12-23 2010-07-13 波形產生電路
US12/835,532 US8188772B2 (en) 2009-12-23 2010-07-13 Waveform generation circuit
CN201010533769.1A CN102111128B (zh) 2009-12-23 2010-10-29 波形产生电路
US13/459,538 US9000813B2 (en) 2009-12-23 2012-04-30 Waveform generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130238A KR101133511B1 (ko) 2009-12-23 2009-12-23 파형 생성 회로

Publications (2)

Publication Number Publication Date
KR20110073075A KR20110073075A (ko) 2011-06-29
KR101133511B1 true KR101133511B1 (ko) 2012-04-05

Family

ID=44150156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130238A KR101133511B1 (ko) 2009-12-23 2009-12-23 파형 생성 회로

Country Status (4)

Country Link
US (2) US8188772B2 (ko)
KR (1) KR101133511B1 (ko)
CN (1) CN102111128B (ko)
TW (1) TWI548219B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133511B1 (ko) * 2009-12-23 2012-04-05 매그나칩 반도체 유한회사 파형 생성 회로
CN103294087B (zh) * 2012-03-02 2015-01-14 株式会社理光 周期性模拟电压信号发生电路
US9473130B2 (en) * 2013-10-08 2016-10-18 Nxp B.V. Sawtooth oscillator and apparatuses
US9748935B2 (en) 2015-05-29 2017-08-29 Fairchild Korea Semiconductor Ltd. Signal calculator
CN106328206B (zh) * 2015-07-01 2019-06-21 中国科学院微电子研究所 一种非挥发性存储器的编程信号产生装置
US10258723B2 (en) 2016-07-08 2019-04-16 DAO Health Submersible breast pump protection mechanism for a breast milk collection device with self-contained reservoir
KR102615020B1 (ko) * 2016-11-17 2023-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10411595B2 (en) 2017-12-21 2019-09-10 Nxp Usa, Inc. Ripple generation device and method for a constant on-time voltage regulator
CN110830008B (zh) * 2019-11-11 2023-04-25 上海必阳科技有限公司 一种电压波形产生装置
CN110867919B (zh) * 2019-11-21 2022-03-25 深圳市睿鑫智科技有限公司 一种可实现充电信号同步的系统
KR102401322B1 (ko) * 2020-11-30 2022-05-23 이승준 복합 파형 생성시스템
KR20230039135A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112810A (ja) * 1996-10-04 1998-04-28 Nec Corp 画面補正回路
KR20050121943A (ko) * 2004-06-23 2005-12-28 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9201053A (nl) * 1992-06-15 1994-01-03 Koninkl Philips Electronics Nv Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp.
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
JP3991863B2 (ja) * 2002-12-27 2007-10-17 セイコーエプソン株式会社 ノコギリ波発生装置
US6819154B2 (en) * 2003-02-03 2004-11-16 Intersil Americas Inc. Constant deadtime control in a feed forward enabled pulse width modulator controller
US7573250B2 (en) 2004-08-24 2009-08-11 International Rectifier Corporation Method and apparatus for calibrating a ramp signal
KR20080034687A (ko) 2006-10-17 2008-04-22 삼성전자주식회사 램프 발생기 및 그것의 램프신호 발생 방법
TWI339945B (en) * 2007-07-19 2011-04-01 Elite Semiconductor Esmt Triangle wave generating circuit and method thereof
US7746129B2 (en) * 2008-04-04 2010-06-29 Freescale Semiconductor, Inc. Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency
US7746130B2 (en) * 2008-07-14 2010-06-29 Elite Semiconductor Memory Technology, Inc. Triangular wave generating circuit having synchronization with external clock
KR101133511B1 (ko) * 2009-12-23 2012-04-05 매그나칩 반도체 유한회사 파형 생성 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112810A (ja) * 1996-10-04 1998-04-28 Nec Corp 画面補正回路
KR20050121943A (ko) * 2004-06-23 2005-12-28 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로

Also Published As

Publication number Publication date
US9000813B2 (en) 2015-04-07
CN102111128B (zh) 2016-01-06
US20120212263A1 (en) 2012-08-23
CN102111128A (zh) 2011-06-29
US20110148481A1 (en) 2011-06-23
US8188772B2 (en) 2012-05-29
KR20110073075A (ko) 2011-06-29
TW201123734A (en) 2011-07-01
TWI548219B (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
KR101133511B1 (ko) 파형 생성 회로
US8879312B2 (en) Supply voltage generating circuit and semiconductor device having the same
US8817500B2 (en) Power supply apparatuses for preventing latch-up of charge pump and methods thereof
US7800423B2 (en) Duty correction circuit
US7782120B2 (en) Internal voltage generating circuit
US9966934B2 (en) Duty correction device and semiconductor device including the same
US20170111036A1 (en) Duty cycle detector circuit
US20050184780A1 (en) Clock duty ratio correction circuit
US8098528B2 (en) Voltage generation circuit and nonvolatile memory device including the same
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
CN107707115B (zh) 电压控制电路
US6826085B2 (en) Nonvolatile semiconductor memory device capable of accurately and quickly adjusting step-up voltage
US9378802B2 (en) Oscillator and memory device including the same
US20080042738A1 (en) Internal voltage generator for use in semiconductor device
US10075066B2 (en) Internal voltage generation circuit and system including the same
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
US20210167771A1 (en) Power-on reset signal generating device
KR101948899B1 (ko) 주기신호생성회로
KR100825021B1 (ko) 내부전압 생성기
US9275749B1 (en) Internal power voltage generating circuit, semiconductor memory device and semiconductor device
KR101948900B1 (ko) 주기신호생성회로
KR100875664B1 (ko) 반도체 소자의 내부전압 발생기
JP7239373B2 (ja) 高電圧クロック生成回路
KR101125713B1 (ko) 주파수 발진기 및 그 주파수 발진기를 이용하여 일정한 주파수를 갖는 신호를 생성하는 방법
KR20060062793A (ko) 반도체 메모리 소자의 전압 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9