CN102111128B - 波形产生电路 - Google Patents

波形产生电路 Download PDF

Info

Publication number
CN102111128B
CN102111128B CN201010533769.1A CN201010533769A CN102111128B CN 102111128 B CN102111128 B CN 102111128B CN 201010533769 A CN201010533769 A CN 201010533769A CN 102111128 B CN102111128 B CN 102111128B
Authority
CN
China
Prior art keywords
signal
waveform
voltage
unit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010533769.1A
Other languages
English (en)
Other versions
CN102111128A (zh
Inventor
郑圭荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN102111128A publication Critical patent/CN102111128A/zh
Application granted granted Critical
Publication of CN102111128B publication Critical patent/CN102111128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/90—Linearisation of ramp; Synchronisation of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种波形产生电路包括：波形产生块，其被配置成产生对应于驱动控制信号的波形信号；以及控制信号产生块，其被配置成产生驱动控制信号以用于针对反映于该波形产生电路中的环境因素而补偿该波形信号。

Description

波形产生电路
技术领域
本发明的示例性实施例涉及用于设计半导体的技术，更具体地涉及一种用于产生预定波形的波形产生电路。
背景技术
一般而言，在半导体存储器件内提供用于执行不同操作的不同电路，该半导体存储器件包括双倍数据速率同步动态随机存取存储器(DDRSDRAM)器件。在这些电路当中有产生预定波形的波形产生电路。在波形产生电路中产生的波形的例子包括正弦波、方波、斜波、三角波、锯齿波等。
图1是描述通常的锯齿波产生电路的电路图。参见图1，锯齿波产生电路包括：电流源IS，用于产生参考电流I_REF；电容器C，用于用参考电流I_REF加以充电；以及NMOS晶体管NM，用于通过响应于脉冲信号PUL而导通，使电容器C向放电端子V_GND放电。
图2是描述图1所示的锯齿波产生电路的电路操作的波形图。
参见图1和图2，脉冲信号PUL是具有短脉冲宽度和预定周期T的信号。NMOS晶体管NM根据周期T而导通。首先，当NMOS晶体管NM断开时，用参考电流I_REF对电容器C充电，并且基于充电程度而确定锯齿波形信号S_OUT的斜率。图2示出了当图1的波形产生电路按预期操作时产生的锯齿波形信号S_OUT。这里，锯齿波形信号S_OUT的斜率由参考电流I_REF和电容器C的电容来定义。随后，当NMOS晶体管NM导通时，电容器C向端子V_GND放电。
然而，基本上难以在传统的电路结构中实现理想的锯齿波形信号S_OUT。这是因为反映于波形产生电路中的环境因素(诸如，过程、电源电压、温度等)可不同，并且这些因素影响锯齿波形信号S_OUT的斜率。例如，当参考电流I_REF的量根据反映于电路中的环境因素而改变时，当电容器C的电容改变时，当NMOS晶体管NM的寄生电容的大小改变时，锯齿波形信号S_OUT的目标波形和斜率都可能改变。归根结底，由于反映于电路中的环境因素，锯齿波形信号S_OUT不维持均一的斜率。
锯齿波形信号S_OUT通常用于以模拟方式控制的电路中。在这种电路中，确定锯齿波形信号S_OUT的斜率以实现特定结果，而当波形偏离期望的斜率时，不能实现该结果。因此，需要开发一种电路，其能产生始终具有均一斜率的锯齿波形信号S_OUT，以便实现期望波形的结果目标。
发明内容
本发明的实施例涉及一种波形产生电路，其可通过将环境因素反映于最终产生波形信号的电路中来针对环境因素补偿该波形信号。
本发明的另一实施例涉及一种波形产生电路，其接收来自最终产生的波形的反馈，比较该反馈波形与参考电压，并且基于比较结果控制波形信号。
本发明的另一实施例涉及一种波形产生电路，其通过根据初始操作周期和正常操作周期改变反映于驱动控制信号中的权重来产生波形信号。
本发明的其它目的和优点可通过下面描述而理解，并且参考本发明的实施例变得明白。此外，对于本发明相关领域的技术人员显然的是，本发明的目的和优点可以通过所声明的装置及其组合来实现。
根据本发明的实施例，一种波形产生电路包括：波形产生块，其被配置成产生对应于驱动控制信号的波形信号；以及，控制信号产生块，其被配置成产生驱动控制信号以用于针对反映于该波形产生电路中的环境因素而补偿该波形信号。
根据本发明的另一实施例，一种波形产生电路包括：波形产生块，其被配置成产生对应于驱动电流的波形信号；电压比较块，其被配置成比较该波形信号的电压电平与参考电压，该参考电压是基于该波形信号的目标电压电平而定义的；以及，驱动电流控制块，其被配置成产生与该电压比较块的输出信号对应的驱动控制信号，并且基于该驱动控制信号而控制该驱动电流。
根据本发明的另一实施例，一种波形产生电路包括：波形产生块，其被配置成产生对应于驱动控制信号的波形信号；比较信号产生块，其被配置成通过比较该波形信号的电压电平与参考电压来产生比较信号，该参考电压是基于该波形信号的目标电压电平而定义的；编码信号产生块，其被配置成响应于该比较信号而产生编码信号，该编码信号反映对应于初始操作周期或正常操作周期的权重；以及，控制信号产生块，其被配置成产生对应于该编码信号的该驱动控制信号。
当根据本发明的一个实施例产生具有预定波形的波形信号时，有可能针对反映于电路中的环境因素而补偿该波形信号。特定言之，可通过如下操作来产生具有期望波形的波形信号：接收对最终产生的波形信号的反馈，比较所接收的波形信号与参考电压，并且基于比较结果改变用来产生波形信号的驱动控制信号。随后，在本发明的一个实施例中，可根据初始操作周期和正常操作周期改变驱动控制信号的权重以提高操作效率。
附图说明
图1是描述通常的锯齿波产生电路的电路图；
图2是描述图1所示的锯齿波产生电路的电路操作的波形图；
图3是描述根据本发明的实施例的波形产生电路的电路图；
图4是描述根据本发明的另一实施例的波形产生电路的电路图；
图5和图6是描述图4所示的波形产生电路的简要操作的波形图；
图7是描述根据本发明的又一实施例的波形产生电路的电路图；
图8图示了图7所示的分压单元741；
图9是描述图7所示的递增/递减计数器7313的电路操作的时序图；
图10是描述图7所示的波形产生电路的初始操作周期和正常操作周期中计数操作的波形图；
图11是描述根据图7所示的结构的初始操作周期的大致时序图；
图12是描述根据图7所示的结构的正常操作周期的时序图；以及
图13是说明图7所示的波形产生块710的示意图。
具体实施方式
下面将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以不同形式来实施，并且不应解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使得本公开内容详尽且完整，并且将本发明的范围全面地传达给本领域的技术人员。在整个公开内容中，贯穿本发明的各个附图和实施例，相同的附图标记始终指代相同部分。附图不一定是按比例绘制的，并且在某些情况下可能夸大比例以便清楚地图示实施例的特征。当第一层被称为在第二层“上”或在基板“上”时，其不仅指代第一层直接形成于第二层或基板上的情况，而且指代第一层与第二层或基板之间存在第三层的情况。
图3是描述根据本发明的实施例的波形产生电路的电路图。
参见图3，波形产生电路包括波形产生块310和控制信号产生块320。
波形产生块310响应于驱动控制信号CTR而产生锯齿波形信号S_OUT，并且波形产生块310包括：可变电流产生单元IS，用于响应于驱动控制信号CTR而产生电流；充电单元C，用于用在可变电流产生单元IS中所产生的电流(下文中称为驱动电流)加以充电；以及放电单元NM，用于使充电单元C周期性地放电。这里，可变电流产生单元IS可由连接于电源电压端子VDD与输出端子之间的电流源形成，该输出端子输出锯齿波形信号S_OUT。充电单元C可由连接于输出端子与放电端子V_GND之间的电容器形成。放电单元NM可由NMOS晶体管形成，其在输出端子与放电端子V_GND之间具有源极-漏极路径，并且经由栅极接收脉冲信号PUL。在下文中，相同附图标记指代相同或相应的构成元件。
控制信号产生块320针对环境因素补偿锯齿波形信号S_OUT。根据本发明的一个实施例制造的波形产生电路的特征在于，接收对锯齿波形信号S_OUT的反馈，以便针对影响锯齿波形信号S_OUT的环境因素进行调节。
在下文中，将简要描述波形产生块310的操作。这里，脉冲信号PUL是具有短脉冲宽度和预定周期T的信号，并且NMOS晶体管NM基于周期T而导通。首先，当NMOS晶体管NM断开时，用对应于驱动电流的电荷对电容器C充电。基于充电程度确定锯齿波形信号S_OUT的斜率。在本发明的此实施例中，驱动电流的量由驱动控制信号CTR控制。换言之，锯齿波形信号S_OUT具有对应于驱动控制信号CTR的斜率。同时，当NMOS晶体管NM导通时，使电容器C上的电荷向端子V_GND进行放电。
尽管稍后将再次描述，本发明的此实施例接收来自锯齿波形信号S_OUT的反馈，并且执行补偿操作。因此，尽管参考电流I_REF的量可根据环境因素而改变；电容器C的量可改变；以及/或者NMOS晶体管NM的寄生电容的大小可改变，但可产生始终具有均一斜率的锯齿波形信号S_OUT。
图4是描述根据本发明的另一实施例的波形产生电路的电路图。
参见图4，波形产生电路包括波形产生块410、电压比较块420以及驱动电流控制块430。波形产生块410具有与图3所示的波形产生块310的结构相同的结构，并且其响应于驱动电流而产生锯齿波形信号S_OUT。
电压比较块420比较第一参考电压VL_REF及第二参考电压VH_REF的电平与锯齿波形信号S_OUT的电压电平，第一参考电压VL_REF及第二参考电压VH_REF是响应于锯齿波形信号S_OUT的目标电压电平而定义的，并且电压比较块420包括第一电压比较单元421和第二电压比较单元422。这里，第一电压比较单元421比较锯齿波形信号S_OUT的电压电平与第一参考电压VL_REF，由此输出第一比较信号VL_OUT，并且第二电压比较单元422比较锯齿波形信号S_OUT的电压电平与第二参考电压VH_REF，由此输出第二比较信号VH_OUT。这里，根据第一电压比较单元421和第二电压比较单元422的电路结构，第一比较信号VL_OUT的输出形式可与第二比较信号VH_OUT的输出形式不同，例如，模拟类型或数字类型。
随后，驱动电流控制块430产生驱动控制信号CTR并且通过该驱动控制信号CTR控制波形产生块410的驱动电流，该驱动控制信号CTR对应于从电压比较块420输出的第一比较信号VL_OUT和第二比较信号VH_OUT。这里，驱动控制信号CTR的电压电平可基于第一比较信号VL_OUT和第二比较信号VH_OUT而改变。换言之，驱动控制信号CTR的电压电平可响应于第一比较信号VL_OUT而变成高电压电平，并且其可响应于第二比较信号VH_OUT而变成低电压电平。
简而言之，根据此实施例制造的波形产生电路比较锯齿波形信号S_OUT的电压电平与第一参考电压VL_REF及第二参考电压VH_REF，基于比较结果改变驱动控制信号CTR的电压电平，并且由此控制流经波形产生块410的电流源IS的驱动电流。驱动电流受控制意谓着驱动电流的量改变，并且这表示锯齿波形信号S_OUT的斜率可改变。
图5和图6是简要描述图4所示的波形产生电路的操作的波形图。这里，在补偿操作之后锯齿波形信号S_OUT的最高电压电平对应于目标电压电平。换言之，第一参考电压VL_REF和第二参考电压VH_REF已反映其目标电压电平中的操作容限。第一参考电压VL_REF的电压电平低于目标电压电平，而第二参考电压VH_REF的电压电平高于目标电压电平。
图5是锯齿波形信号S_OUT的斜率大于目标斜率时的波形图。
参见图5，当锯齿波形信号S_OUT的斜率大于目标斜率时，锯齿波形信号S_OUT的最高电压电平变成高于目标电压电平。简而言之，当锯齿波形信号S_OUT的斜率大于目标斜率时，电压电平高于第二参考电压VH_REF。这里，第一比较信号VL_OUT和第二比较信号VH_OUT分别基于第一参考电压VL_REF和第二参考电压VH_REF而具有与锯齿波形信号S_OUT的电压电平对应的脉冲宽度，并且驱动电流控制块430基于具有该脉冲宽度的第一比较信号VL_OUT和第二比较信号VH_OUT而产生驱动控制信号CTR。随后，基于驱动控制信号CTR控制波形产生块410的驱动电流，并且锯齿波形信号S_OUT具有与第一参考电压VL_REF和第二参考电压VH_REF之间存在的目标电压电平对应的斜率。
图6是锯齿波形信号S_OUT的斜率小于目标斜率时的波形图。
参见图6，当锯齿波形信号S_OUT的斜率小于目标斜率时，锯齿波形信号S_OUT的最高电压电平变成低于目标电压电平。简而言之，当锯齿波形信号S_OUT的斜率低于目标斜率时，电压电平低于第一参考电压VL_REF。这里，第一比较信号VL_OUT具有对应于第一参考电压VL_REF的脉冲宽度，并且相应地控制驱动控制信号CTR。随后，基于驱动控制信号CTR控制波形产生块410的驱动电流，并且锯齿波形信号S_OUT具有对应于目标电压电平的斜率。
换言之，基于第一比较信号VL_OUT和第二比较信号VH_OUT确定驱动电流的电流量。随后，基于驱动电流的电流量确定锯齿波形信号S_OUT的电压电平，并且这表示锯齿波形信号S_OUT的斜率被确定。归根结底，根据此实施例制造的波形产生电路可基于对应于第一参考电压VL_REF和第二参考电压VH_REF的目标电压电平而维持具有均一斜率的锯齿波形信号S_OUT。
图7是描述根据本发明的又一实施例的波形产生电路的电路图。
参见图7，波形产生电路包括波形产生块710、比较信号产生块720、编码信号产生块730、控制信号产生块740以及脉冲产生块750。波形产生块710执行与图3和图4所示的波形产生块相同的操作，并且其响应于驱动控制信号CTR而基于驱动电流产生锯齿波形信号S_OUT。在图7的此实施例中，波形产生块710在初始操作周期和正常操作周期中执行不同操作。这里，初始操作周期是正常操作周期之前的操作周期。尽管稍后将再次描述，可在初始操作周期中经由快速控制操作快速形成具有期望波形的锯齿波形信号S_OUT，并且在正常操作周期中经由精细控制操作持续维持以期望波形形成的锯齿波形信号S_OUT。
比较信号产生块720比较锯齿波形信号S_OUT的电压电平与第一参考电压VL_REF及第二参考电压VH_REF，并且产生第一比较信号VL_OUT和第二比较信号VH_OUT，第一参考电压VL_REF和第二参考电压VH_REF是对应于锯齿波形信号S_OUT的目标电压电平而定义的。比较信号产生块720包括第一电压比较单元721和第二电压比较单元722。
这里，第一电压比较单元721比较锯齿波形信号S_OUT的电压电平与第一参考电压VL_REF，由此产生第一比较信号VL_OUT，并且第二电压比较单元722比较锯齿波形信号S_OUT的电压电平与第二参考电压VH_REF(其高于第一参考电压VL_REF)，由此产生第二比较信号VH_OUT。这里，由于将第二参考电压VH_REF输入至第二电压比较单元722中的正(+)端子，因此输出第二比较信号VH_OUT作为具有与图5和图6中说明的波形反相的波形的信号。
编码信号产生块730响应于第一比较信号VL_OUT和第二比较信号VH_OUT，产生编码信号REF_SEL<M:0>(其中M为自然数)，其中对应于初始操作周期或正常操作周期的权重已反映于该编码信号中。编码信号产生块730包括第一计数单元731、第二计数单元732以及选择输出单元733。第一计数单元731在正常操作周期中响应于第一比较信号VL_OUT而经由反映第一权重的计数操作输出正常操作计数值NOR_CNT<M:0>。第二计数单元732在初始操作周期中响应于第二比较信号VH_OUT而经由反映第二权重的计数操作输出初始操作计数值INT_CNT<M:0>。这里，第二权重大于第一权重。例如，当对值进行计数并且存在最小计数单位为“1”和最小计数单位为“5”的两种情况时，最小计数单位“1”成为第一权重，而最小计数单位“5”成为第二权重。随后，选择输出单元733输出初始操作计数值INT_CNT<M:0>和正常操作计数值NOR_CNT<M:0>分别作为初始操作周期和正常操作周期中的编码信号REF_SEL<M:0>。选择输出单元733接收根据初始操作周期或正常操作周期定义的模式选择信号MOD_SEL。例如，当模式选择信号MOD_SEL为逻辑低时，输出初始操作计数值INT_CNT<M:0>作为编码信号REF_SEL<M:0>。当模式选择信号MOD_SEL为逻辑高时，输出正常操作计数值NOR_CNT<M:0>作为编码信号REF_SEL<M:0>。
下文中将详细描述组成编码信号产生块730的块。
首先，第一计数单元731在正常操作期间按第一权重执行计数操作，并且其包括第一锁存器731_1、第二锁存器731_2以及递增/递减计数器731_3。
第一锁存器731_1响应于正常时钟信号NOR_CLK和第一比较信号VL_OUT执行置位/复位操作，由此输出递增计数信号NOR_UP，并且第二锁存器731_2响应于正常时钟信号NOR_CLK和第二比较信号VH_OUT执行置位/复位操作，由此输出递减计数信号NOR_DOWN。递增/递减计数器731_3响应于模式选择信号MOD_SEL，执行在由第二计数单元732的输出信号定义的初始计数值基础上的计数操作，由此输出正常操作计数值NOR_CNT<M:0>。这里，基于递增计数信号NOR_UP和递减计数信号NOR_DOWN执行计数操作。
随后，第二计数单元732在初始操作期间基于第二权重执行计数操作，并且其包括激活器732_1、N位储存器732_2以及输出元件732_3。
激活器732_1响应于初始时钟信号INT_CLK，将使能信号INT_EN<M:0>输出至N位储存器732_2。激活器732_1可由接收使能信号INT_EN<M:0>和初始时钟信号INT_CLK的N个与门形成，其中N为自然数且N＝M+1。这里，由于使能信号INT_EN<M:0>顺序地被使能，因此激活器732_1的输出信号与初始时钟信号INT_CLK同步，并且顺序地变成被使能。N位储存器732_2响应于激活器732_1的输出信号而储存第二比较信号VH_OUT，并且其可由N个触发器形成。输出元件732_3响应于使能信号INT_EN<M:0>而接收N位储存器732_2的输出信号，并且输出初始操作计数值INT_CNT<M:0>。输出元件732_3可由接收使能信号INT_EN<M:0>和N位储存器732_2的输出信号的N个或门形成。
同时，控制信号产生块740产生具有与编码信号REF_SEL<M:0>对应的电压电平的驱动控制信号CTR，并且控制信号产生块740包括分压单元741和控制信号输出单元742。
分压单元741将内部参考电压VREF分压成多个分压电压，并且输出该多个分压电压中对应于编码信号REF_SEL<M:0>的分压电压作为目标参考电压TREF。控制信号输出单元742输出具有与目标参考电压TREF对应的电压电平的驱动控制信号CTR。
图8说明图7所示的分压单元741。
参见图8，分压单元741包括分压器810和选择输出元件820。
分压器810将内部参考电压VREF分压成多个分压电压V0、V1、...、V2N-1，并且分压器810可由在内部参考电压VREF与接地电压端子VSS之间串联连接的多个电阻器R形成。
选择输出元件820基于编码信号REF_SEL<M:0>，选择多个分压电压V0、V1、...、V2N-1中的分压电压，并且输出选定分压电压作为目标参考电压TREF。选择输出元件820可由译码器和多路复用器(MUX)形成，该译码器可响应于N个编码信号REF_SEL<M:0>选择性地输出多个分压电压V0、V1、...、V2N-1。
返回参见图7，控制信号产生块740的控制信号输出单元742输出具有对应于目标参考电压TREF的电压电平的驱动控制信号CTR，目标参考电压TREF是从分压单元741输出的。控制信号输出单元742包括第三电压比较器742_1和反馈元件742_2。
第三电压比较器742_1比较反馈电压VFED与目标参考电压TREF，由此产生驱动控制信号CTR。驱动控制信号CTR具有对应于反馈电压VFED与目标参考电压TREF之间的电压电平差的电压电平。
反馈元件742_2响应于驱动控制信号CTR，产生反馈电压VFED。反馈元件742_2可包括串联耦接且经由栅极接收驱动控制信号CTR和偏压电压VBIA的NMOS晶体管以及与NMOS晶体管串联耦接的电阻器。具体地说，反馈元件742_2的NMOS晶体管可由模型化波形产生块710的可变电流产生单元IS的复本电路(replicacircuit)形成。
同时，脉冲产生块750产生对应于锯齿波形信号S_OUT的周期而被使能的脉冲信号PUL。所产生的脉冲信号PUL也输入至递增/递减计数器731_3，递增/递减计数器731_3响应于脉冲信号PUL控制正常操作周期中的计数操作。
图9是描述图7所示的递增/递减计数器731_3的电路操作的时序图。为便于描述，假设从第二计数单元732输出的初始计数值为“7”。
参见图7和图9，响应于复位信号RST而复位递增/递减计数器731_3，并且将从输出元件Y<M:0>输出的正常操作计数值NOR_CNT<M:0>复位为“0”。随后，递增/递减计数器731_3响应于输入至加载控制端子LD的模式选择信号MOD_SEL而加载初始计数值“7”，并且基于分别输入至递增计数控制端子UP、递减计数控制端子DN以及时钟输入端子CK的递增计数信号NOR_UP、递减计数信号NOR_DN以及脉冲信号PUL而执行递增计数操作或递减计数操作。换言之，根据递增计数操作增加正常操作计数值NOR_CNT<M:0>，并且根据递减计数操作减少正常操作计数值NOR_CNT<M:0>。先前所描述的第一权重表示正常操作计数值NOR_CNT<M:0>的变化值。
同时，本发明的一个实施例包括初始操作周期和正常操作周期。在初始操作周期中，基于第二权重执行计数操作，以便快速产生期望的锯齿波形信号S_OUT。另一方面，在正常操作周期中，基于第一权重执行计数操作，以便均一地维持所产生的锯齿波形信号S_OUT。
图10是描述图7所示的波形产生电路的初始操作周期和正常操作周期中的计数操作的波形图。这里，假设当锯齿波形信号S_OUT在预定时间具有第一参考电压VL_REF与第二参考电压VH_REF之间的电压电平时，产生具有期望波形的锯齿波形信号S_OUT。换言之，可以认为，当锯齿波形信号S_OUT的最高电压电平在第一参考电压VL_REF与第二参考电压VH_REF之间时，产生具有期望波形的锯齿波形信号S_OUT。这里，第二参考电压VH_REF被图示为对应于图5和图6。
参见图7和图10，在初始操作周期中，基于第二权重执行控制，以快速形成锯齿波形信号S_OUT的目标斜率。如附图中所图示，快速增加锯齿波形信号S_OUT的初始斜率，由此产生期望的斜率波形。在本发明的实施例中，使在过程期间发生的改变在初始操作周期期间反映于锯齿波形信号S_OUT中，由此快速校正斜率。
随后，在正常操作周期中，基于正常操作周期中的第一权重执行控制以维持具有期望波形的锯齿波形信号S_OUT。如附图中所图示，当锯齿波形信号S_OUT的波形不具有期望波形时，亦即，当锯齿波形信号S_OUT的最高电压电平低于第一参考电压VL_REF时，或者当锯齿波形信号S_OUT的最高电压电平高于第二参考电压VH_REF时，精细地执行控制，由此维持锯齿波形信号S_OUT具有期望的波形。在本发明的此实施例中，根据温度、电压等的改变在正常操作周期中反映于锯齿波形信号S_OUT中，并且锯齿波形信号S_OUT的斜率被精细地校正。
图11是描述根据图7中所说明的结构的初始操作周期的大致时序图。这里，将初始操作周期定义为其中模式选择信号MOD_SEL为逻辑低的周期。
参见图7和图11，响应于复位信号RST而复位N位储存器732_2。随后，N位储存器732_2基于顺序地被使能的使能信号INT_EN<M:0>和初始时钟信号INT_CLK而顺序地储存第二比较信号VH_OUT。所储存的值成为N位储存器732_2的输出信号OUT<M:0>。这里，基于锯齿波形信号S_OUT的电压电平和第二参考电压VH_REF来确定N位储存器732_2的输出信号OUT<M:0>。具体地说，当锯齿波形信号S_OUT的电压电平低于第二参考电压VH_REF(①和③)时，使N位储存器732_2的输出信号OUT<M:0>中的输出信号OUT<M>和输出信号OUT<M-2>输出为逻辑高。当锯齿波形信号S_OUT的电压电平高于第二参考电压VH_REF(②)(②)时，N位储存器732_2的输出信号OUT<M:0>中的输出信号OUT<M-1>输出为逻辑低。经由此过程，顺序地确定编码信号REF_SEL<M:0>的码值，并且归根结底，有可能快速形成锯齿波形信号S_OUT的期望波形④。
这里，当假设N位储存器732_2的输出信号OUT<M:0>为代码时，可以认为，输出信号OUT<M:0>执行计数操作，同时基于顺序地被使能的使能信号INT_EN<M:0>改变数字数值。基于第二权重执行此计数操作。
同时，输出经由计数操作产生的N位储存器732_2的输出信号OUT<M:0>作为初始操作计数值INT_CNT<M:0>，并且经由选择输出单元733将其输出作为编码信号REF_SEL<M:0>。随后，目标参考电压TREF具有对应于编码信号REF_SEL<M:0>的电压电平，并且基于对应于目标参考电压TREF的驱动控制信号CTR，控制锯齿波形信号S_OUT的斜率。总而言之，根据本发明的一个实施例制造的波形产生电路可基于初始操作周期中最终输出的编码信号OUT<M:0>，快速产生具有波形④的锯齿波形信号S_OUT。
图12是描述根据图7中所说明的结构的正常操作周期的时序图。这里，将正常操作周期定义为其中模式选择信号MOD_SEL为逻辑高的周期。在初始操作周期后的正常操作周期中，通过使用初始操作周期中最终输出的编码信号OUT<M:0>作为初始计数值来执行计数操作。这里，为便于描述，通过使第二比较信号VH_OUT反相而获得的信号VH_OUTB将仍然被称为相同名称，其为第二比较信号VH_OUTB。
首先，第一锁存器731_1和第二锁存器731_2响应于第一比较信号VL_OUT、第二比较信号VH_OUTB以及正常时钟信号NOR_CLK而执行设定/复位操作，由此产生递增计数信号NOR_UP和递减计数信号NOR_DN。随后，递增/递减计数器731_3响应于递增计数信号NOR_UP和递减计数信号NOR_DN，在初始计数值基础上执行计数操作。这里，为方便起见假设初始计数值为“7”。特定言之，对从递增/递减计数器731_3输出的正常操作计数值NOR_CNT<M:0>，从初始计数值“7”执行递增计数操作或递减计数操作。经由选择输出单元733输出正常操作计数值NOR_CNT<M:0>作为编码信号REF_SEL<M:0>。目标参考电压TREF具有对应于编码信号REF_SEL<M:0>的电压电平，并且锯齿波形信号S_OUT的斜率基于对应于目标参考电压TREF的驱动控制信号CTR而控制。简而言之，根据本发明的一个实施例制造的波形产生电路可执行控制，以使得锯齿波形信号S_OUT的电压电平处于第一参考电压VL_REF与第二参考电压VH_REF之间。
图13是说明图7所示的波形产生块710的替代方案的示意图。
参见图13，波形产生块包括：电阻器R，其用于接收驱动控制信号CTR；电压比较单元1310，其具有耦接至电阻器R的一个输入端、连接至放电端子V_GND的一个输入端以及产生锯齿波形信号S_OUT的输出端；充电单元C，其耦接于电阻器R与电压比较单元1310的输出端子之间；以及开关单元SW，其与充电单元C并联耦接。当充电单元C充电时，电压比较单元1310比较其输入端的电压值以产生锯齿波形信号S_OUT。这里，开关单元SW响应于脉冲信号PUL执行开关操作，脉冲信号PUL与图7所示的脉冲信号PUL相同。正如图7所示的实施例一样，在图13所示的实施例中对应于脉冲信号PUL的周期产生锯齿波形信号S_OUT。所产生的锯齿波形信号S_OUT的斜率也由驱动控制信号CTR的电压电平定义。
根据本发明的一个实施例制造的波形产生电路(如上所述)可针对反映于电路中的环境因素而补偿波形信号。此外，为了有效地控制补偿操作，在初始操作周期及正常操作周期中单独地使用不同权重执行计数操作。经由此过程，可最小化用于产生和维持具有期望波形的波形信号而耗费的时间。
根据本发明的一个实施例，尽管反映于电路中的环境因素可改变，但可能产生始终具有均一波形的波形信号。
此外，本发明的技术可最小化用于产生和维持具有期望波形的波形信号而耗费的时间。
尽管已经关于特定实施例描述了本发明，但本领域的技术人员应当明白，可以在不背离如在所附权利要求限定的本发明的精神和范围的情况下进行各种改变和修改。
本申请要求2009年12月23日申请的韩国专利申请第10-2009-0130238号的优先权，其全部内容通过引用并入本文中。

Claims (26)

1.一种波形产生电路，包括：
波形产生块，其被配置成产生对应于驱动控制信号的波形信号；以及
控制信号产生块，其被配置成产生所述驱动控制信号以用于针对影响所述波形产生电路的环境因素而补偿所述波形信号，
其中所述波形产生块包括：
电压比较单元，其具有耦接至所述驱动控制信号的第一输入端、以及耦接至放电端子的第二输入端；
充电单元，其被配置成耦接于输出端子与所述电压比较单元的所述第一输入端之间；以及
开关单元，其被配置成与所述充电单元并联耦接，并且在预定周期执行开关操作，所述电压比较单元被配置成通过比较所述第一输入端处的电压电平与所述第二输入端处的电压电平来产生所述波形信号。
2.如权利要求1所述的波形产生电路，其中所述控制信号产生块接收来自所述波形信号的反馈。
3.如权利要求1所述的波形产生电路，其中所述波形信号具有对应于所述驱动控制信号的斜率。
4.如权利要求1所述的波形产生电路，其中所述波形信号具有锯齿波形。
5.如权利要求1所述的波形产生电路，其中所述波形产生块包括：
可变电流产生单元，其被配置成产生对应于所述驱动控制信号的电流；
充电单元，其被配置成用所述可变电流产生单元中产生的所述电流加以充电；以及
放电单元，其被配置成使所述充电单元放电。
6.如权利要求1所述的波形产生电路，还包括：
脉冲产生块，其被配置成产生对应于所述波形信号的周期而被使能的脉冲信号，并且将所产生的脉冲信号输入至所述波形产生块中。
7.一种波形产生电路，包括：
波形产生块，其被配置成产生对应于驱动控制信号的波形信号；
电压比较块，其被配置成比较所述波形信号的电压电平与参考电压，所述参考电压是基于所述波形信号的目标电压电平而定义的；以及
驱动电流控制块，其被配置成产生与所述电压比较块的输出信号对应的所述驱动控制信号，并且基于所述驱动控制信号而控制驱动电流，
其中所述波形产生块包括：
可变电流产生单元，其包括第一PMOS晶体管和第二PMOS晶体管，在所述第一PMOS晶体管中，驱动控制信号与栅极连接，并且所述第一PMOS晶体管与电源电压端子连接，所述第二PMOS晶体管与所述第一PMOS晶体管连接；
充电单元，其被配置成由所述可变电流产生单元中产生的驱动电流进行充电；以及
NMOS晶体管，其被配置成由栅极输入脉冲信号，并使所述充电单元放电。
8.如权利要求7所述的波形产生电路，其中所述波形信号具有对应于所述驱动控制信号的斜率。
9.如权利要求7所述的波形产生电路，其中所述波形信号具有锯齿波形。
10.如权利要求7所述的波形产生电路，其中所述电压比较块包括：
第一电压比较单元，其被配置成比较所述波形信号的电压电平与第一参考电压，由此输出第一比较信号；以及
第二电压比较单元，其被配置成比较所述波形信号的电压电平与第二参考电压，由此输出第二比较信号。
11.如权利要求10所述的波形产生电路，其中所述第一参考电压对应于低于所述目标电压电平的电压电平，以及所述第二参考电压对应于高于所述目标电压电平的电压电平。
12.如权利要求10所述的波形产生电路，其中所述驱动电流的电流量响应于所述第一比较信号而增加，以及响应于所述第二比较信号而减少。
13.如权利要求7所述的波形产生电路，其中所述波形产生块包括：
电压比较单元，其具有耦接至所述驱动控制信号的第一输入端、以及耦接至放电端子的第二输入端；
充电单元，其被配置成耦接于输出端子与所述电压比较单元的所述第一输入端之间；以及
开关单元，其被配置成与所述充电单元并联耦接，并且执行开关操作，所述电压比较单元被配置成通过比较所述第一输入端处的电压电平与所述第二输入端处的电压电平来产生所述波形信号。
14.如权利要求7所述的波形产生电路，还包括：
脉冲产生块，其被配置成产生对应于所述波形信号的周期而被使能的脉冲信号，并且将所产生的脉冲信号输入至所述波形产生块中。
15.如权利要求7所述的波形产生电路，还包括：
编码信号产生块，其被配置成响应于所述电压比较块的输出信号而产生编码信号，所述编码信号反映对应于初始操作周期或正常操作周期的权重；以及
控制信号产生块，其被配置成产生对应于所述编码信号的所述驱动控制信号。
16.如权利要求15所述的波形产生电路，其中所述比较信号产生块包括：
第一电压比较单元，其被配置成比较所述波形信号的电压电平与第一参考电压，由此输出第一比较信号；以及
第二电压比较单元，其被配置成比较所述波形信号的电压电平与第二参考电压，由此输出第二比较信号。
17.如权利要求16所述的波形产生电路，其中所述编码信号产生块包括：
第一计数单元，其被配置成在所述正常操作周期中响应于所述第一比较信号基于第一权重而执行计数操作；
第二计数单元，其被配置成在所述初始操作周期中响应于所述第二比较信号基于第二权重而执行计数操作；以及
选择输出单元，其被配置成基于所述初始操作周期或所述正常操作周期输出所述第一计数单元或所述第二计数单元的输出信号作为所述编码信号。
18.如权利要求17所述的波形产生电路，其中所述第二权重大于所述第一权重。
19.如权利要求17所述的波形产生电路，其中所述第一计数单元通过使用在所述初始操作周期中确定的所述第二计数单元的输出信号作为初始计数值来执行计数操作。
20.如权利要求17所述的波形产生电路，其中所述第一计数单元包括：
第一锁存器，其被配置成响应于正常时钟信号和所述第一比较信号而置位/复位；
第二锁存器，其被配置成响应于所述正常时钟信号和所述第二比较信号而置位/复位；以及
递增/递减计数器，其被配置成响应于所述第一锁存器和所述第二锁存器的输出信号，从所确定的初始计数值开始执行计数操作。
21.如权利要求17所述的波形产生电路，其中所述第二计数单元包括：
激活器，其被配置成响应于初始时钟信号而输出顺序地被使能的使能信号；
储存器，其被配置成响应于所述激活器的输出信号而储存所述第二比较信号；以及
输出元件，其被配置成响应于所述使能信号而输出所述储存器的输出信号。
22.如权利要求15所述的波形产生电路，其中所述控制信号产生块包括：
分压单元，其被配置成将内部参考电压分压成多个分压电压，并且输出所述多个分压电压当中对应于所述编码信号的分压电压；以及
控制信号输出单元，其被配置成输出具有与所述分压电压的电压电平对应的所述驱动控制信号。
23.如权利要求22所述的波形产生电路，其中所述分压单元包括：
分压器，其被配置成将所述内部参考电压分压成所述多个分压电压；以及
选择输出元件，其被配置成基于所述编码信号而选择性地输出所述多个分压电压之一。
24.如权利要求22所述的波形产生电路，其中所述控制信号输出单元包括：
电压比较器，其被配置成比较反馈电压与所述分压单元的输出信号，由此输出所述驱动控制信号；以及
反馈元件，其被配置成响应于所述电压比较器的输出信号而产生所述反馈电压。
25.如权利要求24所述的波形产生电路，其中所述波形产生块包括：
可变电流产生单元，其被配置成产生对应于所述驱动控制信号的电流；
充电单元，其被配置成用所述可变电流产生单元中产生的所述电流加以充电；以及
放电单元，其被配置成在预定周期使所述充电单元放电。
26.如权利要求25所述的波形产生电路，其中所述反馈元件是模型化所述可变电流产生单元的复本电路。
CN201010533769.1A 2009-12-23 2010-10-29 波形产生电路 Active CN102111128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0130238 2009-12-23
KR1020090130238A KR101133511B1 (ko) 2009-12-23 2009-12-23 파형 생성 회로

Publications (2)

Publication Number Publication Date
CN102111128A CN102111128A (zh) 2011-06-29
CN102111128B true CN102111128B (zh) 2016-01-06

Family

ID=44150156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010533769.1A Active CN102111128B (zh) 2009-12-23 2010-10-29 波形产生电路

Country Status (4)

Country Link
US (2) US8188772B2 (zh)
KR (1) KR101133511B1 (zh)
CN (1) CN102111128B (zh)
TW (1) TWI548219B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133511B1 (ko) * 2009-12-23 2012-04-05 매그나칩 반도체 유한회사 파형 생성 회로
CN103294087B (zh) * 2012-03-02 2015-01-14 株式会社理光 周期性模拟电压信号发生电路
US9473130B2 (en) * 2013-10-08 2016-10-18 Nxp B.V. Sawtooth oscillator and apparatuses
KR20160140503A (ko) 2015-05-29 2016-12-07 페어차일드코리아반도체 주식회사 신호 연산기
CN106328206B (zh) * 2015-07-01 2019-06-21 中国科学院微电子研究所 一种非挥发性存储器的编程信号产生装置
US10258723B2 (en) 2016-07-08 2019-04-16 DAO Health Submersible breast pump protection mechanism for a breast milk collection device with self-contained reservoir
KR102615020B1 (ko) * 2016-11-17 2023-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10411595B2 (en) * 2017-12-21 2019-09-10 Nxp Usa, Inc. Ripple generation device and method for a constant on-time voltage regulator
CN110830008B (zh) * 2019-11-11 2023-04-25 上海必阳科技有限公司 一种电压波形产生装置
CN110867919B (zh) * 2019-11-21 2022-03-25 深圳市睿鑫智科技有限公司 一种可实现充电信号同步的系统
KR102401322B1 (ko) * 2020-11-30 2022-05-23 이승준 복합 파형 생성시스템
KR20230039135A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112810A (ja) * 1996-10-04 1998-04-28 Nec Corp 画面補正回路
US6819154B2 (en) * 2003-02-03 2004-11-16 Intersil Americas Inc. Constant deadtime control in a feed forward enabled pulse width modulator controller
CN1711685A (zh) * 2002-12-27 2005-12-21 精工爱普生株式会社 锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法
KR20050121943A (ko) * 2004-06-23 2005-12-28 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9201053A (nl) * 1992-06-15 1994-01-03 Koninkl Philips Electronics Nv Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp.
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
US7573250B2 (en) 2004-08-24 2009-08-11 International Rectifier Corporation Method and apparatus for calibrating a ramp signal
KR20080034687A (ko) 2006-10-17 2008-04-22 삼성전자주식회사 램프 발생기 및 그것의 램프신호 발생 방법
TWI339945B (en) * 2007-07-19 2011-04-01 Elite Semiconductor Esmt Triangle wave generating circuit and method thereof
US7746129B2 (en) * 2008-04-04 2010-06-29 Freescale Semiconductor, Inc. Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency
US7746130B2 (en) * 2008-07-14 2010-06-29 Elite Semiconductor Memory Technology, Inc. Triangular wave generating circuit having synchronization with external clock
KR101133511B1 (ko) * 2009-12-23 2012-04-05 매그나칩 반도체 유한회사 파형 생성 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112810A (ja) * 1996-10-04 1998-04-28 Nec Corp 画面補正回路
CN1711685A (zh) * 2002-12-27 2005-12-21 精工爱普生株式会社 锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法
US6819154B2 (en) * 2003-02-03 2004-11-16 Intersil Americas Inc. Constant deadtime control in a feed forward enabled pulse width modulator controller
KR20050121943A (ko) * 2004-06-23 2005-12-28 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로

Also Published As

Publication number Publication date
TWI548219B (zh) 2016-09-01
US9000813B2 (en) 2015-04-07
KR101133511B1 (ko) 2012-04-05
US8188772B2 (en) 2012-05-29
US20110148481A1 (en) 2011-06-23
KR20110073075A (ko) 2011-06-29
US20120212263A1 (en) 2012-08-23
TW201123734A (en) 2011-07-01
CN102111128A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102111128B (zh) 波形产生电路
CN101542879B (zh) 多输出电源设备
USRE46263E1 (en) Charge pump system that dynamically selects number of active stages
CN103036537B (zh) 相位内插器、多相位内插装置及内插时钟的产生方法
US8350631B1 (en) Relaxation oscillator with low power consumption
CN102801304A (zh) 具有快速启动的电荷泵电路
CN101472370A (zh) 脉冲信号延迟电路和led驱动电路
CN101882871A (zh) 斜坡补偿电路
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
CN106357236A (zh) 变频张弛振荡器
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
CN1725380A (zh) 片内ee－prom编程波形发生
CN106230408A (zh) 基于数字延时的数字脉冲宽度调制器
US8890629B2 (en) Oscillator circuit with comparator
JP2016149858A (ja) 半導体装置
US7847617B2 (en) Charge pump and method for operating the same
US10498352B1 (en) Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
CN101257252B (zh) 电压控制电路
CN115549465A (zh) 一种电荷泵电路
CN112117896B (zh) 包括电荷泵电路的半导体装置及其操作方法
Bunnam et al. An excitation time model for general-purpose memristance tuning circuit
CN110299173B (zh) 一种用于nor flash编程处理的可控放电模块
CN203872143U (zh) 适用于脉冲宽度调制系统的锯齿波振荡电路
KR101948900B1 (ko) 주기신호생성회로
CN117526923A (zh) 电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240425

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Cheongju Chungbuk Korea

Patentee before: MagnaChip Semiconductor, Ltd.

Country or region before: Republic of Korea