CN101257252B - 电压控制电路 - Google Patents

电压控制电路 Download PDF

Info

Publication number
CN101257252B
CN101257252B CN2008100831226A CN200810083122A CN101257252B CN 101257252 B CN101257252 B CN 101257252B CN 2008100831226 A CN2008100831226 A CN 2008100831226A CN 200810083122 A CN200810083122 A CN 200810083122A CN 101257252 B CN101257252 B CN 101257252B
Authority
CN
China
Prior art keywords
circuit
voltage
amplifier
capacitor
moment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100831226A
Other languages
English (en)
Other versions
CN101257252A (zh
Inventor
柿内隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101257252A publication Critical patent/CN101257252A/zh
Application granted granted Critical
Publication of CN101257252B publication Critical patent/CN101257252B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种用于控制电压的电路,包括:电容器,该电容器具有耦合到目标电路的输入节点的第一端,和耦合到预定的固定电势的第二端;恒定电流源,该恒定电流源耦合到电容器的第一端;以及控制电路,该控制电路被配置为利用恒定电流源对电容器进行充电或放电,测量从充电或放电的开始时刻到电容器的第一端处的电压达到预定电压的时刻之间经过的第一时间段,并且在从开始时刻起经过第二时间段之后改变目标电路的输入条件或操作条件,其中第二时间段响应于第一时间段。

Description

电压控制电路
技术领域
本发明一般地涉及电压控制电路,具体涉及通过对电容器(condenser)进行充电和放电来控制电压的电压控制电路。
背景技术
为了抑制在音频放大器通电/断电时发生的令人不快的声音(称为爆裂声(pop sound)或噼啪声(crackle sound)),有时必须在放大器的输入处提供和缓(genteel)的电压变化,同时避免突然的电压变化。为此,对电容器进行充电/放电,并且电容器两端出现的电压通常被用作电压源。或者,电容器两端出现的电压被放大器放大以用作电压源。
图1是示出利用电容器的充电/放电的现有技术爆裂声抑制电路的配置示例的示图。图1所示的爆裂声抑制电路10包括放大器11、扬声器12、具有电容C1的电容器13、具有电容C2的电容器14、具有电阻R1的电阻器15、具有电阻R2的电阻器16、具有电阻R3的电阻器17、开关18、开关19、用于提供信号地SG的恒定电压源20、音频信号源21、控制电路22和振荡电路23。
图2是示出了图示图1所示的爆裂声抑制电路10的操作的信号波形的示图。具有图2所示的波形的信号在图1中被它们的信号名所标识,以指示出图1的电路中的哪些信号对应于图2所示的信号。在下文中,将参考图2描述图1的爆裂声抑制电路10的操作。
从振荡电路23提供到控制电路22的时钟信号CK在图2所示的时段期间始终活动,即在HIGH(高)和LOW(低)之间交替(但在图2中未示出)。为了图示方便,时钟信号CK那一行的两条直线在图2中意图用来指示这样的活动状态。
控制电路22在时刻t0使能放大器11的激活信号PDA。在图2所示的示例中,激活信号PDA在使能状态中为HIGH,使得放大器11在激活信号PDA为HIGH的时段期间工作。此时,控制电路22所生成的开关控制信号S1为LOW,使得开关18连接到恒定电压源20(即被置于图1所示的切换状态)。此时,控制电路22所生成的开关控制信号S2也是LOW,使得开关19连接到地(即被置于图1所示的切换状态)。
因此,在时刻t0,电压信号V1和V2为零。在电容器14中没有存储电荷,使得放大器11的同相输入(+)被设置到地电势。放大器11的反相输入(-)被设置到作为音频信号的参考电势的信号地SG。另外,从放大器11输出的电压信号V3和输入到扬声器12的电压信号V4都被设置到地电势。一般来说,信号地电势SG约为电源电压的1/2。
在下一时刻t1,控制电路22将开关19的控制信号S2改变到HIGH,从而将开关19连接到恒定电压源20的电势SG。结果,电压信号V1被设置到SG,以开始对电容器14充电,导致电压信号V2逐渐增大。最后,电压信号V2在时刻t3达到电压SG。
在电阻器15的电阻R1等于电阻器16的电阻R2的情况下,对于放大器11的同相输入,放大因子为2。因此,放大器11的输出V3等于地电势,直到同相输入V2在时刻t2达到SG的1/2为止,然后在t2之后逐渐增大。最后,输出V3以与V2相同的方式在时刻t3达到电压SG。
在这里,使用以下的表示。
V2=SG[1-e-t/(R3·C2)]
由于时刻t2是同相输入V2变为SG的1/2的时刻,因此t2-t1约等于R3×C2×0.69。基于时刻t3是同相输入V2的电势变为SG的99.9%的时刻这一假设,t3-t1约等于R3×C2×6.9。
在放大器输出电压V3增大的同时,扬声器12的输入端接收用于对电容器13充电的电流的流动。结果,扬声器12的输入端处的电压V4增大。如图2所示,该电势增大较为和缓,使得扬声器12生成的声音在可听频带之外,而不会作为令人不快的噪声被感知到。
在放大器11的输出V3以这种方式达到SG之后,控制电路22在时刻t4将开关控制信号S1改变到HIGH。这导致开关18连接到音频信号源21,使得音频信号被提供到放大器11的反相输入。扬声器12从而生成响应于音频信号的声音。
在切断电路时,控制电路22在时刻t5将控制信号S1改变到LOW,从而将开关18的连接从连接到音频信号源21改变为连接到恒定电压源20的信号地SG。在下一时刻t6,控制电路22将控制信号S2改变到LOW,从而将开关19的连接从连接到信号地SG改变为连接到地。结果,电压信号V1被设置到地,并且电势V2被设置到
V2=SG·e-t/(R3·C2)
在电容器14中积累的电荷从而根据R3和C2所限定的时间常数而释放。在时刻t8,电势V2达到地电势。图2所示的时刻t7指示出充当放大器11的同相输入的电势V2被设置到SG的1/2的时刻。以与以上相同的方式,t7-t6约等于R3×C2×0.69,t8-t6约等于R3×C2×6.9。
扬声器12的输入端提供用于对电容器13放电的电流的流动,这与通电时发生的相反。结果,扬声器12的输入端处的电压V4下降。如图2所示,该电势下降较为和缓,使得扬声器12生成的声音在可听频带之外,而不会作为令人不快的噪声被感知到。然后,控制电路22在时刻t9禁用激活信号PDA,从而停止放大器11的操作。
在上述操作中,时间常数可能由于电阻器17的电阻R3和电容器14的电容C2的变动而波动。为了使电路即使在时间常数由于波动而变到最大的情况下也能正确工作,控制电路22的控制操作需要被设计为使得确保时刻t4总是晚于时刻t3,并且时刻t9总是晚于时刻t7。
从图2可以看出,当根据由R3和C2限定的时间常数来执行激活和去活时,放大器11的激活时间t3-t2短于去活时间t7-t6。基于去活时间为100ms、t4-t3=t3-t1以及t9-t8=t8-t6这一假设,放大器激活时间、放大器去活时间、激活控制时间和去活控制时间的计算如下:
放大器激活时间T3-T2=897ms;
放大器去活时间T7-T6=100ms;
激活控制时间T4-T1=1993ms;并且
去活控制时间T9-T6=1993ms。
当这样的基于电阻和电容器的充电/放电被用于控制目的时,需要很长的时间来使电容器完全充电/放电。因此,激活和去活控制时间整体上相对于放大器激活时间和去活时间来说非常地长。因此,出现这样的问题,即装置的激活和去活变得缓慢,而功率消耗也增大。
因此,需要一种使用电容器来对诸如放大器之类的目标电路进行迅速的激活和去活的电压控制电路。
[专利文献1]日本专利申请公布No.53-87156
[专利文献2]日本专利申请公布No.2004-15154
发明内容
根据一个实施例的一个方面,一种用于控制电压的电路,包括:电容器,该电容器具有耦合到目标电路的输入节点的第一端,和耦合到预定的固定电势的第二端;恒定电流源,该恒定电流源耦合到电容器的第一端;以及控制电路,该控制电路被配置为利用恒定电流源对电容器进行充电或放电,测量从充电或放电的开始时刻到电容器的第一端处的电压达到预定电压的时刻之间经过的第一时间段,并且在从开始时刻起经过第二时间段之后改变目标电路的输入条件或操作条件,其中第二时间段响应于第一时间段。
附图说明
当结合附图阅读以下详细描述时,将清楚看出本发明的其他目的和更多特征,附图中:
图1是示出利用电容器的充电/放电的现有技术爆裂声抑制电路的配置示例的示图;
图2是示出了图示图1所示的爆裂声抑制电路的操作的信号波形的示图;
图3是示出本发明的电压控制电路所应用到的爆裂声抑制电路的配置示例的示图;
图4是示出图示出图3所示的爆裂声抑制电路的操作的信号波形的示图;
图5是示出根据本发明的充电控制处理的过程的示图;
图6是示出根据本发明的放电控制处理的过程的示图;
图7是示出控制电路的配置示例的示图;
图8是示出振荡电路的配置示例的示图;
图9是示出振荡电路的另一配置示例的示图;
图10是示出振荡电路的又一配置示例的示图;
图11是示出恒定电流源的电路配置示例的示图;以及
图12是示出恒定电流源的另一电路配置示例的示图。
具体实施方式
下面将参考附图描述本发明的实施例。
图3是示出本发明的电压控制电路所应用到的爆裂声抑制电路的配置示例的示图。图3所示的爆裂声抑制电路30包括放大器31、扬声器32、具有电容C1的电容器33、具有电容C2的电容器34、具有电阻R1的电阻器35、具有电阻R2的电阻器36、比较器37、开关38、开关39、用于提供信号地SG的恒定电压源40、音频信号源41、控制电路42、振荡电路43、恒定电流源44、恒定电流源45、具有电阻R4的电阻器46和具有电阻R5的电阻器47。
图4是示出图示出图3所示的爆裂声抑制电路30的操作的信号波形的示图。具有图4所示的波形的信号在图3中被它们的信号名所标识,以指示出图3的电路中的哪些信号对应于图4所示的信号。在下文中,将参考图4描述图3的爆裂声抑制电路30的操作。
从振荡电路43提供到控制电路42的时钟信号CK在图4中阴影所示的时段期间活动,即在HIGH和LOW之间交替(但在图4中未示出)。由于时钟信号CK的交替变化太小以至于无法根据图4的比例图示出,因此时钟信号CK所示的阴影图案意图用来指示这样的活动状态。
控制电路42在时刻t0使能放大器31的激活信号PDA。在图4所示的示例中,激活信号PDA在使能状态中为HIGH,使得放大器31在激活信号PDA为HIGH的时段期间工作。控制电路42在时刻t0还使能比较器37的激活信号PDC。在图4所示的示例中,激活信号PDC在使能状态中为HIGH,使得比较器37在激活信号PDC为HIGH的时段期间工作。控制电路42在时刻t0还使能振荡电路43的激活信号STC(见图3)。在激活信号STC被使能的时段期间,时钟信号CK如图4所示被生成(被置于活动状态)。
此时,控制电路42所生成的开关控制信号S1为LOW,使得开关38连接到恒定电压源40(即被置于图3所示的切换状态)。此时,控制电路42所生成的开关控制信号S2也是LOW,使得开关39通过恒定电流源45连接到地(即被置于图3所示的切换状态)。
因此,在时刻t0,电压信号V2为零。在电容器34中没有存储电荷,使得放大器31的同相输入(+)被设置到地电势。放大器31的反相输入(-)被设置到作为音频信号的参考电势的信号地SG。另外,从放大器31输出的电压信号V3和输入到扬声器32的电压信号V4都被设置到地电势。一般来说,信号地电势SG约为电源电压的1/2。
在下一时刻t1,控制电路42将开关39的控制信号S2改变到HIGH,从而(通过恒定电流源44)将开关39连接到恒定电压源40的电势SG。结果,电压信号V2被设置到SG,以开始对电容器34充电,导致电压信号V2逐渐增大。最后,电压信号V2在时刻t3达到电压SG。
在电阻器35的电阻R1等于电阻器36的电阻R2的情况下,对于放大器31的同相输入,放大因子为2。因此,放大器31的输出V3等于地电势,直到同相输入V2在时刻t2达到SG的1/2为止,然后在t2之后逐渐增大。最后,输出V3以与V2相同的方式在时刻t3达到电压SG。
在放大器输出电压V3增大的同时,扬声器32的输入端接收用于对电容器33充电的电流的流动。结果,扬声器32的输入端处的电压V4增大。如图4所示,该电势增大较为和缓,使得扬声器32生成的声音在可听频带之外,而不会作为令人不快的噪声被感知到。
将恒定电流源44的电流量表示为Ic,放大器31的同相输入V2被表达如下:
V2=Ic×t/C2
同相输入V2从而随着时间线性增大,直到其达到t3。
在电阻器46的电阻R4等于电阻器47的电阻R5的情况下,作为比较器37的负输入的参考电压是SG的1/2。因此,比较器37的输出M在时刻t2从LOW电平改变到HIGH电平,在该时刻t2,比较器37的正输入处的电压V2变为SG的1/2。响应于输出M的这一变化,控制电路42在内部寄存器中存储对内部计数器的计数作出响应的值。利用此配置,对在输出M变化的时刻观察到的计数作出响应的值被存储在寄存器中。计数器在时刻t1开始计数,并且对振荡电路43生成的时钟信号CK的脉冲数目进行计数。控制电路42的配置将在后文描述。
利用生成恒定电流直到电势V2变为SG为止的理想恒定电流源44,电容器34的充电应当在时刻t3在V2等于SG的状态下完成,在时刻t3计数变为所记录的在输出M变化时观察到的计数的两倍。当诸如电流镜电路之类的晶体管被用作恒定电流源时,随着漏极-源极电压减小,漏极电流减小。因此,V2在时刻t3可能达不到SG。为了允许误差裕量,假定充电在时刻t4完成,在该时刻t4,计数例如变为所记录的在输出M变化时观察到的计数的三倍,并且控制电路42在时刻t4将开关控制信号S1改变到HIGH。这导致开关38连接到音频信号源41,使得音频信号被提供到放大器31的反相输入。扬声器32从而生成响应于音频信号的声音。在时刻t4,控制电路42还停止比较器37和振荡电路43的操作。这有助于减少电流消耗。
以这种方式,耦合到放大器(即要控制的目标电路)的输入节点的电容器被恒定电流源充电。从充电开始到电容器两端的电压达到预定电压的时刻所经过的第一时间段被测量。在从充电开始起经过第二时间段之后,放大器(即目标电路)的输入条件被改变,其中第二时间段响应于第一时间段。即,从起始时刻t1到时刻t2的第一时间段被测量,并且在从起始时刻t1起经过第二时间段(t4-t1=3×(t2-t1))之后,放大器31的反相输入被开关38改变,其中第二时间段响应于第一时间段。
在切断电路的时刻,控制电路42在时刻t5将控制信号S1改变到LOW,从而将开关38的连接从连接到音频信号源41改变为连接到恒定电压源40的信号地SG。控制电路42在时刻t5还使能比较器37的激活信号PDC。在图4所示的示例中,激活信号PDC在使能状态中为HIGH,使得比较器37在激活信号PDC为HIGH的时段期间工作。控制电路42在时刻t5还使能振荡电路43的激活信号STC(见图3)。在激活信号STC被使能的时段期间,时钟信号CK如图4所示被生成(被置于活动状态)。
在下一时刻t6,控制电路42将控制信号S2改变到LOW,从而将开关39的连接从(通过恒定电流源44)连接到信号地SG改变为(通过恒定电流源45)连接到地。将恒定电流源45的电流量表示为Ic,放大器31的同相输入V2被表达如下:
V2=SG-Ic×t/C2
同相输入V2从而随着时间线性减小,直到其达到t8。在时刻t8,电势V2达到地电势。
扬声器32的输入端提供用于对电容器33放电的电流的流动,这与通电时发生的相反。结果,扬声器32的输入端处的电压V4下降。如图4所示,该电势下降较为和缓,使得扬声器32生成的声音在可听频带之外,而不会作为令人不快的噪声被感知到。
在该示例中,电阻器46的电阻R4等于电阻器47的电阻R5,使得作为比较器37的负输入的参考电压为SG的1/2。因此,比较器37的输出M在时刻t7从HIGH电平改变到LOW电平,在该时刻t7,比较器37的正输入处的电压V2变为SG的1/2。响应于输出M的这一变化,控制电路42在内部寄存器中存储对内部计数器的计数作出响应的值。利用此配置,对在输出M变化的时刻观察到的计数作出响应的值被存储在寄存器中。计数器在时刻t6开始计数,并且对振荡电路43生成的时钟信号CK的脉冲数目进行计数。
利用生成恒定电流直到电势V2变为地电势为止的理想恒定电流源45,电容器34的放电应当在时刻t8在V2等于0的状态下完成,在时刻t8计数变为所记录的在输出M变化时观察到的计数的两倍。当诸如电流镜电路之类的晶体管被用作恒定电流源时,随着漏极-源极电压减小,漏极电流减小。因此,V2在时刻t8可能达不到地电势。为了允许误差裕量,假定放电在时刻t9完成,在该时刻t9,计数例如变为所记录的在输出M变化时观察到的计数的三倍,并且控制电路42在时刻t9禁用激活信号PDA,以停止放大器31的操作。在时刻t9,控制电路42还停止比较器37和振荡电路43的操作。
以这种方式,耦合到放大器(即要控制的目标电路)的输入节点的电容器被恒定电流源放电。从放电开始到电容器两端的电压达到预定电压的时刻所经过的第一时间段被测量。在从放电开始起经过第二时间段之后,放大器(即目标电路)的操作条件被改变,其中第二时间段响应于第一时间段。即,从起始时刻t6到时刻t7的第一时间段被测量,并且在从起始时刻t6起经过第二时间段(t9-t6=3×(t7-t6))之后,放大器31的操作通过禁用激活信号PDA而被停止,其中第二时间段响应于第一时间段。
在现有技术配置中,充电或放电时电容器两端的电压由指数曲线表达,从而观察到如图2所示的以下关系。
t2-t1<t3-t2,t7-t6<t8-t7
另一方面,在本实施例中,充电或放电时电容器两端的电压由直线表达,从而观察到如图4所示的以下关系。
t2-t1=t3-t2,t7-t6=t8-t7
作为示例,可以进行设置,使得t2-t1=t3-t2=t4-t3并且t7-t6=t8-t7=t9-t8,并且放大器激活时间和放大器去活时间分别被设置到100ms,这与图2所示的现有技术示例相同。在这种情况下,操作时间段如下获得:
放大器激活时间T3-T2=100ms;
放大器去活时间T7-T6=100ms;
激活控制时间T4-T1=300ms;并且
去活控制时间T9-T6=300ms。
从这些图中可以了解到,实际需要的放大器激活时间和去活时间与激活和去活控制时间的总量的比例与现有技术示例相比减小了。因此,获得了这样的优点,即装置的激活和去活变得迅速,并且功率消耗也减小了。
图5是示出根据本发明的充电控制处理的过程的示图。从充电控制开始到时刻t0的操作(见图4)被示为状态S0(这是作为状态机的控制电路42的状态)。在状态S0中,检查激活开始指示信号CH是否为ON(接通)。如果检查结果为否定,则控制过程保持在状态S0中。如果检查结果为肯定,则控制过程转移到下一状态S0。
从时刻t0到时刻t1的操作(见图4)被总地示为状态S1。在该状态S1中,振荡电路(OSC)43开始操作,并且放大器31的激活信号PDA和比较器37的激活信号PDC被使能。
从时刻t1到时刻t2的操作(见图4)被总地示为状态S2。在该状态S2中,开关控制信号S2被改变到HIGH以开始充电,并且控制电路42的电容器的计数操作被启动,然后检查比较器37的输出M是否被设置到1(HIGH)。如果检查结果为否定,则重复检查。如果检查结果为肯定,则控制过程转移到下一状态S3。
从时刻t2到时刻t4的操作(见图4)被总地示为状态S3。在该状态S3中,等于电容器的计数值CNT的三倍的值被存储在寄存器中。另外,检查计数值CNT是否变得大于寄存器存储值R。如果检查结果为否定,则重复检查。如果检查结果为肯定,则控制过程转移到下一状态S4。
从时刻t4到结束(状态S5)的操作被总地示为状态S4。在该状态S4中,比较器37的激活信号PDC被禁用,并且开关控制信号S1被设置到HIGH以将放大器设置到在激活过程之后应当开始生效的正常操作状态中。另外,振荡电路(OSC)43被去活。这样,充电控制结束。
图6是示出根据本发明的放电控制处理的过程的示图。从放电操作开始到时刻t5的操作(见图4)被示为状态S5。在状态S5中,检查去活指示信号DIS是否为ON。如果检查结果为否定,则控制过程保持在状态S5中。如果检查结果为肯定,则控制过程转移到下一状态S6。
从时刻t5到时刻t6的操作(见图4)被总地示为状态S6。在该状态S6中,振荡电路(OSC)43被激活,并且开关控制信号S1被设置到LOW以使放大器与信号源断开连接,以便在正常操作状态中使用。另外,比较器37的激活信号PDC被使能,并且开关控制信号S2被设置到LOW以开始放电。
从时刻t6到时刻t7的操作(见图4)被总地示为状态S7。在该状态S7中,控制电路42的计数器的计数操作被启动,然后检查比较器37的输出M是否被设置到0(LOW)。如果检查结果为否定,则重复检查。如果检查结果为肯定,则控制过程转移到下一状态S8。
从时刻t7到时刻t9的操作(见图4)被总地示为状态S8。在该状态S8中,等于计数器的计数值CNT的三倍的值被存储在寄存器中。另外,检查计数值CNT是否变得大于寄存器存储值R。如果检查结果为否定,则重复检查。如果检查结果为肯定,则控制过程转移到下一状态S9。
从时刻t9到结束(状态S0)的操作被总地示为状态S9。在该状态S9中,放大器31的激活信号PDA和比较器37的激活信号PDC被禁用,并且振荡电路(OSC)43被去活。这样,放电控制结束。
图7是示出控制电路42的配置示例的示图。图7的控制电路42包括状态机50、CPU 51、计数器52、乘法器53、寄存器54和比较器55。状态机50接收来自CPU 51的激活开始指示信号CH和去活指示信号DIS。状态机50生成各种控制信号,例如开关控制信号S1和S2、放大器激活信号PDA、比较器激活信号PDC和振荡电路激活信号STC。
状态机50利用重置信号RST重置计数器52,以使其在图4所示的时刻t1和时刻t6开始计数操作。计数器52对时钟信号CK的脉冲进行计数。计数器52的计数值Q被作为数据D提供到乘法器53。乘法器53产生通过将输入计数值乘以3而获得的输出O,以提供给寄存器54。状态机50接收比较器37的输出M以作为输入M,并且通过产生存储信号STB来对输入M的变化作出响应,该存储信号STB使寄存器54在图4所示的时刻t2和时刻t7存储乘法器53的输出。
比较器55接收计数器52的输出计数值Q以作为输入A,并且还接收存储在寄存器54中的值R以作为输入B。比较器55将计数值Q与寄存器存储值R相比较,并且响应于计数值Q超过寄存器存储值R而断言输出O。比较器55的输出被提供到状态机50作为JV输入。响应于JV输入的断言,状态机50改变放大器31的输入条件或操作条件。
利用如上所述的配置,控制电路42如图5和图6所示地控制充电/放电操作。这使得图3所示的爆裂声抑制电路30能够执行图4所示的操作。
图8是示出振荡电路43的配置示例的示图。图8所示的振荡电路43包括施密特反相器61、电阻器62和电容器63。电阻器62将施密特反相器61的输出作为反馈提供到其输入。电容器63帮助延迟电压变化以便提供振荡电路。利用这样的配置,接通/切断对施密特反相器61的电源电压供应使得能够控制振荡电路43的激活/去活。
图9是示出振荡电路43的另一配置示例的示图。图9所示的振荡电路43包括多个(奇数个)反相器71、电阻器72、电阻器73和电容器74。由多个(奇数个)反相器71组成的反相延迟器件线的输出通过电阻器72和73被提供到其输入作为反馈。电容器74帮助延迟电压变化以便提供振荡电路。利用这样的配置,接通/切断对反相器71的电源电压供应使得能够控制振荡电路43的激活/去活。
图10是示出振荡电路43的又一配置示例的示图。图10所示的振荡电路43利用具有控制节点的施密特反相器,并且包括PMOS晶体管81至83、NMOS晶体管84至87、电容器88和电阻器89。
PMOS晶体管81至83和NMOS晶体管84至87构成施密特反相器。与图8所示的配置一样,电阻器89将施密特反相器的输出OUT作为反馈提供到其输入。电容器88帮助延迟电压变化以便提供振荡电路。利用此配置,控制信号CTL被设置到HIGH,以使NMOS晶体管87导通,从而将电源电压VD提供到施密特反相器,以执行振荡操作。将控制信号CTL设置到LOW使得NMOS晶体管87不导通,使得电源电压VD不被提供到施密特反相器。在此情况下不发生振荡。
图11是示出恒定电流源44和恒定电流源45的电路配置示例的示图。图11所示的恒定电流源包括PMOS晶体管91至93、NMOS晶体管94和95以及电阻器96。恒定电压源40帮助产生信号地电压SG,并且在图3中示出。
PMOS晶体管91和电阻器96串联连接在由恒定电压源40生成的电压SG和地之间。PMOS晶体管91和电阻器96之间的接合点耦合到PMOS晶体管91的栅极。对电阻器96的电阻的调节使得可以让所需的电流量流经PMOS晶体管91。
PMOS晶体管91的栅极连接到PMOS晶体管92和93的栅极。该连接提供了电流镜电路,使得流经PMOS晶体管91、PMOS晶体管92和PMOS晶体管93的漏极电流都相等。流经PMOS晶体管93的漏极电流是恒定电流源44生成的电流(见图3)。
PMOS晶体管92和NMOS晶体管94串联连接在由恒定电压源40生成的电压SG和地之间。PMOS晶体管92和NMOS晶体管94之间的接合点耦合到NMOS晶体管94的栅极。利用此配置,NMOS晶体管94允许了具有与流经PMOS晶体管91的漏极电流相同量的漏极电流经过。
NMOS晶体管94的栅极连接到NMOS晶体管95的栅极。该连接提供了电流镜电路,使得流经NMOS晶体管95的漏极电流变得等于流经NMOS晶体管94的漏极电流。流经NMOS晶体管95的漏极电流是恒定电流源45生成的电流(见图3)。
图12是示出恒定电流源44和恒定电流源45的另一电路配置示例的示图。图12所示的恒定电流源包括PMOS晶体管101至104、NMOS晶体管105至107、放大器108和电阻器109。恒定电压源40帮助产生信号地电压SG,并且在图3中示出。
恒定电压源40生成的电压SG被提供到放大器108的同相输入。PMOS晶体管101和电阻器109串联连接在放大器的输出和地之间。PMOS晶体管101和电阻器109之间的接合点耦合到PMOS晶体管101的栅极,并且还耦合到放大器108的反相输入。该连接实现了反馈控制,该反馈控制帮助消除放大器108的反相输入和同相输入之间的差异。对电阻器109的电阻的调节使得可以让所需的电流量流经PMOS晶体管101。
PMOS晶体管101的栅极连接到PMOS晶体管102的栅极。该连接提供了电流镜电路,使得流经PMOS晶体管102的漏极电流变得等于流经PMOS晶体管101的漏极电流。
PMOS晶体管102和NMOS晶体管105串联连接在放大器108的输出和地之间。PMOS晶体管102和NMOS晶体管105之间的接合点耦合到NMOS晶体管105的栅极。利用此配置,NMOS晶体管105允许了具有与流经PMOS晶体管101的漏极电流相同量的漏极电流经过。
NMOS晶体管105的栅极连接到NMOS晶体管106和107的栅极。该连接提供了电流镜电路,使得流经NMOS晶体管105、NMOS晶体管106和NMOS晶体管107的漏极电流都相等。流经NMOS晶体管107的漏极电流是恒定电流源45生成的电流(见图3)。
PMOS晶体管103和NMOS晶体管106串联连接在由恒定电压源40生成的电压SG和地之间。PMOS晶体管103和NMOS晶体管106之间的接合点耦合到PMOS晶体管103的栅极。利用此配置,PMOS晶体管103允许了具有与流经PMOS晶体管101的漏极电流相同量的漏极电流经过。
PMOS晶体管103的栅极连接到PMOS晶体管104的栅极。该连接提供了电流镜电路,使得流经PMOS晶体管104的漏极电流变得等于流经PMOS晶体管103的漏极电流。流经PMOS晶体管104的漏极电流是恒定电流源44生成的电流(见图3)。
在图11所示的配置中,施加到电阻器96的电压是信号地电势SG减去PMOS晶体管91的源极-栅极电压,该源极-栅极电压是其阈值电压,使得施加到电阻器96的电压受制造过程的变动和温度波动的影响。另一方面,在图12所示的配置中,信号地电势SG通过对放大器108的反馈控制被施加到电阻器109。因此,制造过程的变动和温度波动没有影响。
另外,本发明并不限于这些实施例,而是在不脱离本发明的范围的情况下可以作出各种变化和修改。
虽然上述实施例是针对本发明的电压控制电路被应用到爆裂声抑制电路的示例的,但是这并非限制性示例。本发明例如可用于通过防止电流突然流入灯中并将输入电流逐渐增大到额定电流来延长灯的寿命。
本发明基于2007年3月1日向日本专利局提交的日本专利申请No.2007-051965并要求其优先权,该申请的全部内容通过引用并入在此。

Claims (8)

1.一种用于控制电压的电路,包括:
电容器,该电容器具有耦合到目标电路的输入节点的第一端,和耦合到预定的固定电势的第二端;
恒定电流源,该恒定电流源耦合到所述电容器的第一端;
控制电路,该控制电路被配置为利用所述恒定电流源对所述电容器进行充电或放电,测量从充电或放电的开始时刻到所述电容器的第一端处的电压达到预定电压的时刻之间经过的第一时间段,并且在从所述开始时刻起经过第二时间段之后改变所述目标电路的输入条件或操作条件,其中所述第二时间段响应于所述第一时间段;以及开关,其中所述目标电路是放大器,并且所述开关耦合到所述放大器的另一输入节点,该另一输入节点不同于所述放大器的所述输入节点,并且所述控制电路被配置为利用所述恒定电流源对所述电容器进行充电,并且在从所述开始时刻起经过所述第二时间段之后操作所述开关以切换所述放大器的所述另一输入节点所连接到的节点。
2.如权利要求1所述的用于控制电压的电路,其中所述目标电路是放大器,并且所述控制电路被配置为利用所述恒定电流源对所述电容器进行放电,并且在从所述开始时刻起经过所述第二时间段之后使所述放大器去活。
3.如权利要求1所述的用于控制电压的电路,还包括比较器,该比较器被配置为将所述预定电压与所述第一端处的电压相比较以产生指示比较结果的输出,其中所述控制电路被配置为通过基于时钟信号测量所述比较器的输出改变的时刻来测量所述第一时间段。
4.如权利要求3所述的用于控制电压的电路,其中所述控制电路包括:
计数器,该计数器被配置为在所述开始时刻开始操作以对所述时钟信号的脉冲进行计数;
寄存器,该寄存器被配置为响应于所述比较器的输出的变化,存储对所述计数器的计数作出响应的值;以及
被配置为响应于存储在所述寄存器中的值和所述计数器的计数值而检测从所述开始时刻开始的所述第二时间段的结束时刻的电路。
5.如权利要求3所述的用于控制电压的电路,还包括时钟信号振荡电路,该时钟信号振荡电路被配置为生成所述时钟信号,其中所述控制电路被配置为在从所述开始时刻起经过所述第二时间段之后停止所述时钟信号振荡电路。
6.如权利要求1所述的用于控制电压的电路,其中所述恒定电流源包括电流镜电路。
7.如权利要求6所述的用于控制电压的电路,其中所述电流镜电路包括用于对所述电容器进行放电的晶体管和用于对所述电容器进行充电的晶体管。
8.如权利要求6所述的用于控制电压的电路,其中所述恒定电流源包括:
放大器,该放大器具有耦合到预定的电源电压的第一输入节点;
第一晶体管,该第一晶体管的沟道的第一端耦合到所述放大器的输出,其沟道的第二端耦合到所述放大器的第二输入节点,其控制端耦合到所述沟道的第二端;
电阻器,该电阻器耦合在所述沟道的第二端和地电压之间,
第二晶体管,该第二晶体管与所述第一晶体管共享相同的栅极电压和相同的源极电压;以及
多个晶体管,其中每一个被配置为产生具有与流经所述第二晶体管的电流量相同的量的电流流动。
CN2008100831226A 2007-03-01 2008-03-03 电压控制电路 Expired - Fee Related CN101257252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-051965 2007-03-01
JP2007051965 2007-03-01
JP2007051965A JP4859709B2 (ja) 2007-03-01 2007-03-01 電圧制御回路

Publications (2)

Publication Number Publication Date
CN101257252A CN101257252A (zh) 2008-09-03
CN101257252B true CN101257252B (zh) 2010-09-08

Family

ID=39732644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100831226A Expired - Fee Related CN101257252B (zh) 2007-03-01 2008-03-03 电压控制电路

Country Status (4)

Country Link
US (1) US7764119B2 (zh)
JP (1) JP4859709B2 (zh)
KR (1) KR100983854B1 (zh)
CN (1) CN101257252B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504032B2 (ja) * 2009-06-05 2014-05-28 ローム株式会社 オーディオ信号増幅回路
US9331569B1 (en) * 2015-01-14 2016-05-03 Mediatek Inc. Current generating circuit, current generating method, charge pumping circuit and charge pumping method
US20180070634A1 (en) * 2016-09-09 2018-03-15 Rai Strategic Holdings, Inc. Analog control component for an aerosol delivery device
CN107911776B (zh) * 2017-11-30 2020-09-22 珠海亿智电子科技有限公司 一种消除音频功放上电pop声的方法
CN109217883B (zh) * 2018-08-30 2021-04-13 维沃移动通信有限公司 一种电压控制方法、移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1030155A (zh) * 1987-06-22 1989-01-04 菲利浦光灯制造公司 用辐射束扫描旋转载体辐射灵敏表面的方法和设备
CN1141536A (zh) * 1995-06-03 1997-01-29 日本电气株式会社 使用旋转电路的接地电感电路
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387156A (en) 1977-01-12 1978-08-01 Hitachi Ltd Analog/digital converter
JPS5531324A (en) * 1978-08-29 1980-03-05 Fujitsu Ltd Transient noise preventing circuit
JPS5937604B2 (ja) 1978-12-05 1984-09-11 三洋電機株式会社 ショック音防止回路
JPH0640623B2 (ja) * 1986-06-09 1994-05-25 日本電気株式会社 オ−トゼロ装置
JPH0817296B2 (ja) * 1988-01-11 1996-02-21 ローム株式会社 音声増幅回路
JPH0771005B2 (ja) * 1988-12-15 1995-07-31 日本電気株式会社 D/a変換器
JPH05243856A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd ショック音防止回路
KR100238435B1 (ko) 1997-11-26 2000-01-15 이계철 에이티엠 연동 서브시스템에 수용된 음성 가입자의 서비스 제어방법
JP2003318658A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP4076373B2 (ja) 2002-06-04 2008-04-16 ローム株式会社 音声出力装置を有する電子装置
JP4160381B2 (ja) * 2002-12-27 2008-10-01 ローム株式会社 音声出力装置を有する電子装置
JP2005110448A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電圧保護検出回路
JP2006025246A (ja) * 2004-07-08 2006-01-26 Sony Corp アナログ基準電圧発生回路
JP2006128909A (ja) 2004-10-27 2006-05-18 Sony Corp 電圧発生回路およびこれを用いたオーディオ信号処理装置
JP4654047B2 (ja) 2005-02-02 2011-03-16 新日本無線株式会社 D級増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1030155A (zh) * 1987-06-22 1989-01-04 菲利浦光灯制造公司 用辐射束扫描旋转载体辐射灵敏表面的方法和设备
CN1141536A (zh) * 1995-06-03 1997-01-29 日本电气株式会社 使用旋转电路的接地电感电路
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier

Also Published As

Publication number Publication date
KR20080080447A (ko) 2008-09-04
JP2008219294A (ja) 2008-09-18
KR100983854B1 (ko) 2010-09-28
JP4859709B2 (ja) 2012-01-25
CN101257252A (zh) 2008-09-03
US7764119B2 (en) 2010-07-27
US20080211477A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
CN100477492C (zh) 具有声音输出装置的电子装置
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
CN101257252B (zh) 电压控制电路
KR101411000B1 (ko) 컨버터 및 그 구동방법
US7737730B2 (en) Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit
JP5461852B2 (ja) 自動調整発振器
KR20170045768A (ko) 듀티 싸이클 감지 회로
KR101316667B1 (ko) 전압 생성 회로
US20110068805A1 (en) Sensing circuit for sensing electric fuse and sensing method thereof
US9354647B2 (en) Adjustable reference current generating circuit and method for driving the same
TW201915499A (zh) 包括電容測量電路的半導體設備
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
JP6862877B2 (ja) 電池残量計測回路、電子機器および電池残量計測方法
JP2010258625A (ja) 自動調整発振器
US7659787B2 (en) Circuit for generating clock of semiconductor memory apparatus
JP2012210063A (ja) 電圧変換回路
JP6026248B2 (ja) スイッチング電源およびその制御回路
US20240097618A1 (en) Inductor current reconstruction circuit, controller and switched-mode power supply
CN101764575B (zh) 一种音频功放启动充电电路
JP5760784B2 (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
JP2016100748A (ja) 発振回路
JP5806604B2 (ja) 磁場検出回路
JP2015167331A (ja) ブートストラップスイッチ回路
JP2005078141A (ja) 電源装置
JP2008085898A (ja) コンパレータ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20180303

CF01 Termination of patent right due to non-payment of annual fee