JP5504032B2 - オーディオ信号増幅回路 - Google Patents

Description

本発明は、オーディオ信号増幅回路に関する。

オーディオ機器あるいはオーディオ再生機能を備える電子機器は、微弱な電気信号を増幅して、スピーカやヘッドホン、イヤホンなどの電気音響変換素子（以下、スピーカと総称する）に出力するためのオーディオ信号増幅回路を備える。

オーディオ信号増幅回路とスピーカの間には、直流電流の流れ込みを防止するためのカップリングキャパシタが設けられる場合がある。ヘッドホンやイヤホンが、機器に対して着脱可能である状況において、オーディオ再生中にユーザがヘッドホンを抜き挿しすると、カップリングキャパシタに対して予期しない充電もしくは放電が発生し、このときの電流がノイズとしてヘッドホンから聞こえる場合がある。この問題を回避するために、電気音響変換素子と並列な経路に放電用抵抗を設ける場合があった。放電用抵抗を設ければ、ヘッドホンの着脱状態にかかわらず、カップリングキャパシタに対する充放電経路が形成されているため、ノイズの発生を抑制できる。

特開昭６０−０８５６０８号公報 特開２００２−１８５２７２号公報 特開平３−１０４４０７号公報 特開平８−２３７０５１号公報

１． いま、演算増幅器および入力抵抗、帰還抵抗で構成される反転増幅アンプによってスピーカを駆動する状況について考察する。演算増幅器は、その非反転入力端子に基準バイアス電圧を受け、その反転入力端子には、入力抵抗を介して増幅対象の入力信号が入力されるとともに、帰還抵抗を介して増幅後の出力信号がフィードバックされている。

反転増幅器がオフ状態からオン状態に切りかわる際に、演算増幅器の非反転入力端子の電圧と、その出力端子の電圧に差が生ずると、その差に応じたノイズが発生する。

本発明のある態様はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、オーディオ信号増幅回路において、ノイズを抑制する技術の提供にある。

２． 演算増幅器は、電子回路を構成する基本回路としてあらゆる用途において広く用いられている。たとえばオーディオ信号を増幅してスピーカやヘッドホンを駆動するアンプは、演算増幅器（差動増幅器）を利用した反転増幅器もしくは非反転増幅器として構成される場合が多い。

図６（ａ）、（ｂ）は、一般的な反転増幅器のオーディオアンプの構成を示す回路図およびその動作を示すタイムチャートである。オーディオアンプ２０１は、演算増幅器２０２、入力抵抗Ｒｉ、フィードバック抵抗Ｒｆ、バイアス電圧源２０４を備える。

演算増幅器２０２の非反転入力端子には、バイアス電圧源２０４により生成されたバイアス電圧Ｖｂｉａｓが入力される。バイアス電圧Ｖｂｉａｓは、オーディオ信号Ｖｉｎを増幅する際には、電源電圧Ｖｄｄの１／２程度に設定される。演算増幅器２０２の反転入力端子には、入力キャパシタＣｉ、入力抵抗Ｒｉを介して、オーディオ信号Ｖｉｎが入力される。フィードバック抵抗Ｒｆは、演算増幅器２０２の出力端子と反転入力端子の間に設けられる。

入力キャパシタＣｉによって、入力電圧Ｖｉｎの直流成分が除去され、交流信号成分Ｖｉｎ’が抽出される。交流信号成分Ｖｉｎ’は、−（Ｒｆ／Ｒｉ）倍に増幅され、直流のバイアス電圧Ｖｂｉａｓに重畳される。つまり出力電圧Ｖｏｕｔと入力電圧の信号成分Ｖｉｎ’には以下の関係が成り立つ。
Ｖｏｕｔ＝−（Ｒｆ／Ｒｉ）×Ｖｉｎ’＋Ｖｂｉａｓ …（１）

オーディオアンプ２０１がシャットダウン状態から起動する際の動作を検討する。シャットダウン状態では、電源電圧Ｖｄｄは０Ｖであり、バイアス電圧Ｖｂｉａｓも０Ｖとなっている。電源が投入されると、バイアス電圧源２０４は、バイアス電圧Ｖｂｉａｓを時間とともに、０Ｖから目標値Ｖｂｍａｘまで緩やかに上昇させる。

オーディオアンプ２０１を、電源電圧Ｖｄｄが低い、たとえば０．９Ｖ程度の領域で動作させたい場合、Ｖｔｈｎ＜Ｖｔｈｐとなる半導体プロセスでは、演算増幅器２０２の入力段の差動対をＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成する場合が多い。ＶｔｈｎはＮチャンネルＭＯＳＦＥＴのしきい値電圧、ＶｔｈｐはＰチャンネルＭＯＳＦＥＴのしきい値電圧である。

しかしながら、入力差動対をＮチャンネルＭＯＳＦＥＴで構成した場合、Ｖｂ＜Ｖｔｈｎの領域で、演算増幅器２０２が正常に動作せず、つまり式（１）が成り立たず、ＶｏｕｔがＶｂｉａｓに対して線形でなくなる。この非線形性によって、図６（ｂ）に示すように、オーディオアンプ２０１の起動時に、バイアス電圧Ｖｂｉａｓを時間とともに上昇させても、出力電圧Ｖｏｕｔが急峻に立ち上がり、ノイズが発生するという問題が生ずる。

上述の問題を解決するために、演算増幅器としてＮチャンネルＭＯＳＦＥＴの入力差動対とＰチャンネルＭＯＳＦＥＴの入力差動対を備えるレイル−レイル（Rail to Rail）アンプを用いる手段が有効である。しかしながらレイル−レイルアンプを用いると、回路面積が増大し、および／または、消費電流が増加するという問題が生ずる。

同様の問題は、オーディオアンプ以外においても発生しうる。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、起動時の線形性が改善された非反転増幅器の提供にある。

１． 本発明のある態様は、オーディオ信号増幅回路に関する。オーディオ信号増幅回路は、カップリングキャパシタを介して電気音響変換素子を駆動する反転アンプと、基準電圧源と、放電経路と、第２スイッチと、を備える。反転アンプは、演算増幅器と、その第１端子に増幅対象のオーディオ信号を受け、その第２端子が演算増幅器の反転入力端子と接続された入力抵抗と、その第１端子が演算増幅器の反転入力端子と接続され、その第２端子が演算増幅器の出力端子と接続された帰還抵抗と、を含む。基準電圧源は、バイアス電圧を生成し、演算増幅器の非反転入力端子に供給する。放電経路は、基準電圧源の出力端子と固定電圧端子の間に直列に設けられた放電抵抗および第１スイッチを含む。第２スイッチは、演算増幅器の出力端子と、放電経路上のノードであって放電抵抗よりも高電位側のノードとの間に設けられる。

この態様によれば、反転アンプをオフ状態とする際に、第１スイッチと第２スイッチをオンとすることで、演算増幅器の出力端子と非反転入力端子はほぼ等電位となることが保証される。したがって次に反転アンプをオン状態するタイミングで、演算増幅器の出力端子と非反転入力端子の電位にほとんど差が生じないため、ノイズの発生を抑制できる。

第１スイッチは、放電抵抗より低電位側に設けられてもよい。第２スイッチは、演算増幅器の出力端子と基準電圧源の出力端子との間に設けられてもよい。
第１スイッチをＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）もしくはＮＰＮ型バイポーラトランジスタで構成する場合に、その制御端子（ゲートもしくはベース）に対して、固定電圧（接地電圧）を基準とする制御信号（ゲート電圧もしくはベース電圧）を与えればよいため、回路構成を簡素化できる。

ある態様のオーディオ信号増幅回路は、それぞれが複数チャンネルごとに設けられた複数の反転アンプと、それぞれが複数チャンネルごとに設けられた複数の第２スイッチと、を備えてもよい。各チャンネルの第２スイッチは、対応するチャンネルの演算増幅器の出力端子と、放電経路上のノードであって放電抵抗よりも高電位側のノードとの間に設けられてもよい。
この場合、複数のチャンネル間で、電気音響変換素子に印加される電圧レベルを揃えることができ、ノイズが発生したとしても、複数チャンネル間でその音量を揃えることができる。

第１スイッチは放電抵抗より低電位側に設けられてもよい。各チャンネルの第２スイッチは、対応するチャンネルの演算増幅器の出力端子と基準電圧源の出力端子との間に設けられてもよい。

ある態様において、演算増幅器、第１スイッチ、第２スイッチ、放電抵抗は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。増幅回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができる。

２． 本発明の別の態様は、入力信号を反転増幅する反転増幅器に関する。この反転増幅器は、第１導電型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む第１入力差動対と、第２導電型のＭＯＳＦＥＴを含む第２入力差動対とを有する演算増幅器と、その一端が演算増幅器の反転入力端子に接続され、その他端に増幅対象の入力信号を受ける入力抵抗と、演算増幅器の反転入力端子と出力端子の間に設けられたフィードバック抵抗と、バイアス電圧を生成し、演算増幅器の非反転入力端子に供給するバイアス電圧源と、第２入力差動対のアクティブ、非アクティブを切りかえる制御部と、を備える。

この態様によると、第２入力差動対をアクティブとした場合、演算増幅器が実質的にレイル−レイルアンプとして動作するため圧範囲を広げることができ、第２入力差動対を非アクティブとした場合、回路の消費電流を抑制することができる。

制御部は、バイアス電圧に応じた電圧が所定のしきい値より低いときに第２入力差動対をアクティブに、しきい値より高いときに第２入力差動対を非アクティブにしてもよい。
ここでの「電圧Ａに応じた電圧Ｂ」とは、電圧Ｂが電圧Ａそのものである場合の他、電圧Ｂが電圧Ａと同じレベルを有する場合、もしくは電圧Ｂが電圧Ａに比例する場合、あるいは電圧Ｂが電圧Ａに遅延して変化する場合、それらの組み合わせなどを含む。

制御部は、反転増幅器の起動開始（電源投入）から所定時間経過前に第２入力差動対をアクティブに、経過後に第２入力差動対を非アクティブにしてもよい。

制御部は、第２入力差動対に対するテイル電流の供給を制御することにより第２入力差動対のアクティブ、非アクティブを切りかえてもよい。

反転増幅器は、第２入力差動対のテイル電流の経路上に設けられた遮断トランジスタをさらに備えてもよい。制御部は遮断トランジスタのオン、オフを切りかえてもよい。

第１入力差動対はＮチャンネルＭＯＳＦＥＴで構成され、第２導電型はＰチャンネルＭＯＳＦＥＴで構成されてもよい。

ＰチャンネルＭＯＳＦＥＴのしきい値電圧は、ＮチャンネルＭＯＳＦＥＴのしきい値電圧より大きくてもよい。

第２入力差動対の電流能力は、第１入力差動対の電流能力よりも低くてもよい。この場合、回路面積を削減することができる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様に係るオーディオ信号増幅回路によればノイズを抑制できる。

第１の実施の形態に係るオーディオ信号増幅回路を備えるオーディオ再生装置の構成を示すブロック図である。 図１のオーディオ信号増幅回路の動作を示すタイムチャートである。 比較技術に係るオーディオ信号増幅回路の構成を示す回路図である。 図３のオーディオ信号増幅回路のシャットダウンシーケンスを示すタイムチャートである。 図５（ａ）、（ｂ）は、変形例に係るオーディオ信号増幅回路の構成の一部を示す回路図である。 図６（ａ）、（ｂ）は、一般的な反転増幅器のオーディオアンプの構成を示す回路図およびその動作を示すタイムチャートである。 図７（ａ）、（ｂ）は、第２の実施の形態に係る反転増幅器の構成を示す回路図である。 図７の反転増幅器の動作を示すタイムチャートである。 図７（ｂ）の演算増幅器の詳細な構成例を示す回路図である。 変形例に係る反転増幅器の構成を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図１は、第１の実施の形態に係るオーディオ信号増幅回路（ヘッドホンアンプ）１００を備えるオーディオ再生装置２の構成を示すブロック図である。オーディオ再生装置２は、オーディオ信号（音声信号）を出力する機能を有し、携帯電話端末、ポータブルオーディオプレイヤ、ヘッドホンアンプ、据え置き型オーディオコンポなどさまざまな電子機器に搭載される。

オーディオ再生装置２は、音源４、入力キャパシタＣ１、出力キャパシタＣ２、オーディオ信号増幅回路１００、ヘッドホン６を備える。図１のオーディオ再生装置２は、ステレオ２チャンネル構成である。ただし本発明はこれに限定されず、モノラル構成であってもよいし、３チャンネル以上で構成されてもよい。なお、ステレオの２チャンネルを区別するために、各素子には、ＬおよびＲの添え字を付すものとし、特に両者を区別する必要が無い場合は適宜省略する。

音源４_Ｌ、４_Ｒはそれぞれ、ＬチャンネルとＲチャンネルのオーディオ信号ＶＩ_Ｌ、ＶＩ_Ｒを生成する。オーディオ信号増幅回路１００は、入力キャパシタＣ１_Ｌ、Ｃ１_Ｒを介して、オーディオ信号ＶＩ_Ｌ、ＶＩ_Ｒを受ける。オーディオ信号増幅回路１００は、オーディオ信号ＶＩ_Ｌ、ＶＩ_Ｒを増幅し、出力キャパシタＣ２_Ｌ、Ｃ２_Ｒを介してヘッドホン６_Ｌ、６_Ｒに出力する。

以下、オーディオ信号増幅回路１００の構成を説明する。
オーディオ信号増幅回路１００は、チャンネルごとに設けられた反転アンプ１０_Ｌ、１０_Ｒ、基準電圧源２０、キャパシタＣ３、放電経路１２、チャンネルごとに設けられた第２スイッチＳＷ２_Ｌ、ＳＷ２_Ｒ、制御部１６を備える。

反転アンプ１０_Ｌおよび１０_Ｒは同様に構成される。反転アンプ１０は、演算増幅器１４、入力抵抗Ｒｉ、帰還抵抗Ｒｆｂを含む。入力抵抗Ｒｉは、その第１端子に増幅対象のオーディオ信号ＶＩを受け、その第２端子が演算増幅器１４の反転入力端子（−）と接続される。帰還抵抗Ｒｆｂは、その第１端子が演算増幅器１４の反転入力端子（−）と接続され、その第２端子が演算増幅器１４の出力端子と接続される。

反転アンプ１０は、対応する入力キャパシタＣ１を介して入力されたオーディオ信号ＶＩを、バイアス電圧Ｖｂを基準として、利得ｇ（＝−Ｒｆｂ／Ｒｉ）にて反転増幅する。

基準電圧源２０は、バイアス電圧Ｖｂを生成し、演算増幅器１４の非反転入力端子（＋）に供給する。基準電圧源２０の出力端子Ｐ１には、バイアス電圧Ｖｂを安定化させるためのキャパシタＣ３が接続されている。

放電経路１２は、基準電圧源２０の出力端子Ｐ１と固定電圧端子（接地端子）の間に直列に設けられた放電抵抗Ｒｄｉｓおよび第１スイッチＳＷ１を含む。

第２スイッチＳＷ２は、演算増幅器１４の出力端子と、放電経路１２上のノードであって放電抵抗Ｒｄｉｓよりも高電位側のノードとの間に設けられる。具体的には、図１において第１スイッチＳＷ１は放電抵抗Ｒｄｉｓよりも低電位側に設けられており、この場合、第２スイッチＳＷ２は、対応する演算増幅器１４の出力端子と基準電圧源２０の出力端子Ｐ１との間に設けられる。

第１スイッチＳＷ１は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）もしくはＮＰＮ型バイポーラトランジスタで構成できる。第１スイッチＳＷ１を放電抵抗Ｒｄｉｓより低電位側に設けることにより、その制御端子（ゲートもしくはベース）に対して、オフ時に固定電圧（接地電圧）を、オン時に接地電圧を基準とするハイレベルを印加すればよいため、回路構成を簡素化できる。

制御部１６は、第１スイッチＳＷ１、第２スイッチＳＷ２_Ｌ、ＳＷ２_Ｒ、演算増幅器１４_Ｌ、１４_Ｒおよび基準電圧源２０のオン、オフ状態を制御するための制御信号Ｓ１〜Ｓ４を生成する。制御信号Ｓ１は第１スイッチＳＷ１に入力され、制御信号Ｓ２_Ｌ、Ｓ２_Ｒは第２スイッチＳＷ２_Ｌ、ＳＷ２_Ｒに入力され、制御信号Ｓ３_Ｌ、Ｓ３_Ｒは第３スイッチＳＷ３_Ｌ、ＳＷ３_Ｒに入力され、制御信号Ｓ３は基準電圧源２０に入力される。以下では、制御信号のハイレベル（アサート状態）が、各部材のオンに対応するものとする。

各チャンネルの演算増幅器１４_Ｌ、１４_Ｒ、第１スイッチＳＷ１、放電抵抗Ｒｄｉｓ、第２スイッチＳＷ２_Ｌ、ＳＷ２_Ｒ、制御部１６は、ひとつの半導体基板上に集積化される。入力抵抗Ｒｉ、帰還抵抗Ｒｆｂを半導体基板の外部に設けることで、入力抵抗Ｒｉ、帰還抵抗Ｒｆｂの回路定数を変更することにより反転アンプ１０の利得を変更できる。
なお、入力抵抗Ｒｉおよび帰還抵抗Ｒｆｂを、演算増幅器１４等とともに一体集積化してもよい。この場合、半導体パッケージの端子数を減らすことができる。

以上がオーディオ信号増幅回路１００の構成である。続いてその動作を説明する。

図２は、図１のオーディオ信号増幅回路１００の動作を示すタイムチャートである。最上段はバイアス電圧Ｖｂおよび演算増幅器１４_Ｌ、１４_Ｒの出力電圧ＶＯ_Ｌ、ＶＯ_Ｒの直流成分を示す。

時刻ｔ０にオーディオ信号増幅回路１００の起動が指示される。これを契機として制御部１６は、制御信号Ｓ１、Ｓ４をハイレベルとして基準電圧源２０をオンする。また制御部１６は制御信号Ｓ１、Ｓ２をローレベルとして第１スイッチＳＷ１、第２スイッチＳＷ２をオフする。

時刻ｔ０以降、基準電圧源２０によってキャパシタＣ３が充電され、バイアス電圧Ｖｂが目標値に向かって時間とともに上昇していく。演算増幅器１４_Ｌ、１４_Ｒの出力電圧ＶＯ_Ｌ、ＶＯ_Ｒは、バイアス電圧Ｖｂに追従して上昇する。
バイアス電圧Ｖｂが目標値となる時刻ｔ１〜ｔ２が再生期間であり、入力されたオーディオ信号ＶＩ_Ｌ、ＶＩ_Ｒが増幅される。

時刻ｔ２に再生停止が指示される。これを契機として制御部１６は、基準電圧源２０に対して、バイアス電圧Ｖｂを低下させるように指示する。時刻ｔ２〜ｔ３の期間、バイアス電圧Ｖｂは目標値の２０％程度まで低下する。この間、演算増幅器１４_Ｌ、１４_Ｒはオン状態であるから、その出力電圧ＶＯ_Ｌ、ＶＯ_Ｒはバイアス電圧Ｖｂに追従して低下する。

時刻ｔ３に、制御部１６は基準電圧源２０をオフするとともに、第１スイッチＳＷ１、第２スイッチＳＷ２をオンする。第１スイッチＳＷ１がオンすることで、キャパシタＣ３が放電抵抗Ｒｄｉｓ、第１スイッチＳＷ１を介して放電され、バイアス電圧Ｖｂは接地電圧（０Ｖ）に向かって低下していく。出力キャパシタＣ２_Ｌ、Ｃ２_Ｒは、第２スイッチＳＷ２_Ｌ、ＳＷ２_Ｒおよび放電抵抗Ｒｄｉｓ、第１スイッチＳＷ１を介して放電され、接地電圧に向かって低下する。この間、出力電圧ＶＯ_Ｌ、ＶＯ_Ｒの電位はキャパシタＣ３の一端のバイアス電圧Ｖｂと実質的に一致している。

時刻ｔ４に、再びオーディオ信号増幅回路１００の起動が指示される。これを受け、基準電圧源２０は第１スイッチＳＷ１、第２スイッチＳＷ２をオフするとともに、基準電圧源２０および演算増幅器１４をオンする。以降の処理は上述の通りである。

この実施の形態によれば、時刻ｔ２以降の一連のシャットダウンシーケンスにおいて、演算増幅器１４の非反転入力端子（＋）の電位と、出力端子の電位ＶＯが実質的に一致する。したがって、次にオーディオ信号増幅回路１００を起動する際に、演算増幅器１４をオンしたタイミングで、その非反転入力端子とその出力端子の電位は一致しているので、実質的にノイズが発生しないか、あるいは発生したとしても極めて微量であるという効果が得られる。

この効果は、図３に示す比較技術との対比によってさらに明確となる。図３は、比較技術に係るオーディオ信号増幅回路２００の構成を示す回路図である。図３において、演算増幅器１４の出力端子の放電経路（Ｒｄｉｓ２、ＳＷ１２）と、その非反転入力端子（＋）の放電経路（Ｒｄｉｓ１、ＳＷ１１）は独立している。図４は、図３のオーディオ信号増幅回路２００のシャットダウンシーケンスを示すタイムチャートである。

時刻ｔ２に再生停止が指示される。これを契機として制御部（不図示）は、基準電圧源２０に対して、バイアス電圧Ｖｂを低下させるように指示する。時刻ｔ２〜ｔ３の期間、バイアス電圧Ｖｂは目標値の２０％程度まで低下し、それに追従して出力電圧ＶＯ_Ｌ、ＶＯ_Ｒも低下する。

時刻ｔ３に、制御部１６は基準電圧源２０をオフするとともに、第１スイッチＳＷ１１、第２スイッチＳＷ１２をオンする。第１スイッチＳＷ１１がオンすることで、キャパシタＣ３が放電抵抗Ｒｄｉｓ１、第１スイッチＳＷ１１を介して放電され、バイアス電圧Ｖｂは接地電圧（０Ｖ）に向かって低下していく。出力キャパシタＣ２_Ｌは、第２スイッチＳＷ１２_Ｌ、放電抵抗Ｒｄｉｓ２_Ｌを介して、出力キャパシタＣ２_Ｒは第２スイッチＳＷ１２_Ｒおよび放電抵抗Ｒｄｉｓ２_Ｒを介して放電される。各キャパシタＣ３、Ｃ２_Ｌ、Ｃ２_Ｒの放電速度は、それぞれの放電経路の時定数に応じて異なる。したがって図示のごとく電圧Ｖｂ、ＶＯ_Ｌ、ＶＯ_Ｒは異なる電位をとりうる。

時刻ｔ４に、再びオーディオ信号増幅回路２００の起動が指示される。これを受け、基準電圧源２０は第１スイッチＳＷ１１、第２スイッチＳＷ１２をオフするとともに、基準電圧源２０および演算増幅器１４をオンする。

図３の回路では時刻ｔ４のタイミングにおいて、演算増幅器１４の出力端子と非反転入力端子（＋）に電位差（ＶＯ−Ｖｂ）が生じている。時刻ｔ４に演算増幅器１４がオンすると、この電位差を解消するために、出力キャパシタＣ２に充電電流（もしくは放電電流）が流れ、それがノイズとなってヘッドホン６から出力される。

このように図３の比較技術では、停止状態から再生状態の復帰に際し、ノイズが発生するおそれがあるところ、図１のオーディオ信号増幅回路１００によれば、このノイズを抑制することができる。

また図３のオーディオ信号増幅回路２００では、チャンネルごとに異なる大きさのノイズが発生しうることから、聴感上好ましくない。これに対し、図１のオーディオ信号増幅回路１００では各チャンネルの出力電圧ＶＯ_Ｌ、ＶＯ_Ｒが実質的に等しくなるため、ノイズが発生したとしても、その大きさが揃っているため、ユーザに与える不快感を軽減できる。

また図３のオーディオ信号増幅回路２００との対比において、図１のオーディオ信号増幅回路１００を別の観点からみると、基準電圧源２０の出力端子Ｐ１、出力キャパシタＣ２_Ｌ、Ｃ２_Ｒは、共通の放電抵抗Ｒｄｉｓを介して放電されることが特徴として把握できる。放電抵抗Ｒｄｉｓを共通化することにより、各放電経路のＣＲ時定数を揃えることができ、さらに回路面積を削減することができるという利点がある。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、いくつかの変形例を説明する。

図５（ａ）、（ｂ）は、変形例に係るオーディオ信号増幅回路１００の構成の一部を示す回路図である。

図５（ａ）において、放電経路１２ａを形成する第１スイッチＳＷ１ａと放電抵抗Ｒｄｉｓａの配置が、図１のそれと反対となっている。つまり放電抵抗Ｒｄｉｓａの方が低電位側となっている。この変形例では、キャパシタＣ３は放電経路１２ａを介して放電され、出力キャパシタＣ２_Ｌは第２スイッチＳＷ２_Ｌおよび放電経路１２ａを介して放電され、出力キャパシタＣ２_Ｒは第２スイッチＳＷ２_Ｒおよび放電経路１２ａを介して放電される。

図５（ｂ）の変形例の放電経路１２ｂは、図５（ａ）の放電経路１２ａと同様である。この変形例では、第２スイッチＳＷ２_Ｌの一端は、第１スイッチＳＷ１ｂと放電抵抗Ｒｄｉｓｂの接続点と接続される。第２スイッチＳＷ２_Ｒの一端も同様である。

この変形例において、キャパシタＣ３は図５（ａ）と同様に、放電経路１２ａを介して放電される。出力キャパシタＣ２_Ｌは、第２スイッチＳＷ２_Ｌおよび放電抵抗Ｒｄｉｓｂを介して、出力キャパシタＣ２_Ｒは、第２スイッチＳＷ２_Ｒおよび放電抵抗Ｒｄｉｓｂを介して放電される。

図５（ａ）、（ｂ）の変形例によっても、図１のオーディオ信号増幅回路１００と同様の効果を得ることができる。

なお、図１および図５（ｂ）では、演算増幅器１４の出力端子は、単一のスイッチＳＷ２を介して基準電圧源２０と接続される。一方、図５（ａ）では演算増幅器１４の出力端子は、２つのスイッチＳＷ２、ＳＷ１ａを介して基準電圧源２０と接続される。このことから図１や図５（ａ）の構成では、図５（ｂ）と比較して演算増幅器１４の非反転入力端子（＋）と出力端子の電位差が小さくなるため、ノイズ抑制の観点から有利である。

（第２の実施の形態）
図７（ａ）、（ｂ）は、第２の実施の形態に係る反転増幅器１０１の構成を示す回路図である。図７（ａ）は、反転増幅器１０１の全体の構成を示す。
反転増幅器１０１は、オーディオ再生機能を備える電子機器１に搭載され、オーディオ信号（入力信号Ｖｉｎ）を増幅し、後段のスピーカやヘッドホンなどの電気音響変換素子３を駆動する。電気音響変換素子３と反転増幅器１０１の間は、出力抵抗Ｒｏおよび出力キャパシタＣｏでカップリングされる。

反転増幅器１０１は、演算増幅器１１、バイアス電圧源２１、制御部２２、入力抵抗Ｒｉ、フィードバック抵抗Ｒｆ、入力キャパシタＣｉを備える。

演算増幅器１１の非反転入力端子（＋）には、バイアス電圧源２１により生成されたバイアス電圧Ｖｂｉａｓが入力される。バイアス電圧Ｖｂｉａｓは、入力信号Ｖｉｎを増幅する際には、Ｖｂｍａｘ＝Ｖｄｄ／２程度に設定される。演算増幅器１１の反転入力端子（−）には、入力キャパシタＣｉ、入力抵抗Ｒｉを介して、オーディオ信号Ｖｉｎが入力される。フィードバック抵抗Ｒｆは、演算増幅器１１の出力端子と反転入力端子（−）の間に設けられる。以上の構成は図６と共通である。

図７（ｂ）は、演算増幅器１１の入力段の構成を示す回路図である。演算増幅器１１は、一般的なレイル−レイルアンプと同様に、２つの入力差動対１３、１５を備えている。すなわち、第１入力差動対１３は、第１導電型（Ｎチャンネル）のＭＯＳトランジスタＭ１、Ｍ２を含み、第２入力差動対１５は第２導電型（Ｐチャンネル）のＭＯＳトランジスタＭ３、Ｍ４を含む。トランジスタＭ１のゲートとトランジスタＭ３のゲートは、演算増幅器１１の非反転入力端子（＋）と接続され、トランジスタＭ２のゲートとトランジスタＭ４のゲートは、演算増幅器１１の反転入力端子（−）と接続される。またトランジスタＭ１、Ｍ２のソースは共通に接続され、テイル電流Ｉｔ１を発生するテイル電流源１７と接続される。トランジスタＭ３、Ｍ４のソースは共通に接続され、テイル電流Ｉｔ２を発生するテイル電流源１９と接続される。当業者であれば、トランジスタＭ１〜Ｍ４のドレインには、カレントミラー負荷もしくは抵抗負荷が接続され、差動増幅の結果が出力段へと供給されることが理解でき、本発明においてその構成は特に限定されない。

演算増幅器１１が一般的なレイル−レイルアンプと異なるのは、２つの入力差動対１３、１５のうちの一方（１５）が、アクティブ状態（オン）、非アクティブ状態（オフ）を切りかえ可能となっている点である。

本実施の形態において演算増幅器１１は、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎよりも、ＰチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｐの方が大きいプロセスを用いて構成されることを前提としている。
ＰチャンネルＭＯＳＦＥＴの第２入力差動対１５が、アクティブ、非アクティブの切りかえ対象であることは、この前提のもとで有効である。なぜなら、第２入力差動対１５が非アクティブな状態では、第１入力差動対１３によって入力信号Ｖｉｎが増幅されるところ、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎが低いことにより、増幅可能な入力信号Ｖｉｎの電圧範囲を広くとれるからである。

テイル電流Ｉｔ２が供給されるとき、第２入力差動対１５がアクティブとなり、テイル電流Ｉｔ２が遮断されるとき、第２入力差動対１５は非アクティブとなる。第２入力差動対１５のアクティブ、非アクティブを切り換えるため、遮断トランジスタＳＷ５がテイル電流Ｉｔ２の経路上に設けられている。遮断トランジスタＳＷ５は、制御信号ＣＮＴに応じてオン、オフが制御される。

図７（ａ）に戻る。制御部２２は制御信号ＣＮＴを生成し、第２入力差動対１５のアクティブ、非アクティブを制御する。具体的には、制御部２２はバイアス電圧源２１により生成されるバイアス電圧Ｖｂｉａｓに応じた電圧を監視する。図７（ａ）においてバイアス電圧Ｖｂｉａｓに応じた電圧は、バイアス電圧Ｖｂｉａｓそのものである。制御部２２は、バイアス電圧Ｖｂｉａｓが所定のしきい値電圧Ｖｔより低いとき、第２入力差動対１５をアクティブに、バイアス電圧Ｖｂｉａｓがしきい値電圧Ｖｔより高いとき、第２入力差動対１５を非アクティブにする。しきい値電圧Ｖｔは、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎより高い値に設定することが望ましい。本実施の形態では、バイアス電圧Ｖｂａｉｓの目標値Ｖｂｍａｘ付近に設定される。

以上が反転増幅器１０１の構成である。続いてその動作を説明する。図８は、図７の反転増幅器１０１の動作を示すタイムチャートである。時刻ｔ０に回路が起動し、バイアス電圧源２１は、バイアス電圧Ｖｂｉａｓを０Ｖから目標値Ｖｂｍａｘに向けて増大させる。時刻ｔ０〜ｔ１の期間、Ｖｂｉａｓ＜Ｖｂｍａｘであるため、遮断トランジスタＳＷ５はオンしている。つまり、図７（ｂ）の演算増幅器１１はＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴの両方がアクティブなレイル−レイルアンプとして動作する。そのため演算増幅器１１の非反転入力端子に入力されるバイアス電圧Ｖｂｉａｓが、Ｖｔｈｎより低い領域（I）においても、出力電圧Ｖｏｕｔは、バイアス電圧Ｖｂｉａｓに良好に追従する。つまり高い線形性が実現されている。

時刻ｔ１に、バイアス電圧ＶｂｉａｓがＶｂｍａｘに達すると、遮断トランジスタＳＷ５がオフする。その結果、演算増幅器１１の第２入力差動対１５が非アクティブとなり、回路の消費電流が低減される。この状態において、演算増幅器１１が正常に動作する入力電圧範囲は、Ｖｔｈｎから（Ｖｄｄ−Ｖｓａｔ）となる。Ｖｓａｔは、演算増幅器１１の電源端子に接続される電流源（ＰチャンネルＭＯＳＦＥＴ）の飽和電圧である。

オーディオ信号を再生中の反転増幅器１０１において、つまり時刻ｔ１以降において、演算増幅器１１の非反転入力端子の電位はＶｄｄ／２（＝Ｖｂｍａｘ）に固定され、反転入力端子の電位は、Ｖｄｄ／２を中心として、±Ｖａの範囲で正負方向にスイングする。ここでＶａは、オーディオ信号Ｖｉｎの信号成分の半振幅Ｖａである。したがって
Ｖａ＜（Ｖｄｄ／２−Ｖｔｈｎ）
Ｖａ＜（Ｖｄｄ／２−Ｖｓａｔ）
を満たす限り、歪みを抑えて増幅することができる。

以上が反転増幅器１０１の動作である。このように反転増幅器１０１によれば、高い線形性を実現できる。また、オーディオ信号を増幅中の消費電流を、レイル−レイルアンプを用いた場合に比べて低減できる。

また、図７（ｂ）の第２入力差動対１５は、バイアス電圧Ｖｂａｉｓの立ち上げ時にのみ利用され、オーディオ信号の増幅には利用されない。一般的なレイル−レイルアンプでは、低歪みを実現するために、第１入力差動対１３と第２入力差動対１５の電流能力をバランスさせる必要があり、第２入力差動対１５の面積が大きくなるという問題があった。これに対して、本実施の形態では、第２入力差動対１５はオーディオ信号の増幅に利用されないため、歪みを考慮する必要がない。つまり第２入力差動対１５の電流能力を第１入力差動対１３の電流能力に比べて小さく設計できるため、第２入力差動対１５のサイズを一般的なレイル−レイルアンプに比べて小さくできる。

図９は、図７（ｂ）の演算増幅器１１のより詳細な構成例を示す回路図である。なお図９の構成は例示的に示すものであり、本発明を限定する趣旨ではない。第１入力差動対１３および第２入力差動対１５のドレインにはそれぞれ、負荷としてカスコードカレントミラー回路３０、３２が接続されている。また第１入力差動対１３および第２入力差動対１５のソースには、カスコードカレントミラー形式のテイル電流源１７、１９が接続されている。カスコードカレントミラー回路３０、３２の出力は、プッシュプル出力段３４へと入力される。スイッチＳＷ６〜ＳＷ８は、パワーダウン信号ＰＤＢに応じて、演算増幅器１１をシャットダウンするために設けられる。バイアス回路３６は、基準電流Ｉｒｅｆを受け、演算増幅器１１の各トランジスタのバイアス状態（ゲート電圧）を調節する。

続いて演算増幅器の好ましい設計手法を説明する。
近年、半導体集積回路の動作電圧（電源電圧）は低下の一途とたどっており、Ｖｄｄ＝１．５Ｖ程度での動作が要求される場合もある。このように低電圧動作可能な演算増幅器を設計するためには、それを構成するＭＯＳＦＥＴのしきい値電圧Ｖｔｈを下げる必要がある。しきい値電圧Ｖｔｈを下げるためには、
（１）Ｋパラメータを変更する
（２）キャリア濃度を増加させる
といったアプローチが取り得る。

前者はトランジスタのリーク電流を増加させることなくしきい値電圧を下げることができるというメリットがあるが、酸化膜厚等を変更する必要があり、実施のハードルが高い。Ｋパラメータとは、横軸にゲート電圧を、縦軸にドレイン電流の対数をとった電圧・電流特性の傾きを示す。

一方後者のアプローチはプロセスにレイヤーを追加すれば実現できるが、しきい値電圧Ｖｔｈを下げたことによりリーク電流が増加する。リーク電流とはトランジスタがオフ状態においてトランジスタのチャンネルに流れる電流である。したがって、このアプローチでＭＯＳＦＥＴのしきい値電圧Ｖｔｈを下げ、演算増幅器を構成すると、シャットダウン時の電流が増加する。

そこで、演算増幅器１１を形成するトランジスタのうち、電源ライン（電源端子）と接地ライン（接地端子）の間の経路上に直列に接続されるＭＯＳＦＥＴのうち、少なくともひとつを通常のしきい値電圧（たとえば０．７Ｖ）を有するＭＯＳＦＥＴとし、残りを低しきい値電圧（たとえば０．４Ｖ）を有するＭＯＳＦＥＴで構成する。

図９の演算増幅器１１を例に説明する。電源ラインＶｄｄと接地ラインＶｓｓの間の複数の電流パスそれぞれに、通常のしきい値電圧Ｖｔｈを有するトランジスタＭ１１〜Ｍ１６が設けられ、その他のトランジスタは低しきい値電圧Ｖｔｈ_Ｌを有している。

具体的には第１入力差動対１３のテイル電流源の一部であるトランジスタＭ１１と、第２入力差動対１５の負荷であるカスコードカレントミラー回路３０のトランジスタＭ１２、Ｍ１３と、プッシュプル出力段３４のトランジスタＭ１４、Ｍ１５、Ｍ１６が、通常しきい値電圧Ｖｔｈを有している。

この設計手法によれば、演算増幅器１１の入力電圧範囲を十分に確保しつつ、低電源電圧で動作可能となる。また、すべてのトランジスタを低しきい値電圧Ｖｔｈ_Ｌのトランジスタとせず、各経路の少なくともひとつのトランジスタを通常のしきい値電圧Ｖｔｈで設計することにより、各トランジスタのリーク電流が大きなプロセスを用いた場合であっても、回路全体としてのリーク電流（シャットダウン時の電流）を低減することができる。

なお、すべての経路について通常しきい値電圧Ｖｔｈのトランジスタを設ける必要はなく、トランジスタサイズが大きな経路についてのみ、通常しきい値電圧Ｖｔｈのトランジスタを配置してもよい。この場合でも、リーク電流（シャットダウン電流）を低減することができる。

ここでは、各経路の最も低電位側に配置されるＮチャンネルＭＯＳＦＥＴを通常しきい値電圧Ｖｔｈで形成する場合を説明したが、本発明はそれに限定されず、最も高電位側のＰチャンネルＭＯＳＦＥＴを通常しきい値電圧Ｖｔｈとしてもよい。

この設計手法の適用範囲は、図９の演算増幅器１１にのみ限定されるものではなく、低電圧動作するべき、その他の形式の演算増幅器にも広く適用可能である。たとえば演算増幅器は必ずしもレイル−レイル（Rail to Rail）構成である必要はなく、差動対が単一の演算増幅器であってもよい。

この設計手法は、本明細書においては、図１、図３の演算増幅器１４_Ｌ、１４_Ｒ、図６（ａ）の演算増幅器２０２、図７（ａ）の演算増幅器１１、図９の演算増幅器１１、図１０の演算増幅器１１などに適用可能である。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、バイアス電圧Ｖｂｉａｓがしきい値Ｖｔ（Ｖｂｍａｘ）に達したことを検出し、第２入力差動対１５のアクティブ、非アクティブを切り換えていたが、本発明はそれに限定されない。たとえばしきい値Ｖｔは、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎより高い任意の電圧に設定してもよい。

また電圧比較を行わずに、制御部２２は、反転増幅器１０１の起動開始（電源投入）から所定時間τ経過前に第２入力差動対１５をアクティブに、所定時間τの経過後に第２入力差動対１５を非アクティブにしてもよい。この場合、所定時間τは、起動開始後、バイアス電圧Ｖｂｉａｓが、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎより高くなるのに要する時間より長く設定すればよい。

図１０は、変形例に係る反転増幅器の構成を示す回路図である。
図７（ａ）の制御部２２に代えて、図１０の反転増幅器１０１ａは制御部２２ａを備える。制御部２２ａは、バイアス電圧Ｖｂｉａｓに応じた（比例する）電圧として、バイアス電圧Ｖｂｉａｓそのものではなく、入力抵抗Ｒｉとフィードバック抵抗Ｒｆの接続点の電圧Ｖｉｎ_１を監視する。

あるいはバイアス電圧Ｖｂｉａｓに応じた電圧として、入力抵抗Ｒｉと入力キャパシタＣｉの接続点の電圧Ｖｉｎ_２を監視してもよい。さらなる変形例として制御部は、バイアス電圧Ｖｂｉａｓに応じた電圧として、出力電圧Ｖｏｕｔを監視してもよい。

そして制御部２２ａは、電圧Ｖｉｎ_１が所定のしきい値電圧Ｖｔより低いとき、第２入力差動対１５をアクティブに、電圧Ｖｉｎ_１がしきい値電圧Ｖｔより高いとき、第２入力差動対１５を非アクティブにする。しきい値電圧Ｖｔは、ＮチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈｎより高い値に設定することが望ましく、たとえばバイアス電圧Ｖｂａｉｓの目標値Ｖｂｍａｘよりわずかに低い値に設定される。

具体的に制御部２２ａは、コンパレータ２４および遅延回路２６を含む。コンパレータ２４は電圧Ｖｉｎ_１としきい値電圧Ｖｔｈを比較する。遅延回路２６は、コンパレータ２４の出力信号を遅延させて、演算増幅器１１に対する制御信号ＣＮＴを発生する。なお遅延回路２６は省略してもよい。

図１０の反転増幅器１０１ａにおいて、演算増幅器１１にイマジナリショートが成り立つため、演算増幅器１１の非反転入力端子と反転入力端子の電位は等しくなるようにフィードバックがかかる。つまり、回路の起動とともにバイアス電圧Ｖｂｉａｓが上昇すると、演算増幅器１１の出力電圧Ｖｏｕｔおよび反転入力端子の電圧がバイアス電圧Ｖｂｉａｓに追従して上昇する。なお反転入力端子の電圧Ｖｉｎ_１の変化は、バイアス電圧Ｖｂｉａｓに対して、抵抗Ｒｆ、Ｒｉおよび入力キャパシタＣｉによって定まる時定数だけ遅れる。つまり、入力端子の電圧Ｖｉｎ_１は、バイアス電圧Ｖｂｉａｓに応じた電圧となっていることがわかる。

したがって、入力電圧Ｖｉｎ_１があるしきい値電圧Ｖｔｈに達したタイミングにおいては、バイアス電圧Ｖｂｉａｓがしきい値電圧Ｖｔｈに達していることが保証される。したがってこの変形例によれば、図７（ａ）の反転増幅器１０１と同様に、第２入力差動対１５の状態を好適に制御することができる。

図１０の反転増幅器１０１ａはさらに、フィードバックスイッチＳＷｆおよび入力スイッチＳＷｉを備える。フィードバックスイッチＳＷｆは演算増幅器１１の出力端子と演算増幅器１１の反転入力端子の間に設けられる。入力スイッチＳＷｉは、入力抵抗Ｒｉとフィードバック抵抗Ｒｆとの接続点と演算増幅器１１の反転入力端子の間に設けられる。

制御部２２ａは、入力電圧Ｖｉｎ_１がしきい値電圧Ｖｔｈに達する前にフィードバックスイッチＳＷｆをオンしており、達した後にフィードバックスイッチＳＷｆをオフする。また制御部２２ａは、入力スイッチＳＷｉをフィードバックスイッチＳＷｆと相補的に切りかえる。

フィードバックスイッチＳＷｆを設け、入力電圧Ｖｉｎ_１がしきい値電圧Ｖｔｈに達するまでの期間オンすると、この期間、演算増幅器１１がボルテージフォロアとして機能する。つまり出力電圧Ｖｏｕｔをバイアス電圧Ｖｂｉａｓに従って緩やかに上昇させることができ、ノイズの発生が抑制しつつミュート状態を実現できる。またこの期間に、入力スイッチＳＷｉをオフすることにより、入力電圧Ｖｉｎ、あるいは入力キャパシタＣｉを充電する際に発生するノイズが演算増幅器１１に入力されないため、ノイズを抑制することができる。

さらに入力スイッチＳＷｉやフィードバックスイッチＳＷｆの制御を、演算増幅器１１の差動対の制御と同期して行うことにより、回路構成を簡略化することができる。

なお、図１０の回路から入力スイッチＳＷｉを省略してもよい。さらにフィードバックスイッチＳＷｆを省略してもよい。

実施の形態では、オーディオ信号を増幅する反転増幅器１０１について説明したが、増幅対象はオーディオ信号に限定されず、その他のアプリケーションにも本発明は有効である。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

２…オーディオ再生装置、１００…オーディオ信号増幅回路、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｃ１…入力キャパシタ、Ｃ２…出力キャパシタ、Ｒｉ…入力抵抗、Ｒｆｂ…帰還抵抗、４…音源、６…ヘッドホン、１０…反転アンプ、１２…放電経路、１４…演算増幅器、１６…制御部、２０…基準電圧源、Ｃ３…キャパシタ、Ｒｄｉｓ…放電抵抗、Ｓ１，Ｓ２，Ｓ３，Ｓ４…制御信号、Ｃｉ…入力キャパシタ、Ｃｏ…出力キャパシタ、Ｒｉ…入力抵抗、Ｒｆ…フィードバック抵抗、Ｒｏ…出力抵抗、ＳＷ５…遮断トランジスタ、１…電子機器、３…電気音響変換素子、１１…演算増幅器、１３…第１入力差動対、１５…第２入力差動対、２１…バイアス電圧源、２２…制御部、１０１…反転増幅器、ＳＷｆ…フィードバックスイッチ、ＳＷｉ…入力スイッチ。

Claims (6)

1. 演算増幅器と、その第１端子に増幅対象のオーディオ信号を受け、その第２端子が前記演算増幅器の反転入力端子と接続された入力抵抗と、その第１端子が前記演算増幅器の反転入力端子と接続され、その第２端子が前記演算増幅器の出力端子と接続された帰還抵抗と、を含み、カップリングキャパシタを介して電気音響変換素子を駆動する反転アンプと、
   バイアス電圧を生成し、前記演算増幅器の非反転入力端子に供給する基準電圧源と、
   前記基準電圧源の出力端子および前記演算増幅器の非反転入力端子を接続するラインと、固定電圧端子の間に直列に設けられた放電抵抗および第１スイッチを含む放電経路と、
   前記演算増幅器の出力端子と、前記放電経路上のノードであって前記放電抵抗よりも高電位側のノードとの間に設けられた第２スイッチと、
   を備えることを特徴とするオーディオ信号増幅回路。
2. 前記反転アンプ、前記基準電圧源、前記第１スイッチおよび前記第２スイッチそれぞれのオンオフを制御する制御部をさらに備え、
   前記制御部は、
   オーディオ信号の再生中に、前記反転アンプ、前記基準電圧源をオン状態、前記第１スイッチ、前記第２スイッチをオフ状態とし、
   再生停止が指示されると、前記反転アンプのオン状態を維持しつつ、前記基準電圧源に対して前記バイアス電圧を低下させるように指示し、
   その後、前記反転アンプをオフ状態、前記第１スイッチ、前記第２スイッチをオン状態とすることを特徴とする請求項１に記載のオーディオ信号増幅回路。
3. 前記第１スイッチは前記放電抵抗より低電位側に設けられ、前記第２スイッチは、前記演算増幅器の出力端子と前記基準電圧源の出力端子との間に設けられることを特徴とする請求項１または２に記載のオーディオ信号増幅回路。
4. それぞれが複数チャンネルごとに設けられた複数の前記反転アンプと、
   それぞれが複数チャンネルごとに設けられた複数の前記第２スイッチと、
   を備え、
   各チャンネルの前記第２スイッチは、対応するチャンネルの前記演算増幅器の出力端子と、前記放電経路上のノードであって前記放電抵抗よりも高電位側のノードとの間に設けられることを特徴とする請求項１または２に記載のオーディオ信号増幅回路。
5. 前記第１スイッチは前記放電抵抗より低電位側に設けられ、各チャンネルの前記第２スイッチは、対応するチャンネルの前記演算増幅器の出力端子と前記基準電圧源の出力端子との間に設けられることを特徴とする請求項４に記載のオーディオ信号増幅回路。
6. 前記演算増幅器、前記第１スイッチ、前記第２スイッチ、前記放電抵抗は、ひとつの半導体基板上に集積化されることを特徴とする請求項１または２に記載のオーディオ信号増幅回路。

Images