JP5882771B2 - 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 - Google Patents
入出力装置、半導体装置、電子機器、及びスイッチング制御方法 Download PDFInfo
- Publication number
- JP5882771B2 JP5882771B2 JP2012025509A JP2012025509A JP5882771B2 JP 5882771 B2 JP5882771 B2 JP 5882771B2 JP 2012025509 A JP2012025509 A JP 2012025509A JP 2012025509 A JP2012025509 A JP 2012025509A JP 5882771 B2 JP5882771 B2 JP 5882771B2
- Authority
- JP
- Japan
- Prior art keywords
- inverting input
- input terminal
- terminal
- switching element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、本第1の実施の形態に係る電子機器の一例である体温計12の構成の一例を示すブロック図である。図1に示すように、体温計12は、入出力装置の一例である電圧検知部10、制御部12A、温度計測部12B、電源ユニット12C、電力供給制御回路12D及び表示部12Eを含んで構成されている。なお、本第1の実施の形態では、電圧検知部10及び制御部12Aが1チップ化された半導体装置とされている。但し、これはあくまでも一例であって1チップ化されていなくても良いことは言うまでもない。また、電圧検知部10と制御部12Aとが別々に1チップ化されていても良い。また、本第1の実施の形態では体温計12を例示して説明するが、電圧検知部10が適用される対象は体温計21に限定されるものではなく、例えば外気温計であっても良いし、家電製品などの電子機器であっても良いことは言うまでもない。
上記第1の実施の形態では、第1反転入力端子inn1及び第2反転入力端子inn2のうちの一方を使用する場合は他方に不要な電流(例えばリーク電流)が供給されないように他方を無効とする措置を講じたが、他方を無効とした場合であってもその無効とされた反転入力端子にゲートが接続されたNMOSトランジスタからリーク電流が流れ出て多入力型オペアンプ18のオフセット電圧が悪化する虞がある。そこで、本第2の実施の形態では、上記第1の実施の形態で説明した多入力型オペアンプ18に代えて一例として図5に示す多入力型オペアンプ30を適用することとした。なお、ここで言う「オフセット電圧」とは、多入力型オペアンプ18の反転入力側と非反転入力側の電圧差が0Vのときに出力されてしまう電圧のことを指す。
上記第2の実施の形態では、オフセット電圧が出力される多入力型アンプとして単一の非反転入力端子inp0を備えた多入力型オペアンプ30を例示したが、本第3の実施の形態では2個の非反転入力端子を備えた多入力型オペアンプを例に挙げて説明する。
上記第3の実施の形態では、NMOSトランジスタMN0,MN1,MN4,MN7の各ゲートに不要な電流が流れ込まないようにNMOSトランジスタMN5,MN6,MN8,MN9をスイッチング制御する形態例を挙げて説明したが、本第4の実施の形態では、NMOSトランジスタMN0,MN1,MN4,MN7の各ドレインへの電流の流れ込みを選択的に阻止する構成とした。
第1〜第4の実施の形態では、スイッチSW4からリーク電流が流れ出ることを前提にしているが、本第5の実施の形態では、上記各実施の形態で説明した構成に、スイッチSW4から流れ出るリーク電流を低減する構成を加えた形態例について説明する。本第5の実施の形態では、上記各実施の形態で説明した構成と同一の構成については同一の符号を付してその説明を省略し、上記各実施の形態と異なる箇所について説明する。
図7には、本第6の実施の形態に係る多入力型アンプ70の構成の一例を示す回路図が示されている。本第6の実施の形態に係る多入力型アンプ70は、上記第3の実施の形態で説明した図6に示す多入力型アンプ40における特徴的な構成と上記第4の実施の形態で説明した図7に示す多入力型アンプ50における特徴的な構成とを組み合わせた構成とされている。
12 体温計
20 制御部
18,30,40,50,70 多入力型オペアンプ
60 簡易ブースタ
112 駆動用低電圧線
inn1 第1反転入力端子
inn2 第2反転入力端子
inp1 第1非反転入力端子
inp2 第2非反転入力端子
MN0,MN1,MN4,MN5,MN6,MN7,MN8,MN9,62,64,66,68,70,72,74 NMOSトランジスタ
SW1,SW4 スイッチ
Claims (10)
- 第1電圧が供給可能な第1反転入力端子、第2電圧が供給可能な第2反転入力端子、並びに前記第1反転入力端子及び前記第2反転入力端子と共に差動対を構成する第1非反転入力端子を有すると共に、前記第1反転入力端子に供給される電圧の大きさに応じて導通状態及び非導通状態が切り替わる第1スイッチング素子及び該第1スイッチング素子に並列接続され、前記第2反転入力端子に供給される電圧に応じて導通状態及び非導通状態が切り替わる第2スイッチング素子を有する差動増幅回路と、
前記第1反転入力端子に接続され、前記第1電圧を前記差動増幅回路で差動増幅させる場合、前記第1反転入力端子と所定の低電圧源とを接続しないことで前記第1反転入力端子の使用を有効状態とし、前記第2電圧を差動増幅させる場合、前記第1反転入力端子と前記低電圧源とを接続することで前記第1反転入力端子の使用を無効状態とするようにスイッチング制御される第3スイッチング素子と、
前記第2反転入力端子に接続され、前記第2電圧を前記差動増幅回路で差動増幅させる場合、前記第2反転入力端子と前記低電圧源とを接続しないことで前記第2反転入力端子の使用を有効状態とし、前記第1電圧を差動増幅させる場合、前記第2反転入力端子と前記低電圧源とを接続することで前記第2反転入力端子の使用を無効状態とするようにスイッチング制御される第4スイッチング素子と、を含み、
前記差動増幅回路は、前記第1非反転入力端子が接続された第1端子、該第1端子に供給される電圧の大きさに応じた大きさの電流が流入する第2端子及び該第2端子に流入した電流が流出可能な第3端子を備えた第5スイッチング素子、並びに該第5スイッチング素子に並列接続され、導通状態及び非導通状態を切り替える電圧が供給可能な制御端子を備えた第6スイッチング素子を更に有し、
前記第1非反転入力端子に接続された第4端子、該第4端子に流入した電流が前記低電圧源に流出可能な第5端子、及び該第5端子に接続され、且つ、前記第6スイッチング素子の制御端子と共に接続された第6端子を備えた第7スイッチング素子を更に含む
入出力装置。 - 前記差動増幅回路の出力端子と前記第2反転入力端子とを接続する第9スイッチング素子を更に含む請求項1に記載の入出力装置。
- 前記差動増幅回路の駆動用電圧を昇圧すると共に昇圧して得た電圧を前記第9スイッチング素子の導通状態及び非導通状態を切り替える切替用電圧として前記第9スイッチング素子に供給する昇圧供給手段を更に含む請求項2に記載の入出力装置。
- 前記第2反転入力端子と前記第9スイッチング素子の間に直列に接続され、前記第9スイッチング素子のスイッチング状態と相反するスイッチング状態となるようにスイッチング制御される第10スイッチング素子を更に含み、前記第9スイッチング素子のソースが前記第2反転入力端子に接続されている請求項3に記載の入出力装置。
- 前記第9スイッチング素子と前記差動増幅回路の出力端子との間に直列に接続され、前記第9スイッチング素子のスイッチング状態と相反するスイッチング状態となるようにスイッチング制御される第11スイッチング素子を更に含み、前記第9スイッチング素子のドレインが前記差動増幅回路の出力端子に接続されている請求項3又は請求項4に記載の入出力装置。
- 前記第1電圧を前記差動増幅回路で差動増幅させる場合、前記第3スイッチング素子を非導通状態とすると共に前記第4スイッチング素子を導通状態とし、前記第2電圧を前記差動増幅回路で差動増幅させる場合、前記第3スイッチング素子を導通状態とすると共に前記第4スイッチング素子を非導通状態とするための互いに逆相関係にある一対のスイッチング信号の一方を前記第3スイッチング素子に供給すると共に他方を前記第4スイッチング素子に供給する供給手段を更に含む請求項1〜請求項5の何れか1項に記載の入出力装置。
- 前記第1反転入力端子に接続され、前記第1電圧の前記第1反転入力端子への供給を許容する状態と前記第1電圧の前記第1反転入力端子への供給を阻止する状態とを切り替える第12スイッチング素子を更に含む請求項1〜請求項6の何れか1項に記載の入出力装置。
- 請求項1〜請求項7に何れか1項に記載の入出力装置と、
前記入出力装置に含まれる少なくとも前記第3スイッチング素子及び前記第4スイッチング素子をスイッチング制御する制御部と、
を含む半導体装置。 - 請求項1〜請求項7に何れか1項に記載の入出力装置と、
前記入出力装置に含まれる少なくとも前記第3スイッチング素子及び前記第4スイッチング素子をスイッチング制御する制御部と、
前記入出力装置及び前記制御部に電力を供給する電源部と、
を含む電子機器。 - 第1電圧が供給可能な第1反転入力端子、第2電圧が供給可能な第2反転入力端子、並びに前記第1反転入力端子及び前記第2反転入力端子と共に差動対を構成する第1非反転入力端子を有すると共に、前記第1反転入力端子に供給される電圧の大きさに応じて導通状態及び非導通状態が切り替わる第1スイッチング素子と、該第1スイッチング素子に並列接続され、前記第2反転入力端子に供給される電圧に応じて導通状態及び非導通状態が切り替わる第2スイッチング素子とを有する差動増幅回路と、前記第1反転入力端子に接続され、前記第1電圧を前記差動増幅回路で差動増幅させる場合、前記第1反転入力端子と所定の低電圧源とを接続しないことで前記第1反転入力端子の使用を有効状態とし、前記第2電圧を差動増幅させる場合、前記第1反転入力端子と前記低電圧源とを接続することで前記第1反転入力端子の使用を無効状態とするようにスイッチング制御される第3スイッチング素子と、前記第2反転入力端子に接続され、前記第2電圧を前記差動増幅回路で差動増幅させる場合、前記第2反転入力端子と前記低電圧源とを接続しないことで前記第2反転入力端子の使用を有効状態とし、前記第1電圧を差動増幅させる場合、前記第2反転入力端子と前記低電圧源とを接続することで前記第2反転入力端子の使用を無効状態とするようにスイッチング制御される第4スイッチング素子と、を含み、前記差動増幅回路が、前記第1非反転入力端子が接続された第1端子、該第1端子に供給される電圧の大きさに応じた大きさの電流が流入する第2端子及び該第2端子に流入した電流が流出可能な第3端子を備えた第5スイッチング素子、並びに該第5スイッチング素子に並列接続され、導通状態及び非導通状態を切り替える電圧が供給可能な制御端子を備えた第6スイッチング素子を更に有し、前記第1非反転入力端子に接続された第4端子、該第4端子に流入した電流が前記低電圧源に流出可能な第5端子、及び該第5端子に接続され、且つ、前記第6スイッチング素子の制御端子と共に接続された第6端子を備えた第7スイッチング素子を更に含む入出力装置に含まれる前記差動増幅回路で前記第1電圧を差動増幅させる場合、前記第1反転入力端子の使用を有効状態とすると共に前記第2反転入力端子の使用を無効状態とし、
前記差動増幅回路で前記第2電圧を差動増幅させる場合、前記第1反転入力端子の使用を無効状態とすると共に前記第2反転入力端子の使用を有効状態とするスイッチング制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025509A JP5882771B2 (ja) | 2012-02-08 | 2012-02-08 | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025509A JP5882771B2 (ja) | 2012-02-08 | 2012-02-08 | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016020026A Division JP6028116B2 (ja) | 2016-02-04 | 2016-02-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162493A JP2013162493A (ja) | 2013-08-19 |
JP5882771B2 true JP5882771B2 (ja) | 2016-03-09 |
Family
ID=49174374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012025509A Active JP5882771B2 (ja) | 2012-02-08 | 2012-02-08 | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5882771B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102644352B1 (ko) * | 2016-01-07 | 2024-03-07 | 소니그룹주식회사 | 비교 장치, 아날로그 디지털 변환 장치, 고체 촬상 소자 및 촬상 장치 |
JP7374586B2 (ja) * | 2019-01-17 | 2023-11-07 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2585989B2 (ja) * | 1983-09-20 | 1997-02-26 | 株式会社ニコン | カメラの制御装置 |
JPH08316747A (ja) * | 1995-05-16 | 1996-11-29 | Sharp Corp | 多入力オペアンプ |
JPH0993052A (ja) * | 1995-09-25 | 1997-04-04 | Sony Corp | 多入力差動増幅回路 |
JP2005354445A (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 差動増幅回路、オペアンプ回路及びそれを用いた受光増幅回路、機能選択回路およびそれを用いた受光回路 |
US7821334B2 (en) * | 2006-04-27 | 2010-10-26 | Nec Electronics Corporation | Amplification circuit |
JP5504032B2 (ja) * | 2009-06-05 | 2014-05-28 | ローム株式会社 | オーディオ信号増幅回路 |
-
2012
- 2012-02-08 JP JP2012025509A patent/JP5882771B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013162493A (ja) | 2013-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4814705B2 (ja) | 半導体集積回路装置及び電子装置 | |
US9160323B2 (en) | Differential amplifier and dual mode comparator using the same | |
TWI385498B (zh) | 輸入信號偵測電路 | |
KR101223481B1 (ko) | 오버드라이빙 회로를 포함하는 연산증폭기 | |
US10060988B2 (en) | Semiconductor device and a method for measuring a cell voltage | |
US8368453B2 (en) | Switch circuits | |
US8487697B2 (en) | Fully differential autozeroing amplifier | |
US10601411B2 (en) | Comparator | |
US20070222514A1 (en) | Differential difference amplifier | |
KR20140016954A (ko) | 로우 스위칭 에러, 소형 커패시터들, 오토 제로 오프셋 버퍼 증폭기 | |
JP5882771B2 (ja) | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 | |
KR101442302B1 (ko) | 물리량 센서 | |
WO2018055666A9 (ja) | インターフェース回路 | |
TWI317203B (en) | Operational amplifier | |
JP6028116B2 (ja) | 半導体装置 | |
US11422168B2 (en) | On-chip, low-voltage, current sensing circuit | |
US20100127771A1 (en) | Driving circuit including testing function | |
CN113985104A (zh) | 一种芯片内电压电流信号检测电路及方法 | |
JP2017225049A (ja) | 半導体物理量センサ装置 | |
JP4396402B2 (ja) | 定電圧電源回路 | |
JP6255700B2 (ja) | 差動増幅器および漏電遮断器 | |
TWI819947B (zh) | 開關電路 | |
JP2009229737A (ja) | 表示装置の駆動回路及びそのテスト方法 | |
JP2011015017A (ja) | 差動増幅回路 | |
JP2005136473A (ja) | 演算増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5882771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |