JP6255700B2 - 差動増幅器および漏電遮断器 - Google Patents
差動増幅器および漏電遮断器 Download PDFInfo
- Publication number
- JP6255700B2 JP6255700B2 JP2013085657A JP2013085657A JP6255700B2 JP 6255700 B2 JP6255700 B2 JP 6255700B2 JP 2013085657 A JP2013085657 A JP 2013085657A JP 2013085657 A JP2013085657 A JP 2013085657A JP 6255700 B2 JP6255700 B2 JP 6255700B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- pair
- circuit
- differential pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 5
- 230000003449 preventive effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
前記差動回路部は、第1の差動対をなす第1および第2のトランジスタと、前記第1の差動対の電流源をなす第3のトランジスタと、カレントミラー回路を形成して前記第1の差動対の能動負荷をなす第4および第5のトランジスタとを備え、
前記オフセット電圧調整回路部は、第2の差動対をなす第6および第7のトランジスタと、前記第2の差動対の電流源をなす第8のトランジスタと、前記第2の差動対の負荷をなす第9のトランジスタと、前記第2の差動対と前記負荷との間に介装されて該第2の差動対に電圧オフセットを与える抵抗調整部とを備え、
前記抵抗調整部は、プリセット可能な外部スイッチの選択的なオン・オフによって前記第6および第7のトランジスタと前記第9のトランジスタとの間にそれぞれ選択的に介装される複数の抵抗からなる直列抵抗回路を備えることを特徴とする。
前記差動増幅器は、対をなして与えられる電圧を差動増幅する差動回路部と、この差動回路部の出力を増幅して出力する利得回路部と、前記差動回路部と前記零相変流器に接続された一対の入力端子との間に介装されて該一対の入力端子間に印加される入力電圧のオフセット電圧を調整して前記差動回路部に与えるオフセット電圧調整回路部とを具備する漏電遮断器であって、
前記差動回路部は、第1の差動対をなす第1および第2のトランジスタと、前記第1の差動対の電流源をなす第3のトランジスタと、カレントミラー回路を形成して前記第1の差動対の能動負荷をなす第4および第5のトランジスタとを備え、
前記オフセット電圧調整回路部は、第2の差動対をなす第6および第7のトランジスタと、前記第2の差動対の電流源をなす第8のトランジスタと、前記第2の差動対の負荷をなす第9のトランジスタと、前記第2の差動対と前記負荷との間に介装されて該第2の差動対に電圧オフセットを与える抵抗調整部とを備え、
前記抵抗調整部は、プリセット可能な外部スイッチの選択的なオン・オフによって前記第6および第7のトランジスタと前記第9のトランジスタとの間にそれぞれ選択的に介装される複数の抵抗からなる直列抵抗回路を備えることを特徴とする。
I6=(β/2)・(Vgs6−Vt)2
I7=(β/2)・(Vgs7−Vt)2
β=(W/L)・μp・Cox
となる。
Vds6={Vt+(2・I6/β)1/2}−(Vin−Vout1)
Vds7={Vt+(2・I7/β)1/2}−(Vin−Vout2)
となる。
Vs6=Vth9+(I6・r1)−Vds6
Vs7=Vth9+(I7・r2)−Vds7
となる。但し、上式中、r1,r2は、前記抵抗素子R1,R2の各抵抗値を示している。
ΔV=Vout1−Vout2
=(I6・r1−I7・r2)
+(2/β)1/2・{(I7)1/2−(I6)1/2}
とできる。
2 遮断スイッチ
3 零相変流器(ZCT)
4 差動増幅器
5 制御部
A 差動回路部
B 利得回路部
C オフセット電圧調整回路部
R 抵抗調整部
M1〜M12 トランジスタ(MOS-FET)
R1,R2 抵抗素子
Ra,Rb 直列抵抗回路を形成する抵抗素子
Claims (5)
- 交流電源ラインに介装された遮断スイッチと、この遮断スイッチの交流電源出力ラインに装備された零相変流器と、この零相変流器を介して検出される電気信号を増幅する差動増幅器と、この差動増幅器の出力電圧を監視して前記交流電源出力ライン側における漏電を検出し、前記遮断スイッチを遮断駆動する制御部とを備え、
前記差動増幅器は、対をなして与えられる電圧を差動増幅する差動回路部と、この差動回路部の出力を増幅して出力する利得回路部と、前記差動回路部と前記零相変流器に接続された一対の入力端子との間に介装されて該一対の入力端子間に印加される入力電圧のオフセット電圧を調整して前記差動回路部に与えるオフセット電圧調整回路部とを具備する漏電遮断器であって、
前記差動回路部は、第1の差動対をなす第1および第2のトランジスタと、前記第1の差動対の電流源をなす第3のトランジスタと、カレントミラー回路を形成して前記第1の差動対の能動負荷をなす第4および第5のトランジスタとを備え、
前記オフセット電圧調整回路部は、第2の差動対をなす第6および第7のトランジスタと、前記第2の差動対の電流源をなす第8のトランジスタと、前記第2の差動対の負荷をなす第9のトランジスタと、前記第2の差動対と前記負荷との間に介装されて該第2の差動対に電圧オフセットを与える抵抗調整部とを備え、
前記抵抗調整部は、プリセット可能な外部スイッチの選択的なオン・オフによって前記第6および第7のトランジスタと前記第9のトランジスタとの間にそれぞれ選択的に介装される複数の抵抗からなる直列抵抗回路を備えることを特徴とする漏電遮断器。 - 前記オフセット電圧は、前記外部スイッチにより2mV以下に調整されていることを特徴とする請求項1に記載の漏電遮断器。
- 前記第1、第2、第3、第6、第7、および第8のトランジスタは、それぞれPチャネル型MOS-FETからなり、
前記第4、第5、および第9のトランジスタは、それぞれNチャネル型MOS-FETからなる請求項1または2に記載の漏電遮断器。 - 前記第1、第2、第3、第6、第7、および第8のトランジスタは、それぞれNチャネル型MOS-FETからなり、
前記第4、第5、および第9のトランジスタは、それぞれPチャネル型MOS-FETからなる請求項1または2に記載の漏電遮断器。 - 対をなして与えられる電圧を差動増幅する差動回路部と、この差動回路部の出力を増幅して出力する利得回路部と、前記差動回路部と一対の入力端子との間に介装されて該一対の入力端子間に印加される入力電圧のオフセット電圧を調整して前記差動回路部に与えるオフセット電圧調整回路部とを具備する差動増幅器であって、
前記差動回路部は、第1の差動対をなす第1および第2のトランジスタと、前記第1の差動対の電流源をなす第3のトランジスタと、カレントミラー回路を形成して前記第1の差動対の能動負荷をなす第4および第5のトランジスタとを備え、
前記オフセット電圧調整回路部は、第2の差動対をなす第6および第7のトランジスタと、前記第2の差動対の電流源をなす第8のトランジスタと、前記第2の差動対の負荷をなす第9のトランジスタと、前記第2の差動対と前記負荷との間に介装されて該第2の差動対に電圧オフセットを与える抵抗調整部とを備え、
前記抵抗調整部は、プリセット可能な外部スイッチの選択的なオン・オフによって前記第6および第7のトランジスタと前記第9のトランジスタとの間にそれぞれ選択的に介装される複数の抵抗からなる直列抵抗回路を備えることを特徴とする差動増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085657A JP6255700B2 (ja) | 2013-04-16 | 2013-04-16 | 差動増幅器および漏電遮断器 |
US14/250,831 US9515624B2 (en) | 2013-04-16 | 2014-04-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085657A JP6255700B2 (ja) | 2013-04-16 | 2013-04-16 | 差動増幅器および漏電遮断器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207644A JP2014207644A (ja) | 2014-10-30 |
JP6255700B2 true JP6255700B2 (ja) | 2018-01-10 |
Family
ID=51686384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013085657A Active JP6255700B2 (ja) | 2013-04-16 | 2013-04-16 | 差動増幅器および漏電遮断器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9515624B2 (ja) |
JP (1) | JP6255700B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102485879B1 (ko) | 2016-04-28 | 2023-01-06 | 엘에스일렉트릭(주) | 누전차단기 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52106662A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Multi-stage difference amplifier |
JPS5323252A (en) * | 1976-08-16 | 1978-03-03 | Yashica Co Ltd | Operational amplifier |
US4088962A (en) * | 1977-04-06 | 1978-05-09 | Trilling Ted R | Self biasing differential amplifier |
JPS59139710A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 演算増幅回路 |
JP3383063B2 (ja) * | 1994-03-18 | 2003-03-04 | 富士通株式会社 | 電子ボリューム装置 |
JP3380371B2 (ja) * | 1995-06-22 | 2003-02-24 | 三菱電機株式会社 | 広帯域増幅器 |
US6693491B1 (en) * | 2000-04-17 | 2004-02-17 | Tripath Technology, Inc. | Method and apparatus for controlling an audio signal level |
JP2003032878A (ja) * | 2001-07-10 | 2003-01-31 | Mitsubishi Electric Corp | 地絡検出装置および地絡検出方法 |
JP3737058B2 (ja) * | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
US6967526B1 (en) * | 2004-02-20 | 2005-11-22 | Maxim Integrated Products, Inc. | Low temperature coefficient input offset voltage trim with digital control |
JP2012244558A (ja) | 2011-05-24 | 2012-12-10 | Renesas Electronics Corp | 差動増幅回路 |
JP5618909B2 (ja) | 2011-05-31 | 2014-11-05 | 日本フルハーフ株式会社 | 電子機器を納めた建造物 |
US8736369B2 (en) * | 2012-06-26 | 2014-05-27 | Allegro Microsystems, Llc | Electronic circuit for adjusting an offset of a differential amplifier |
-
2013
- 2013-04-16 JP JP2013085657A patent/JP6255700B2/ja active Active
-
2014
- 2014-04-11 US US14/250,831 patent/US9515624B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014207644A (ja) | 2014-10-30 |
US20140306759A1 (en) | 2014-10-16 |
US9515624B2 (en) | 2016-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
JP2017529791A5 (ja) | ||
US9312825B2 (en) | Amplifier input stage and amplifier | |
US9525937B2 (en) | Circuit for suppressing audio output noise and audio output circuit | |
US8908886B2 (en) | Power amplifying apparatus and audio system | |
KR100877626B1 (ko) | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 | |
JP2006253910A (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
JP2015079307A (ja) | ボルテージレギュレータ | |
JP6498503B2 (ja) | 電流検出回路 | |
JP2010056889A (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
EP3311178B1 (en) | Voltage monitor circuit | |
EP2933910A1 (en) | A multiple output offset comparator | |
US7825734B2 (en) | Amplifier having an output protection, in particular operational amplifier for audio application | |
US8207778B2 (en) | Physical quantity sensor | |
JP6255700B2 (ja) | 差動増幅器および漏電遮断器 | |
US8928409B1 (en) | Trans-capacitance amplifier with picoAmperes input biasing and large output swing | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP5130857B2 (ja) | 差動増幅器 | |
JP2018031705A (ja) | 半導体装置 | |
JP2009071653A (ja) | コンパレータ | |
JP2007192647A (ja) | 半導体センサ回路 | |
JP4622499B2 (ja) | バイアス電流回路 | |
JP2005073155A (ja) | 位相補償回路 | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP2005136473A (ja) | 演算増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6255700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |