JP2009071653A - コンパレータ - Google Patents

Abstract

【課題】 電源電圧ＶＤＤが低い状態においても、正確に入力電圧の比較を行うことができるコンパレータを提供する。
【解決手段】 差動増幅回路１０の後段のソース接地増幅回路２０Ａにおいて、差動増幅回路１０の出力信号Ｖ２がゲートに与えられるＮチャネル電界効果トランジスタ２１と、その定電流負荷としてのＰチャネル電界効果トランジスタ２２との間にはＰチャネル電界効果トランジスタ２３が介挿されている。Ｐチャネル電界効果トランジスタ２３のゲートには、電圧Ｂ＝ＶＤＤ／２が与えられる。Ｐチャネル電界効果トランジスタ２３は、電源電圧ＶＤＤが低い状態において、差動増幅回路１０に対する入力電圧ＶｒｅｆおよびＶｉｎが一致したときに、Ｐチャネル電界効果トランジスタ２２の動作点を差動増幅回路１０のＰチャネル電界効果トランジスタ１３の動作点に近づける。
【選択図】図１

Description

この発明は、２つの入力電圧の比較を行うコンパレータに係り、特に電界効果トランジスタにより構成されたコンパレータに関する。

図３は、従来のコンパレータの一例であるコンパレータ１の構成を示す回路図である。図示の例において、コンパレータ１は、入力電圧Ｖｉｎと、抵抗３１および３２からなる分圧回路３０から与えられる比較用電圧Ｖｒｅｆとを比較し、比較結果を示す信号Ｖｏｕｔを出力するものである。図３に示すように、コンパレータ１は、大別して、差動増幅回路１０と、ソース接地増幅回路２０とにより構成されている。

差動増幅回路１０において、Ｐチャネル電界効果トランジスタ１１および１２は、各々のソースが共通接続され、各々のゲートに比較対象である電圧ＶｒｅｆおよびＶｉｎが与えられ、差動トランジスタペアを構成している。このＰチャネル電界効果トランジスタ１１および１２は、同じトランジスタサイズ（チャネル幅）を有している。Ｐチャネル電界効果トランジスタ１１および１２のソースの共通接続点と電源電圧ＶＤＤを発生する電源との間には、定電圧Ｖ０がゲートに与えられ、定電流源として働くＰチャネル電界効果トランジスタ１３が介挿されている。このＰチャネル電解効果トランジスタ１３のドレイン電流Ｉ０は、Ｐチャネル電界効果トランジスタ１１および１２に分流する。Ｎチャネル電界効果トランジスタ１５および１６は、各々のソースが接地され、各々のドレインがＰチャネル電界効果トランジスタ１１および１２の各ドレインに接続され、各々のゲートにＰチャネル電界効果トランジスタ１１のドレイン電圧Ｖ１がゲート電圧として与えられる。これらのＮチャネル電界効果トランジスタ１５および１６は、同じトランジスタサイズを有しており、カレントミラー回路を構成している。

ソース接地増幅回路２０は、Ｎチャネル電界効果トランジスタ２１と、Ｐチャネル電界効果トランジスタ２２とにより構成されている。ここで、Ｎチャネル電界効果トランジスタ２１は、ソースが接地され、差動増幅回路１０におけるＰチャネル電界効果トランジスタ１２のドレイン電圧Ｖ２がゲートに与えられる。Ｐチャネル電界効果トランジスタ２２は、Ｐチャネル電解効果トランジスタ１３と同じトランジスタサイズを有しており、Ｎチャネル電界効果トランジスタ２１のドレインと電源（電源電圧ＶＤＤ）との間に介挿されている。このＰチャネル電界効果トランジスタ２２は、定電圧Ｖ０がゲートに与えられ、ドレイン電流Ｉ０をＮチャネル電界効果トランジスタ２１に供給する定電流源として働く。そして、ソース接地増幅回路２０では、Ｎチャネル電界効果トランジスタ２１のドレイン電圧が、電圧ＶｒｅｆおよびＶｉｎの比較結果を示す信号Ｖｏｕｔとして後段の回路に出力される。

図４は、以上説明したコンパレータ１において、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆを横切って変化する場合におけるＰチャネル電界効果トランジスタ１１および１２の各ドレイン電流Ｉ１およびＩ２の変化の様子を示すものである。図４において、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆより低いときは、Ｐチャネル電界効果トランジスタ１２に与えられるゲート−ソース間電圧がＰチャネル電界効果トランジスタ１１に与えられるゲート−ソース間電圧よりも大きくなるため、定電流源たるＰチャネル電界効果トランジスタ１３が出力するドレイン電流Ｉ０の殆どがドレイン電流Ｉ２となってＰチャネル電界効果トランジスタ１２に流れる。この状態では、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２は高くなり、Ｎチャネル電界効果トランジスタ１５のドレイン電圧Ｖ１は低くなり、Ｎチャネル電界効果トランジスタ２１はＯＮ状態、出力信号ＶｏｕｔはＬレベルとなる。

しかし、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆを横切って上昇すると、Ｐチャネル電界効果トランジスタ１２に与えられるゲート−ソース間電圧とＰチャネル電界効果トランジスタ１１に与えられるゲート−ソース間電圧との大小関係が逆転し、Ｐチャネル電界効果トランジスタ１３が出力するドレイン電流Ｉ０のうち、Ｐチャネル電界効果トランジスタ１２に流れる電流Ｉ２が減り、その一方、Ｐチャネル電界効果トランジスタ１１に流れる電流Ｉ１が増加する。

そして、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆより高い状態では、定電流源たるＰチャネル電界効果トランジスタ１３が出力するドレイン電流Ｉ０の殆どがドレイン電流Ｉ１となってＰチャネル電界効果トランジスタ１１に流れる。この状態では、Ｎチャネル電界効果トランジスタ１５のドレイン電圧Ｖ１が高くなり、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２が低くなり、Ｎチャネル電界効果トランジスタ２１はＯＦＦ状態、出力信号ＶｏｕｔはＨレベルとなる。

以上のように、コンパレータ１では、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆより低いときには出力信号ＶｏｕｔがＬレベルとなり、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆより高いときには出力信号ＶｏｕｔがＨレベルとなる。
特許第３５４９３０２号

ところで、上述した従来のコンパレータ１において、理想的には、入力電圧Ｖｉｎと比較用電圧Ｖｒｅｆとが一致したときに、Ｐチャネル電界効果トランジスタ１１および１２を介してＮチャネル電界効果トランジスタ１５および１６に流れ込むドレイン電流Ｉ１およびＩ２がいずれもＩ０／２になる。そして、ソース接地増幅回路２０は、このドレイン電流Ｉ２＝Ｉ０／２が流れているときのＮチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２が、出力信号Ｖｏｕｔのレベル反転を生じさせる論理スレッショルドとなるように、Ｎチャネル電界効果トランジスタ２１およびＰチャネル電界効果トランジスタ２２のトランジスタサイズの比等が設計されている。しかし、電源電圧ＶＤＤが低くなると、コンパレータ１の差動増幅回路１０では、この低い電源電圧ＶＤＤからＰチャネル電界効果トランジスタ１１および１２からなる差動トランジスタペアとＮチャネル電界効果トランジスタ１５および１６からなるカレントミラー回路の電圧降下を差し引いた低い電圧しかＰチャネル電界効果トランジスタ１３のソース−ドレイン間に与えられなくなる。このため、Ｐチャネル電界効果トランジスタ１３が非飽和領域で動作し、Ｐチャネル電界効果トランジスタ１３から出力されるドレイン電流Ｉ０が低下する。このようにＰチャネル電界効果トランジスタ１３のドレイン電流Ｉ０が低下すると、入力電圧Ｖｉｎと比較用電圧Ｖｒｅｆとが一致したときのＮチャネル電界効果トランジスタ１６に流れるドレイン電流Ｉ２が低下し、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２も低下する。一方、ソース接地増幅回路２０は、Ｐチャネル電界効果トランジスタ２２のドレインと接地との間には１個のＮチャネル電界効果トランジスタ２１が介挿されているのみなので、電源電圧ＶＤＤが低くなっても、Ｐチャネル電界効果トランジスタ２２は飽和領域で動作し、ソース接地増幅回路２０の論理スレッショルドは変わらない。このため、従来のコンパレータ１では、電源電圧ＶＤＤが低くなると、出力信号Ｖｏｕｔのレベル反転が生じる入力電圧Ｖｉｎの電圧値が比較用電圧Ｖｒｅｆからずれるという問題が発生する。

この発明は、以上説明した事情に鑑みてなされたものであり、電源電圧ＶＤＤが低い状態においても、正確に入力電圧の比較を行うことができるコンパレータを提供することを目的とする。

この発明は、各々のソースが共通接続され、比較対象である第１および第２の入力電圧が各々のゲートに与えられる第１および第２の電界効果トランジスタと、定電圧がゲートに与えられ、ドレイン電流を前記第１および第２の電界効果トランジスタの各ソースの共通接続点に供給する第３の電界効果トランジスタと、前記第１および第２の電界効果トランジスタの各ドレイン電流の電流路となり、カレントミラー回路を構成する第４および第５の電界効果トランジスタを含む差動増幅回路と、前記差動増幅回路における前記第１または第２の電界効果トランジスタの一方のドレイン電圧がゲートに与えられる第６の電界効果トランジスタと、相互に直列に接続され、前記第６の電界効果トランジスタのドレイン電流の電流路となる第７および第８の電界効果トランジスタとを具備し、前記第７の電界効果トランジスタのゲートには前記第３の電界効果トランジスタのゲートに与えられるものと同じ定電圧が与えられ、前記第８の電界効果トランジスタのゲートには、前記第８の電界効果トランジスタをＯＮ状態とする定電圧が与えられ、前記第６の電界効果トランジスタのドレインから前記第１および第２の入力電圧に関する比較結果を示す信号を出力するソース接地増幅回路とを具備することを特徴とするコンパレータを提供する。

かかる発明によれば、電源電圧が低くなり、第３の電界効果トランジスタに十分な大きさのソース−ドレイン間電圧が与えられなくなると、第３の電界効果トランジスタから第１および第２の電界効果トランジスタに与えられる電流が低下する。このため、第１および第２の入力電圧が一致したときに第６の電界効果トランジスタに与えられるゲート電圧が低下する。しかし、第８の電界効果トランジスタに生じる電圧降下により、第７の電界効果トランジスタは第３の電界効果トランジスタと同じ非飽和領域において動作し、第３の電界効果トランジスタと同じ電流を流す。このため、電源電圧が低くなる場合でも、第１および第２の入力電圧が互いに横切るときに第１および第２の入力電圧に関する比較結果を示す信号のレベル反転を生じさせることができる。

以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態であるコンパレータ１Ａの構成を示す回路図である。なお、この図において、上述した図３に示す各部と対応する部分には同一の符号を付け、その説明を省略する。本実施形態によるコンパレータ１Ａの改良点はソース接地増幅回路２０Ａにある。このソース接地増幅回路２０Ａは、従来のコンパレータ１のソース接地増幅回路２０（図３参照）に対し、Ｐチャネル電界効果トランジスタ２３を追加した構成となっている。このＰチャネル電界効果トランジスタ２３は、差動増幅回路１０におけるＰチャネル電界効果トランジスタ１１および１２の２倍のトランジスタサイズを有しており、ソースがＰチャネル電界効果トランジスタ２２のドレインに接続され、ドレインがＮチャネル電界効果トランジスタ２１のドレインに接続されている。そして、このＰチャネル電界効果トランジスタ２３のドレインとＮチャネル電界効果トランジスタ２１のドレインとの接続点が、電圧ＶｒｅｆおよびＶｉｎの比較結果を示す信号Ｖｏｕｔを出力する出力端子となっている。

Ｐチャネル電界効果トランジスタ２３のゲートには、Ｐチャネル電界効果トランジスタ２３をＯＮ状態とする電圧Ｂが与えられる。このＰチャネル電界効果トランジスタ２３を設けた目的は、ソース接地増幅回路２０ＡのＰチャネル電界効果トランジスタ２２のソース−ドレイン間電圧を、入力電圧Ｖｉｎと比較用電圧Ｖｒｅｆとが一致した状態における差動増幅回路１０のＰチャネル電界効果トランジスタ１３のソース−ドレイン間電圧に近づけることにある。そのためにも、Ｐチャネル電界効果トランジスタ２３に対するゲート電圧Ｂは、Ｐチャネル電界効果トランジスタ２３のＯＮ抵抗を、並列接続され、同じゲート電圧が与えられた状態のＰチャネル電界効果トランジスタ１１および１２のＯＮ抵抗（すなわち、Ｐチャネル電界効果トランジスタ１１のＯＮ抵抗の１／２）と同程度にする電圧であることが好ましい。そこで、本実施形態では、電源電圧ＶＤＤの１／２に相当するゲート電圧ＢをＰチャネル電界効果トランジスタ２３に与えている。なお、比較用電圧Ｖｒｅｆを固定した状態でコンパレータ１Ａを動作させる場合には、比較用電圧Ｖｒｅｆと同じ電圧をゲート電圧ＢとしてＰチャネル電界効果トランジスタ２３に与えてもよい。

本実施形態によれば、このようなＰチャネル電界効果トランジスタ２３を追加したため、電源電圧ＶＤＤが低く、差動増幅回路１０のＰチャネル電界効果トランジスタ１３が非飽和領域において動作するとき、ソース接地増幅回路２０ＡのＰチャネル電界効果トランジスタ２２もＰチャネル電界効果トランジスタ１３の動作点と近い動作点において動作する。このため、電源電圧ＶＤＤが低くなることにより、入力電圧Ｖｉｎと比較用電圧Ｖｒｅｆとが一致したときにＮチャネル電界効果トランジスタ１６に流れるドレイン電流Ｉ２が低下し、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２が低下した場合に、ソース接地増幅回路２０Ａの論理スレッショルドも低下する。従って、本実施形態によれば、電源電圧ＶＤＤが低い状態においても、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆを横切るときに出力信号Ｖｏｕｔのレベル反転を生じさせることができ、入力電圧Ｖｉｎと比較用電圧Ｖｒｅｆとの比較を正確に行うことができる。

＜第２実施形態＞
図２は、この発明の第２実施形態であるコンパレータ１Ｂの構成を示す回路図である。なお、この図２において、上述した図３および図１に示す各部と対応する部分には同一の符号を付け、その説明を省略する。

図２において、抵抗３３〜３５からなる分圧回路３０Ｂは、比較用電圧Ｖｒｅｆ１およびＶｒｅｆ２（Ｖｒｅｆ１＞Ｖｒｅｆ２）を出力する。コンパレータ１Ｂは、入力電圧Ｖｉｎ１およびＶｉｎ２を受け、入力電圧の電圧差Ｖｉｎ１−Ｖｉｎ２と比較用電圧の電圧差Ｖｒｅｆ１−Ｖｒｅｆ２とを比較し、比較結果を示す信号Ｖｏｕｔを出力する回路である。なお、この種の電圧差の比較を行うコンパレータに関しては、例えば特許文献１に開示されている。

図２に示すように、コンパレータ１Ｂは、差動増幅回路１０Ｂと、上記第１実施形態のものと同様なソース接地増幅回路２０Ａとにより構成されている。差動増幅回路１０Ｂは、上記第１実施形態における差動増幅回路１０において、Ｐチャネル電界効果トランジスタ１１、１２および１３からなる部分を、Ｐチャネル電界効果トランジスタ１１ａ、１２ａおよび１３ａからなる部分と、Ｐチャネル電界効果トランジスタ１１ｂ、１２ｂおよび１３ｂからなる部分とに分け、電源（電源電圧ＶＤＤ）とＮチャネル電界効果トランジスタ１５および１６からなるカレントミラー回路との間に並列に介挿した構成となっている。ここで、Ｐチャネル電界効果トランジスタ１１ａ、１２ａおよび１３ａの各トランジスタサイズと、Ｐチャネル電界効果トランジスタ１１ｂ、１２ｂおよび１３ｂの各トランジスタサイズは、Ｐチャネル電界効果トランジスタ１１、１２および１３の各トランジスタサイズの１／２である。そして、Ｐチャネル電界効果トランジスタ１１ａおよび１２ａの各ゲートには入力電圧Ｖｉｎ２およびＶｉｎ１が各々与えられ、Ｐチャネル電界効果トランジスタ１１ｂおよび１２ｂの各ゲートには比較用電圧Ｖｒｅｆ１およびＶｒｅｆ２が各々与えられる。

このような構成によれば、Ｐチャネル電界効果トランジスタ１１ｂおよび１２ｂにゲート電圧Ｖｒｅｆ１およびＶｒｅｆ２（Ｖｒｅｆ１＞Ｖｒｅｆ２）が各々与えられているため、Ｖｉｎ１−Ｖｉｎ２＝Ｖｒｅｆ１−Ｖｒｅｆ２なる関係を満たす入力電圧Ｖｉｎ２およびＶｉｎ１がＰチャネル電界効果トランジスタ１１ａおよび１２ａの各ゲートに与えられるときに、Ｎチャネル電界効果トランジスタ１５および１６に流れる各ドレイン電流が等しくなり、Ｐチャネル電界効果トランジスタ１１ａおよび１２ａからなる差動トランジスタペアが平衡した状態となる。

さらに詳述すると、この状態では、Ｐチャネル電界効果トランジスタ１１ｂおよび１２ｂにゲート電圧Ｖｒｅｆ１およびＶｒｅｆ２（Ｖｒｅｆ１＞Ｖｒｅｆ２）が各々与えられているため、Ｐチャネル電界効果トランジスタ１３ｂのドレイン電流が例えばＩ０／２である場合、Ｐチャネル電界効果トランジスタ１１ｂおよび１２ｂに流れるドレイン電流Ｉ１ｂおよびＩ２ｂは、例えばＩ０／４−ΔＩおよびＩ０／４＋ΔＩとなり、前者がＰチャネル電界効果トランジスタ１３ｂのドレイン電流の１／２より小さくなり、その分だけ後者がＰチャネル電界効果トランジスタ１３ｂのドレイン電流の１／２より大きくなる。そして、Ｐチャネル電界効果トランジスタ１１ｂおよび１２ｂの各ドレイン電流Ｉ１ｂ＝Ｉ０／４−ΔＩおよびＩ２ｂ＝Ｉ０／４＋ΔＩは、Ｎチャネル電界効果トランジスタ１５および１６に流れ込む。しかし、Ｖｉｎ１−Ｖｉｎ２＝Ｖｒｅｆ１−Ｖｒｅｆ２なる関係を満たす入力電圧Ｖｉｎ２およびＶｉｎ１がＰチャネル電界効果トランジスタ１１ａおよび１２ａの各ゲートに与えられる場合には、Ｐチャネル電界効果トランジスタ１３ａのドレイン電流が例えばＩ０／２であると、Ｐチャネル電界効果トランジスタ１１ａおよび１２ａにドレイン電流Ｉ１ａ＝Ｉ０／４＋ΔＩおよびＩ２ａ＝Ｉ０／４−ΔＩが流れ、Ｎチャネル電界効果トランジスタ１５および１６に流れる各ドレイン電流はいずれもＩ０／２となるのである。

そして、Ｖｉｎ１−Ｖｉｎ２＜Ｖｒｅｆ１−Ｖｒｅｆ２になると、この平衡状態が崩れ、Ｎチャネル電界効果トランジスタ１６に流れる電流がＮチャネル電界効果トランジスタ１５に流れる電流よりも大きくなり、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２が高くなり、Ｎチャネル電界効果トランジスタ１５のドレイン電圧Ｖ１が低くなる。この結果、Ｎチャネル電界効果トランジスタ２１がＯＮ状態となり、比較結果を示す信号ＶｏｕｔがＬレベルとなる。

一方、Ｖｉｎ１−Ｖｉｎ２＞Ｖｒｅｆ１−Ｖｒｅｆ２になると、Ｎチャネル電界効果トランジスタ１５に流れる電流がＮチャネル電界効果トランジスタ１６に流れる電流よりも大きくなり、Ｎチャネル電界効果トランジスタ１５のドレイン電圧Ｖ１が高くなり、Ｎチャネル電界効果トランジスタ１６のドレイン電圧Ｖ２が低くなる。この結果、Ｎチャネル電界効果トランジスタ２１がＯＦＦ状態となり、比較結果を示す信号ＶｏｕｔがＨレベルとなる。

このように、コンパレータ１Ｂの出力信号Ｖｏｕｔは、Ｖｉｎ１−Ｖｉｎ２＜Ｖｒｅｆ１−Ｖｒｅｆ２であるときにはＬレベル、Ｖｉｎ１−Ｖｉｎ２＞Ｖｒｅｆ１−Ｖｒｅｆ２であるときにはＨレベルとなる。

本実施形態においても、ソース接地増幅回路２０Ａは、上記第１実施形態と同様なＰチャネル電界効果トランジスタ２３を有している。このＰチャネル電界効果トランジスタ２３のトランジスタサイズは、差動増幅回路１０ＢにおけるＰチャネル電界効果トランジスタ１１ａ、１２ａ、１１ｂ、１２ｂの各トランジスタサイズの４倍であり、ゲート電圧Ｂとして例えばＢ＝ＶＤＤ／２が与えられる。このＰチャネル電界効果トランジスタ２３は、上記第１実施形態と同様、ソース接地増幅回路２０ＡのＰチャネル電界効果トランジスタ２２のソース−ドレイン間電圧を、入力電圧の電圧差Ｖｉｎ１−Ｖｉｎ２と比較用電圧の電圧差Ｖｒｅｆ１−Ｖｒｅｆ２とが一致した平衡状態における差動増幅回路１０ＢのＰチャネル電界効果トランジスタ１３ａおよび１３ｂのソース−ドレイン間電圧に近づける役割を果たす。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。なお、比較用電圧Ｖｒｅｆ１およびＶｒｅｆ２の一方またはそれに近い電圧をゲート電圧ＢとしてＰチャネル電界効果トランジスタ２３に与えてもよい。

以上、この発明の一実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば上記各実施形態において、差動増幅回路は、Ｐチャネル電界効果トランジスタにより差動トランジスタペアが構成され、電源と差動トランジスタペアとの間に定電流源としてのＰチャネル電界効果トランジスタが介挿され、差動トランジスタペアと接地との間にＮチャネル電界効果トランジスタからなるカレントミラー回路が介挿された構成のものであった。また、後段のソース接地増幅回路は、ソースが接地され、差動増幅回路の出力信号がゲートに与えられるＮチャネル電界効果トランジスタと、その負荷となる定電流源としてのＰチャネル電界効果トランジスタにより構成されていた。しかし、差動増幅回路としては、このような構成のものの他に、Ｎチャネル電界効果トランジスタにより差動トランジスタペアが構成され、電源と差動トランジスタペアとの間にＰチャネル電界効果トランジスタからなるカレントミラー回路が介挿され、差動トランジスタペアと接地の間に定電流源としてのＮチャネル電界効果トランジスタが介挿された構成のものもある。また、その後段のソース接地増幅回路としては、ソースが電源に接続され、差動増幅回路の出力信号がゲートに与えられるＰチャネル電界効果トランジスタと、その負荷となる定電流源としてのＮチャネル電界効果トランジスタにより構成されたものが考えられる。このような差動増幅回路およびソース接地増幅回路からなるコンパレータを構成する場合において、ソース接地増幅回路におけるＰチャネル電界効果トランジスタと定電流源としてのＮチャネル電界効果トランジスタとの間にＮチャネル電界効果トランジスタを介挿し、ソース接地増幅回路における定電流源としてのＮチャネル電界効果トランジスタの動作点を差動増幅回路における定電流源としてのＮチャネル電界効果トランジスタの動作点に近づけてもよい。また、上記第１実施形態では、Ｐチャネル電界効果トランジスタ１３および２２のトランジスタサイズを同じにしたが、これは一例であり、Ｐチャネル電界効果トランジスタ２２のトランジスタサイズは、ソース接地増幅回路２０Ａが必要とする負荷駆動能力等に合わせて決定すればよい。例えばＰチャネル電界効果トランジスタ２２に流す電流をＰチャネル電界効果トランジスタ１３に流す電流のα倍とする場合には、Ｐチャネル電界効果トランジスタ２２のトランジスタサイズをＰチャネル電界効果トランジスタ１３のトランジスタサイズのα倍とすればよい。また、これに合わせてＰチャネル電界効果トランジスタ２３およびＮチャネル電界効果トランジスタ２１のトランジスタサイズも、Ｐチャネル電界効果トランジスタ２２に流す電流をＰチャネル電界効果トランジスタ１３に流す電流と同じにする場合のＰチャネル電界効果トランジスタ２３およびＮチャネル電界効果トランジスタ２１のトランジスタサイズの最適値に対して、αを乗じたトランジスタサイズとすればよい。上記第２実施形態の場合も同様である。

この発明の第１実施形態であるコンパレータ１Ａの構成を示す回路図である。 この発明の第２実施形態であるコンパレータ１Ｂの構成を示す回路図である。 従来のコンパレータの一例であるコンパレータ１の構成を示す回路図である。 同コンパレータ１において、入力電圧Ｖｉｎが比較用電圧Ｖｒｅｆを横切って変化する場合におけるＰチャネル電界効果トランジスタ１１および１２の各ドレイン電流Ｉ１およびＩ２の変化の様子を示す図である。

符号の説明

１Ａ，１Ｂ……コンパレータ、１０，１０Ｂ……差動増幅回路、２０Ａ……ソース接地増幅回路、１１，１２，１３，１１ａ，１２ａ，１３ａ，１１ｂ，１２ｂ，１３ｂ，２２，２３……Ｐチャネル電界効果トランジスタ、１５，１６……Ｎチャネル電界効果トランジスタ。

Claims (2)

1. 各々のソースが共通接続され、比較対象である第１および第２の入力電圧が各々のゲートに与えられる第１および第２の電界効果トランジスタと、定電圧がゲートに与えられ、ドレイン電流を前記第１および第２の電界効果トランジスタの各ソースの共通接続点に供給する第３の電界効果トランジスタと、前記第１および第２の電界効果トランジスタの各ドレイン電流の電流路となり、カレントミラー回路を構成する第４および第５の電界効果トランジスタを含む差動増幅回路と、
   前記差動増幅回路における前記第１または第２の電界効果トランジスタの一方のドレイン電圧がゲートに与えられる第６の電界効果トランジスタと、相互に直列に接続され、前記第６の電界効果トランジスタのドレイン電流の電流路となる第７および第８の電界効果トランジスタとを具備し、前記第７の電界効果トランジスタのゲートには前記第３の電界効果トランジスタのゲートに与えられるものと同じ定電圧が与えられ、前記第８の電界効果トランジスタのゲートには、前記第８の電界効果トランジスタをＯＮ状態とする定電圧が与えられ、前記第６の電界効果トランジスタのドレインから前記第１および第２の入力電圧に関する比較結果を示す信号を出力するソース接地増幅回路と
   を具備することを特徴とするコンパレータ。
2. 前記差動増幅回路は、各々のソースが共通接続され、第１および第２の比較用電圧が各々のゲートに与えられ、各々のドレイン電流を前記第４および第５の電界効果トランジスタに流す第９および第１０の電界効果トランジスタと、前記第３の電界効果トランジスタのゲートに与えられるものと同じ定電圧がゲートに与えられ、ドレイン電流を前記第９および第１０の電界効果トランジスタの各ソースの共通接続点に供給する第１１の電界効果トランジスタとを具備し、
   前記ソース接地増幅回路は、前記第６の電界効果トランジスタのドレインから前記第１および第２の入力電圧の電圧差と前記第１および第２の比較用入力電圧の電圧差との比較結果を示す信号を出力することを特徴とする請求項１に記載のコンパレータ。
   

Images