TWI819947B - 開關電路 - Google Patents

開關電路 Download PDF

Info

Publication number
TWI819947B
TWI819947B TW112100444A TW112100444A TWI819947B TW I819947 B TWI819947 B TW I819947B TW 112100444 A TW112100444 A TW 112100444A TW 112100444 A TW112100444 A TW 112100444A TW I819947 B TWI819947 B TW I819947B
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
transistor
control
current
Prior art date
Application number
TW112100444A
Other languages
English (en)
Other versions
TW202429827A (zh
Inventor
宋亞軒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW112100444A priority Critical patent/TWI819947B/zh
Application granted granted Critical
Publication of TWI819947B publication Critical patent/TWI819947B/zh
Priority to US18/536,319 priority patent/US20240235541A1/en
Publication of TW202429827A publication Critical patent/TW202429827A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Keying Circuit Devices (AREA)

Abstract

本發明揭露了一種開關電路。開關電路具有輸入端、輸出端及控制端，並且包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、電阻器及下拉電路。第一電晶體具有第一端、第二端及第一控制端。第二電晶體具有第三端、第四端及第二控制端。第三電晶體具有第五端、第六端及第三控制端。第四電晶體具有第七端、第八端及第四控制端。電阻器具有第九端及第十端。控制端耦接第一控制端及第四控制端。第一端及第三端耦接輸入端。第二端及第六端耦接輸出端。第四端耦接第五端及第九端。第七端耦接第十端、第二控制端及第三控制端。第八端耦接參考電壓。

Description

開關電路
本發明是關於開關電路。
圖1是習知開關電路之一實施例的功能方塊圖。開關電路100包含電晶體MN、電晶體MP及反相器110。電晶體MN是N型金氧半場效電晶體（N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱NMOS電晶體），而電晶體MP是P型金氧半場效電晶體（P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱PMOS電晶體）。
當控制訊號Ctrl為高準位時，電晶體MN及電晶體MP皆導通（即，開關電路100導通），使得輸出電壓Vout等於輸入電壓Vin。當控制訊號Ctrl為低準位時，開關電路100不導通。然而，當控制訊號Ctrl的準位不確定時（例如，開關電路100未接上電源），電晶體MP的閘極電壓有可能是0伏（即，電晶體MP導通），導致開關電路100的輸入端Nin與輸出端Nout之間存在不想要的漏電流。
鑑於先前技術之不足，本發明之一目的在於提供一種開關電路，以改善先前技術的不足。
本發明之一實施例提供一種開關電路。該開關電路具有一輸入端、一輸出端及一控制端，並且包含一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第一電阻器以及一下拉電路。第一電晶體具有一第一端、一第二端及一第一控制端。第二電晶體具有一第三端、一第四端及一第二控制端。第三電晶體具有一第五端、一第六端及一第三控制端。第四電晶體具有一第七端、一第八端及一第四控制端。第一電阻器具有一第九端及一第十端。下拉電路耦接該第一控制端。該控制端耦接該第一控制端、該第四控制端及該下拉電路。該第一端及該第三端耦接該輸入端。該第二端及該第六端耦接該輸出端。該第四端耦接該第五端及該第九端。該第七端耦接該第十端、該第二控制端及該第三控制端。該第八端耦接一第一參考電壓。
本發明之實施例所體現的技術手段可以改善先前技術之缺點的至少其中之一，因此本發明相較於先前技術可以減少或避免漏電流。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含開關電路。由於本發明之開關電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
在以下的說明中，每個電晶體具有第一端、第二端以及控制端。當電晶體作為開關使用時，電晶體的第一端及第二端是該開關的兩端，而控制端控制該開關導通（電晶體開啟）或不導通（電晶體關閉）。對金氧半場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）而言，第一端可以是源極（source）及汲極（drain）的其中一者，第二端是源極及汲極的另一者，而控制端是閘極（gate）。
圖2是本發明開關電路之一實施例的功能方塊圖。開關電路200包含NMOS電晶體MN1、PMOS電晶體MP1、PMOS電晶體MP2、NMOS電晶體MNA、電阻器R1及下拉（weakly pull low, WPL）電路210。
NMOS電晶體MN1的閘極耦接或電連接開關電路200的控制端Nc及下拉電路210。NMOS電晶體MN1的源極與汲極的其中一者耦接或電連接輸入端Nin，另一者耦接或電連接輸出端Nout。
PMOS電晶體MP1的閘極耦接或電連接節點N2。PMOS電晶體MP1的源極與汲極的其中一者耦接或電連接輸入端Nin，另一者耦接或電連接節點N1。
PMOS電晶體MP2的閘極耦接或電連接節點N2。PMOS電晶體MP2的源極與汲極的其中一者耦接或電連接輸出端Nout，另一者耦接或電連接節點N1。
NMOS電晶體MNA的閘極耦接或電連接NMOS電晶體MN1的閘極、控制端Nc及下拉電路210。NMOS電晶體MNA的源極與汲極的其中一者耦接或電連接節點N2，另一者耦接或電連接參考電壓GND（例如接地）。
電阻器R1的其中一端耦接或電連接節點N1；電阻器R1的另一端耦接或電連接節點N2。
下拉電路210耦接於控制端Nc與參考電壓GND之間。在一些實施例中，下拉電路210可以以電阻器（例如，電阻值相對大的電阻器）實作。
當控制訊號Ctrl為高準位（例如，電源電壓VDD，VDD＞GND）時，NMOS電晶體MN1及NMOS電晶體MNA導通，使得節點N2為低準位（例如，參考電壓GND），進一步使得PMOS電晶體MP1及PMOS電晶體MP2導通。換言之，當控制訊號Ctrl為高準位時，NMOS電晶體MN1、PMOS電晶體MP1與PMOS電晶體MP2皆導通（即，開關電路200導通），使得輸入端Nin、節點N1與輸出端Nout實質上等電位（即，輸入端Nin與輸出端Nout之間形成訊號連接，也就是輸入電壓Vin實質上等於輸出電壓Vout）。
當控制訊號Ctrl為低準位時，NMOS電晶體MN1及NMOS電晶體MNA不導通。假設此時PMOS電晶體MP1因閘極電壓不確定而導通，則節點N1的電壓會實質上等於輸入電壓Vin。再者，因為NMOS電晶體MNA不導通且沒有電流流入PMOS電晶體MP1的閘極及PMOS電晶體MP2的閘極，所以電阻器R1的跨壓實質上為0伏（即，節點N1的電壓實質上等於節點N2的電壓）。換言之，當控制訊號Ctrl為低準位時，PMOS電晶體MP2不導通（因為其閘極-源極電壓（Vgs）實質上為0伏）且NMOS電晶體MN1不導通；因此，開關電路200不導通，使得輸入端Nin與輸出端Nout之間不形成訊號連接（即，輸入端Nin與輸出端Nout之間不會有漏電流）。
圖3是本發明開關電路之另一實施例的功能方塊圖。開關電路300包含開關電路200、電壓偵測電路310、電流補償電路320及二極體330。電壓偵測電路310耦接或電連接開關電路200的節點N1，用來根據節點N1的電壓Vx產生電流Ix。電流補償電路320耦接或電連接電壓偵測電路310，並且耦接或電連接開關電路200的節點N1。電流補償電路320用來根據電流Ix產生補償電流Ic。
電壓偵測電路310包含運算放大器312、NMOS電晶體MN2及電阻器R2。運算放大器312的非反相輸入端（non-inverting input）耦接或電連接節點N1；運算放大器312的反相輸入端（inverting input）耦接或電連接節點N3；運算放大器312的輸出端耦接或電連接NMOS電晶體MN2的閘極。NMOS電晶體MN2的源極耦接或電連接節點N3；NMOS電晶體MN2的汲極耦接或電連接電流補償電路320。電阻器R2的其中一端耦接或電連接節點N3；電阻器R2的另一端耦接或電連接參考電壓GND。
因為運算放大器312的反相輸入端與非反相輸入端形同虛接地（virtual ground），所以節點N3的電壓實質上為電壓Vx。因此，電流Ix=Vx/R2。
電流補償電路320耦接或電連接參考電壓（例如，電源電壓VDD），並且包含PMOS電晶體MP3及PMOS電晶體MP4。PMOS電晶體MP3及PMOS電晶體MP4形成一個電流鏡（current mirror）。Ix:Ic=A3:A4，A3與A4分別是PMOS電晶體MP3的尺寸（即，長寬比（aspect ratio））及PMOS電晶體MP4的尺寸。電流鏡的操作原理為本技術領域具有通常知識者所熟知，故不再贅述。補償電流Ic是用來補償當開關電路200導通時從節點N1流至參考電壓GND的漏電流Ik（路徑：節點N1→電阻器R1→節點N2→NMOS電晶體MNA→參考電壓GND）。
可以藉由調整電阻器R1的電阻值、電阻器R2的電阻值、尺寸A3及尺寸A4來改變補償電流Ic。在一些實施例中，R1=R2且A3=A4，使得Ik=Ix=Ic。
當開關電路300未接上電源且二極體330不存在時，PMOS電晶體MP4可能會形成潛在的漏電流路徑（例如，從節點N1經PMOS電晶體MP4漏至電源電壓VDD）。然而，二極體330可以阻擋該漏電流。二極體330的陽極（anode）耦接或電連接電流補償電路320；二極體330的陰極（cathode）耦接或電連接開關電路200（更明確地說，耦接或電連接節點N1）。
在一些實施例中，若流經PMOS電晶體MP4的漏電流相對小（例如，因為PMOS電晶體MP4的製程及/或設計較佳），則可以省略二極體330。
圖4是本發明開關電路之另一實施例的功能方塊圖。開關電路400包含開關電路200、電壓偵測電路410、電流補償電路420及下拉電路430。電壓偵測電路410耦接或電連接開關電路200的節點N1，用來根據節點N1的電壓Vx產生電壓Vy。電流補償電路420耦接或電連接電壓偵測電路410，並且耦接或電連接開關電路200的節點N1。電流補償電路420用來根據電壓Vy產生補償電流Ic。
電壓偵測電路410包含運算放大器412、NMOS電晶體MN2及電阻器R2。電壓偵測電路410與電壓偵測電路310相似，差別在於電壓偵測電路410的NMOS電晶體MN2的汲極耦接或電連接電源電壓VDD。運算放大器412的輸出端耦接或電連接NMOS電晶體MN2的閘極以及節點N4。運算放大器412輸出電壓Vy。
電流補償電路420包含NMOS電晶體MN3。NMOS電晶體MN3的閘極耦接或電連接節點N4；NMOS電晶體MN3的源極耦接或電連接開關電路200（更明確地說，耦接或電連接節點N1）；NMOS電晶體MN3的汲極耦接或電連接電源電壓VDD。由於NMOS電晶體MN2與NMOS電晶體MN3有相同的閘極-源極電壓（即，Vgs=Vy-Vx），所以Ix:Ic=A2:A3（A2與A3分別是NMOS電晶體MN2的尺寸與NMOS電晶體MN3的尺寸）。
在一些實施例中，當A2=A3且R1=R2時，Ic=Ix=Ik。
下拉電路430耦接或電連接節點N4。當開關電路400未接上電源時，節點N4的電壓Vy會被下拉電路430下拉至參考電壓GND，使得NMOS電晶體MN3關閉，因此不會有節點N1經由NMOS電晶體MN3往電源電壓VDD的漏電流。
圖5是本發明開關電路之另一實施例的功能方塊圖。開關電路500包含開關電路200、電流偵測電路510、電流補償電路520及二極體530。電流偵測電路510耦接或電連接開關電路200的NMOS電晶體MNA，用來根據漏電流Ik產生電流Ix。電流補償電路520耦接或電連接電流偵測電路510，並且耦接或電連接開關電路200的節點N1。電流補償電路520用來根據電流Ix產生補償電流Ic。
電流偵測電路510包含電流源512、NMOS電晶體MN2、NMOS電晶體MN3及NMOS電晶體MN4。電流源512的一端耦接或電連接電源電壓VDD；電流源512的另一端耦接或電連接NMOS電晶體MN2的汲極。NMOS電晶體MN2的閘極耦接或電連接NMOS電晶體MN2的汲極；NMOS電晶體MN2的源極耦接或電連接參考電壓GND。NMOS電晶體MN3的閘極耦接或電連接NMOS電晶體MN2的閘極及NMOS電晶體MN2的汲極；NMOS電晶體MN3的汲極耦接或電連接NMOS電晶體MNA；NMOS電晶體MN3的源極耦接或電連接參考電壓GND。NMOS電晶體MN4的閘極耦接或電連接NMOS電晶體MN2的閘極及NMOS電晶體MN3的閘極；NMOS電晶體MN4的汲極耦接或電連接電流補償電路520；NMOS電晶體MN4的源極耦接或電連接參考電壓GND。
由於NMOS電晶體MN2、NMOS電晶體MN3及NMOS電晶體MN4形成電流鏡，所以Ik:Ix=A3:A4（A3與A4分別是NMOS電晶體MN3的尺寸與NMOS電晶體MN4的尺寸）。
電流補償電路520及二極體530分別與電流補償電路320及二極體330相似，故不再贅述。類似地，二極體530可以省略。
在一些實施例中，藉由調整NMOS電晶體MN3、NMOS電晶體MN4、PMOS電晶體MP3及PMOS電晶體MP4的尺寸可以使Ic=Ix=Ik。
圖6是本發明開關電路之另一實施例的功能方塊圖。開關電路600包含開關電路200、開關電路200'、電壓偵測電路610及電流補償電路620。開關電路200'與開關電路200實質上相同，且兩者共用下拉電路210。開關電路200的輸出端（即，節點N4）耦接或電連接開關電路200'的輸入端（即，節點N4）。開關電路200'的輸出端（即，輸出端Nout）為開關電路600的輸出端。電壓偵測電路610用來根據節點N1'的電壓Vx產生電流Ix。電流補償電路620耦接或電連接電壓偵測電路610，並且耦接或電連接開關電路200及開關電路200'。電流補償電路620用來根據電流Ix產生補償電流Ic。
開關電路200'包含NMOS電晶體MN2、PMOS電晶體MP3、PMOS電晶體MP4、NMOS電晶體MNB以及電阻器R2。
NMOS電晶體MN2的閘極耦接或電連接下拉電路210、NMOS電晶體MN1的閘極及控制端Nc（即，NMOS電晶體MN2的閘極接收控制訊號Ctrl）。NMOS電晶體MN2的源極與汲極的其中一者耦接或電連接節點N4，另一者耦接或電連接輸出端Nout。
PMOS電晶體MP3的閘極耦接或電連接節點N2'。PMOS電晶體MP3的源極與汲極的其中一者耦接或電連接節點N4，另一者耦接或電連接節點N1'。
PMOS電晶體MP4的閘極耦接或電連接節點N2'。PMOS電晶體MP4的源極與汲極的其中一者耦接或電連接輸出端Nout，另一者耦接或電連接節點N1'。
NMOS電晶體MNB的閘極耦接或電連接NMOS電晶體MN1的閘極、NMOS電晶體MN2的閘極及控制端Nc（即，NMOS電晶體MNB的閘極接收控制訊號Ctrl）。NMOS電晶體MNB的源極與汲極的其中一者耦接或電連接節點N2'，另一者耦接或電連接參考電壓GND。
電阻器R2的其中一端耦接或電連接節點N1'；電阻器R2的另一端耦接或電連接節點N2'。在一些實施例中，電阻器R2的電阻值等於電阻器R1的電阻值。
當開關電路600導通時（即，當開關電路200與開關電路200'皆導通時），節點N1的電壓與節點N1'的電壓Vx實質上相等。因此，當R1=R2時，漏電流Ik的大小與漏電流Ik'的大小實質上相等。
電壓偵測電路610包含運算放大器612、NMOS電晶體MN3及電阻器R3。電流補償電路620包含PMOS電晶體MP5及PMOS電晶體MP6。PMOS電晶體MP5及PMOS電晶體MP6形成一個電流鏡。電壓偵測電路610及電流補償電路620分別與電壓偵測電路310及電流補償電路320相同或相似，故不再贅述。
在一些實施例中，電阻器R1、電阻器R2及電阻器R3有相同的電阻值（因此，Ix=Ik'=Ik），且PMOS電晶體MP6的尺寸是PMOS電晶體MP5的尺寸的2倍（因此，Ic=2*Ix）。如此一來，補償電流Ic便可補償漏電流Ik及漏電流Ik'。
當開關電路600未接上電源時，因為NMOS電晶體MN1、NMOS電晶體MN2、PMOS電晶體MP2及PMOS電晶體MP3皆關閉（請參閱圖2的說明），所以輸入端Nin與PMOS電晶體MP6之間不會有漏電流，且輸出端Nout與PMOS電晶體MP6之間不會有漏電流。
由於當開關電路600導通時節點N1、節點N4及節點N1'的電壓實質上相同，所以，在一個不同的實施例中，電壓偵測電路610的運算放大器612可以耦接或電連接節點N1或節點N4。
請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可根據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100,200,300,400,500,600,200':開關電路 MN,MP:電晶體 110:反相器 Ctrl:控制訊號 Vout:輸出電壓 Vin:輸入電壓 Nin:輸入端 Nout:輸出端 MN1,MNA,MN2,MN3,MN4,MNB:NMOS電晶體 MP1,MP2,MP3,MP4,MP5,MP6:PMOS電晶體 R1,R2,R3:電阻器 210,430:下拉電路 Nc:控制端 N1,N2,N3,N4,N1',N2':節點 VDD:電源電壓 GND:參考電壓 310,410,610:電壓偵測電路 320,420,520,620:電流補償電路 330,530:二極體 Vx,Vy:電壓 Ix:電流 Ic:補償電流 312,412,612:運算放大器 Ik,Ik':漏電流 510:電流偵測電路 512:電流源
圖1是習知開關電路之一實施例的功能方塊圖； 圖2是本發明開關電路之一實施例的功能方塊圖； 圖3是本發明開關電路之另一實施例的功能方塊圖； 圖4是本發明開關電路之另一實施例的功能方塊圖； 圖5是本發明開關電路之另一實施例的功能方塊圖；以及 圖6是本發明開關電路之另一實施例的功能方塊圖。
200:開關電路
Ctrl:控制訊號
Vout:輸出電壓
Vin:輸入電壓
Nin:輸入端
Nout:輸出端
MN1,MNA:NMOS電晶體
MP1,MP2:PMOS電晶體
R1:電阻器
210:下拉電路
Nc:控制端
N1,N2:節點
GND:參考電壓

Claims (10)

  1. 一種開關電路，具有一輸入端、一輸出端及一控制端，該開關電路包含： 一第一電晶體，具有一第一端、一第二端及一第一控制端； 一第二電晶體，具有一第三端、一第四端及一第二控制端； 一第三電晶體，具有一第五端、一第六端及一第三控制端； 一第四電晶體，具有一第七端、一第八端及一第四控制端； 一第一電阻器，具有一第九端及一第十端；以及 一下拉電路，耦接該第一控制端； 其中，該控制端耦接該第一控制端、該第四控制端及該下拉電路，該第一端及該第三端耦接該輸入端，該第二端及該第六端耦接該輸出端，該第四端耦接該第五端及該第九端，該第七端耦接該第十端、該第二控制端及該第三控制端，該第八端耦接一第一參考電壓。
  2. 如請求項1之開關電路，其中，該控制端接收一控制訊號；當該控制訊號係一目標準位時，該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體導通，使得該輸入端與該輸出端形成訊號連接；當該控制訊號係非該目標準位時，該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體不導通，使得該輸入端與該輸出端不形成訊號連接。
  3. 如請求項2之開關電路，更包含： 一電壓偵測電路，耦接該第九端，用來偵測該第九端的一電壓，並且根據該電壓產生一電流； 一電流補償電路，耦接該電壓偵測電路及該第九端，用來根據該電流產生一補償電流； 其中，該補償電流被提供至該第九端。
  4. 如請求項3之開關電路，其中，該電壓偵測電路包含： 一第二電阻器，具有一第十一端及一第十二端，該第十二端耦接該第一參考電壓； 一第五電晶體，具有一第十三端、一第十四端及一第五控制端，該第十四端耦接該第十一端；以及 一運算放大器，具有一第一輸入端、一第二輸入端及一第一輸出端，該第一輸入端耦接該第九端，該第二輸入端耦接該第十一端及該第十四端，且該第一輸出端耦接該第五控制端。
  5. 如請求項2之開關電路，更包含： 一電壓偵測電路，耦接該第九端，用來偵測該第九端的一電壓，並且根據該電壓產生一中間電壓；以及 一電流補償電路，耦接該電壓偵測電路及該第九端，用來根據該中間電壓產生一補償電流； 其中，該補償電流被提供至該第九端。
  6. 如請求項5之開關電路，其中，該電壓偵測電路包含： 一第二電阻器，具有一第十一端及一第十二端，該第十二端耦接該第一參考電壓； 一第五電晶體，具有一第十三端、一第十四端及一第五控制端，該第十四端耦接該第十一端，該第十三端耦接一第二參考電壓；以及 一運算放大器，具有一第一輸入端、一第二輸入端及一第一輸出端，該第一輸入端耦接該第九端，該第二輸入端耦接該第十一端及該第十四端，該第一輸出端耦接該第五控制端並且輸出該中間電壓。
  7. 如請求項2之開關電路，更包含： 一電流偵測電路，耦接該第八端，用來偵測流經該第四電晶體之一第一電流以產生一第二電流；以及 一電流補償電路，耦接該電流偵測電路及該第九端，用來根據該第二電流產生一補償電流； 其中，該補償電流被提供至該第九端。
  8. 如請求項7之開關電路，其中，該電流偵測電路包含： 一電流源； 一第五電晶體，耦接於該電流源與該第一參考電壓之間，具有一第五控制端； 一第六電晶體，耦接該第四電晶體與該第一參考電壓之間，具有一第六控制端；以及 一第七電晶體，耦接該電流補償電路及該第一參考電壓，具有一第七控制端； 其中，該第五控制端、該第六控制端及該第七控制端互相耦接。
  9. 如請求項2之開關電路，更包含： 一第五電晶體，具有一第十一端、一第十二端及一第五控制端； 一第六電晶體，具有一第十三端、一第十四端及一第六控制端； 一第七電晶體，具有一第十五端、一第十六端及一第七控制端； 一第八電晶體，具有一第十七端、一第十八端及一第八控制端； 一第二電阻器，具有一第十九端及一第二十端； 一電壓偵測電路，用來產生一電流；以及 一電流補償電路，耦接該電壓偵測電路，用來根據該電流產生一補償電流； 其中，該第十一端及該第十三端電連接一節點，該第十二端及該第十六端耦接該輸出端，該第十四端耦接該第十五端及該第十九端，該第十七端耦接該第二十端、該第六控制端及該第七控制端，該第十八端耦接該第一參考電壓，該電壓偵測電路耦接該第九端、該第十九端與該節點的其中之一，以及該補償電流係被提供至該節點。
  10. 如請求項9之開關電路，其中，該電壓偵測電路包含： 一第三電阻器，具有一第二十一端及一第二十二端，該第二十二端耦接該第一參考電壓； 一第九電晶體，具有一第二十三端、一第二十四端及一第九控制端，該第二十四端耦接該第二十一端；以及 一運算放大器，具有一第一輸入端、一第二輸入端及一第一輸出端，該第一輸入端耦接該第九端、該第十九端與該節點的其中之一，該第二輸入端耦接該第二十一端及該第二十四端，且該第一輸出端耦接該第九控制端。
TW112100444A 2023-01-05 2023-01-05 開關電路 TWI819947B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112100444A TWI819947B (zh) 2023-01-05 2023-01-05 開關電路
US18/536,319 US20240235541A1 (en) 2023-01-05 2023-12-12 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112100444A TWI819947B (zh) 2023-01-05 2023-01-05 開關電路

Publications (2)

Publication Number Publication Date
TWI819947B true TWI819947B (zh) 2023-10-21
TW202429827A TW202429827A (zh) 2024-07-16

Family

ID=89858063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100444A TWI819947B (zh) 2023-01-05 2023-01-05 開關電路

Country Status (2)

Country Link
US (1) US20240235541A1 (zh)
TW (1) TWI819947B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208787A1 (en) * 2005-03-18 2006-09-21 Stmicroelectronics Inc. Analog switch with reduced parasitic bipolar transistor injection
US20110241755A1 (en) * 2010-03-31 2011-10-06 Auriga Measurement Systems, LLC High Power Radio Frequency (RF) Switch
US20120086499A1 (en) * 2010-10-12 2012-04-12 Alpha And Omega Semiconductor Incorporated Low leakage dynamic bi-directional body-snatching (lldbbs) scheme for high speed analog switches
WO2015189982A1 (ja) * 2014-06-13 2015-12-17 株式会社日立製作所 スイッチ回路およびこれを用いた超音波探触子ならびに超音波診断装置
WO2020098404A1 (zh) * 2018-11-14 2020-05-22 珠海格力电器股份有限公司 带电压隔离的低功耗pmos管衬底切换电路和集成芯片
TW202025635A (zh) * 2018-12-26 2020-07-01 新唐科技股份有限公司 電晶體開關電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208787A1 (en) * 2005-03-18 2006-09-21 Stmicroelectronics Inc. Analog switch with reduced parasitic bipolar transistor injection
US20110241755A1 (en) * 2010-03-31 2011-10-06 Auriga Measurement Systems, LLC High Power Radio Frequency (RF) Switch
US20120086499A1 (en) * 2010-10-12 2012-04-12 Alpha And Omega Semiconductor Incorporated Low leakage dynamic bi-directional body-snatching (lldbbs) scheme for high speed analog switches
WO2015189982A1 (ja) * 2014-06-13 2015-12-17 株式会社日立製作所 スイッチ回路およびこれを用いた超音波探触子ならびに超音波診断装置
WO2020098404A1 (zh) * 2018-11-14 2020-05-22 珠海格力电器股份有限公司 带电压隔离的低功耗pmos管衬底切换电路和集成芯片
TW202025635A (zh) * 2018-12-26 2020-07-01 新唐科技股份有限公司 電晶體開關電路

Also Published As

Publication number Publication date
TW202429827A (zh) 2024-07-16
US20240235541A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
JP3575453B2 (ja) 基準電圧発生回路
JP2008015925A (ja) 基準電圧発生回路
US8786324B1 (en) Mixed voltage driving circuit
CN114705904A (zh) 一种高精度过电流检测电路
US8723555B2 (en) Comparator circuit
JPH039411A (ja) 半導体装置のための電圧発生回路
JP2013090278A (ja) 出力回路
JP2008152706A (ja) 電圧発生回路
JPH0766014B2 (ja) Ｃｍｏｓパワ−オン検出回路
TWI819947B (zh) 開關電路
CN107688368B (zh) 缓冲级和控制电路
JP2004274207A (ja) バイアス電圧発生回路および差動増幅器
US11249118B2 (en) Current sensing circuit
US11249504B2 (en) Current generation circuit
JP4055123B2 (ja) 演算増幅器
JP7396774B2 (ja) 論理回路
TWI630403B (zh) 核心電源偵測電路以及輸入／輸出控制系統
CN118353432A (zh) 开关电路
JP6672067B2 (ja) 安定化電源回路
CN111721986A (zh) 一种宽输入共模电压范围电流检测放大器电路
CN113131881A (zh) 输出级电路和ab类放大器
TWI835651B (zh) 放大器電路
TWI657249B (zh) 電流感測電路
JP2010219486A (ja) 中間電位発生回路
KR20010026709A (ko) 기준 전압 발생 회로