TWI835651B - 放大器電路 - Google Patents
放大器電路 Download PDFInfo
- Publication number
- TWI835651B TWI835651B TW112117973A TW112117973A TWI835651B TW I835651 B TWI835651 B TW I835651B TW 112117973 A TW112117973 A TW 112117973A TW 112117973 A TW112117973 A TW 112117973A TW I835651 B TWI835651 B TW I835651B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- node
- coupled
- switch
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 101100478989 Caenorhabditis elegans swp-1 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- PHEDXBVPIONUQT-RGYGYFBISA-N phorbol 13-acetate 12-myristate Chemical compound C([C@]1(O)C(=O)C(C)=C[C@H]1[C@@]1(O)[C@H](C)[C@H]2OC(=O)CCCCCCCCCCCCC)C(CO)=C[C@H]1[C@H]1[C@]2(OC(C)=O)C1(C)C PHEDXBVPIONUQT-RGYGYFBISA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Abstract
本發明揭露了一種放大器電路,包含第一動態放大器及一第二動態放大器。第一動態放大器放大輸入電壓以產生中間電壓。第二動態放大器放大中間電壓以產生輸出電壓。第一動態放大器具有第一放大倍率,第二動態放大器具有第二放大倍率,放大器電路的放大倍率是第一放大倍率與第二放大倍率的乘積。
Description
本發明是關於放大器,尤其是關於動態放大器。
因為動態放大器(dynamic amplifier)不需要電流源提供一固定的直流(direct current, DC)電流,因此不會有靜態電流的消耗。再者,因為該電流源導通需要一跨壓,而且互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor, CMOS)製程電壓越來越低,所以該跨壓會使得放大器的輸出訊號的擺幅受限。基於上述的原因,動態放大器這類的不需要靜態電流又具有相對大的輸出擺幅的放大器近來廣為被應用在電路系統中。因此,提升動態放大器的性能成為本技術領域的一個重要的課題。
鑑於先前技術之不足,本發明之一目的在於提供一種放大器電路,以改善先前技術的不足。
本發明之一實施例提供一種放大器電路。放大器電路具有一第一輸入端、一第二輸入端、一第一輸出端、一第二輸出端、一第一節點、一第二節點、一第三節點、一第四節點、一第五節點、一第六節點、一第七節點、一第八節點、一第九節點及一第十節點。該放大器電路包含一第一動態放大器及一第二動態放大器。第一動態放大器包含一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第一電容器、一第一開關、一第二開關、一第三開關以及一第四開關。第二動態放大器包含一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第二電容器、一第五開關、一第六開關、一第七開關以及一第八開關。第一電晶體具有一第一端、一第二端及一第一控制端,其中,該第一端耦接該第一節點,該第二端耦接該第六節點,以及該第一控制端耦接該第一輸入端。第二電晶體具有一第三端、一第四端及一第二控制端,其中,該第三端耦接該第二節點,該第四端耦接該第六節點,以及該第二控制端耦接該第一輸入端。第三電晶體具有一第五端、一第六端及一第三控制端,其中,該第五端耦接該第一節點,該第六端耦接該第五節點,以及該第三控制端耦接該第二輸入端。第四電晶體具有一第七端、一第八端及一第四控制端,其中,該第七端耦接該第二節點,該第八端耦接該第五節點,以及該第四控制端耦接該第二輸入端。第一電容器具有一第九端及一第十端,其中,該第九端耦接該第三節點且該第十端耦接該第四節點。第一開關耦接於該第三節點與一第一參考電壓之間。第二開關耦接於該第四節點與一第二參考電壓之間。第三開關耦接於該第一節點與該第三節點之間。第四開關耦接於該第二節點與該第四節點之間。第五電晶體具有一第十一端、一第十二端及一第五控制端,其中,該第十一端耦接該第七節點,該第十二端耦接該第一輸出端,以及該第五控制端耦接該第六節點。第六電晶體具有一第十三端、一第十四端及一第六控制端,其中,該第十三端耦接該第八節點,該第十四端耦接該第一輸出端,以及該第六控制端耦接該第六節點。第七電晶體具有一第十五端、一第十六端及一第七控制端,其中,該第十五端耦接該第七節點,該第十六端耦接該第二輸出端,以及該第七控制端耦接該第五節點。第八電晶體具有一第十七端、一第十八端及一第八控制端,其中,該第十七端耦接該第八節點,該第十八端耦接該第二輸出端,以及該第八控制端耦接該第五節點。第二電容器具有一第十九端及一第二十端,其中,該第十九端耦接該第九節點且該第二十端耦接該第十節點。第五開關耦接於該第九節點與一第三參考電壓之間。第六開關耦接於該第十節點與一第四參考電壓之間。第七開關耦接於該第七節點與該第九節點之間。第八開關耦接於該第八節點與該第十節點之間。
本發明之實施例所體現的技術手段可以改善先前技術之缺點的至少其中之一,因此本發明相較於先前技術可以提升動態放大器的性能。
有關本發明的特徵、實作與功效,茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含放大器電路。由於本發明之放大器電路所包含之部分元件單獨而言可能為已知元件,因此在不影響該裝置發明之充分揭露及可實施性的前提下,以下說明對於已知元件的細節將予以節略。
圖1是本發明放大器電路之一實施例的電路圖。放大器電路100包含動態放大器101及動態放大器102。輸入端IN1及輸入端IN2為放大器電路100的輸入端,輸出端OUT1及輸出端OUT2為放大器電路100的輸出端。
請注意,為了讓以下的討論專注於本案之技術特徵,圖1省略耦接於節點N5、節點N6、輸出端OUT1及輸出端OUT2的負載電容。本技術領域具有通常知識者熟悉負載電容的用途,故不再贅述。請注意,節點N5及節點N6亦可以不耦接負載電容。
動態放大器101具有輸入端IN1、輸入端IN2、節點N1、節點N2、節點N3、節點N4、節點N5及節點N6,並且包含電晶體MP1、電晶體MN1、電晶體MP2、電晶體MN2、電容器C1、開關SWp1、開關SWn1、開關SWp2及開關SWn2。
動態放大器101放大輸入電壓Vin+及輸入電壓Vin-(分別透過輸入端IN1及輸入端IN2輸入動態放大器101)以產生中間電壓Vx+(即,節點N5上的電壓)及中間電壓Vx-(即,節點N6上的電壓)。輸入電壓Vin+與輸入電壓Vin-是一對差動訊號。中間電壓Vx+與中間電壓Vx-是一對差動訊號。中間電壓Vx+與中間電壓Vx-是輸入電壓Vin+與輸入電壓Vin-經過動態放大器101放大後的訊號。
電晶體MP1是一個P型金氧半場效電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor,以下簡稱PMOS電晶體)。電晶體MP1的源極耦接或電連接節點N1;電晶體MP1的汲極耦接或電連接節點N6;電晶體MP1的閘極(控制端)耦接或電連接輸入端IN1。
電晶體MN1是一個N型金氧半場效電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor,以下簡稱NMOS電晶體)。電晶體MN1的源極耦接或電連接節點N2;電晶體MN1的汲極耦接或電連接節點N6;電晶體MN1的閘極耦接或電連接輸入端IN1。
電晶體MP2是一個PMOS電晶體。電晶體MP2的源極耦接或電連接節點N1;電晶體MP2的汲極耦接或電連接節點N5;電晶體MP2的閘極耦接或電連接輸入端IN2。
電晶體MN2是一個NMOS電晶體。電晶體MN2的源極耦接或電連接節點N2;電晶體MN2的汲極耦接或電連接節點N5;電晶體MN2的閘極耦接或電連接輸入端IN2。
開關SWp1的一端耦接參考電壓VH1(即,開關SWp1接收參考電壓VH1);開關SWp1的另一端耦接或電連接節點N3(即,電容器C1的一端)。
開關SWn1的一端耦接參考電壓VL1(即,開關SWn1接收參考電壓VL1);開關SWn1的另一端耦接或電連接節點N4(即,電容器C1的另一端)。
開關SWp2的一端耦接或電連接節點N1;開關SWp2的另一端耦接或電連接節點N3。
開關SWn2的一端耦接或電連接節點N2;開關SWn2的另一端耦接或電連接節點N4。
動態放大器102具有輸出端OUT1、輸出端OUT2、節點N5、節點N6、節點N7、節點N8、節點N9及節點N10,並且包含電晶體MP3、電晶體MN3、電晶體MP4、電晶體MN4、電容器C2、開關SWp3、開關SWn3、開關SWp4及開關SWn4。
動態放大器102放大中間電壓Vx+及中間電壓Vx-(分別透過節點N5及節點N6輸入動態放大器102)以產生輸出電壓Vout+及輸出電壓Vout-(分別透過輸出端OUT1及輸出端OUT2輸出)。輸出電壓Vout+及輸出電壓Vout-是一對差動訊號。輸出電壓Vout+與輸出電壓Vout-是中間電壓Vx+與中間電壓Vx-經過動態放大器102放大後的訊號。
電晶體MP3是一個PMOS電晶體。電晶體MP3的源極耦接或電連接節點N7;電晶體MP3的汲極耦接或電連接輸出端OUT1;電晶體MP1的閘極耦接或電連接節點N6。
電晶體MN3是一個NMOS電晶體。電晶體MN3的源極耦接或電連接節點N8;電晶體MN3的汲極耦接或電連接輸出端OUT1;電晶體MN3的閘極耦接或電連接節點N6。
電晶體MP4是一個PMOS電晶體。電晶體MP4的源極耦接或電連接節點N7;電晶體MP4的汲極耦接或電連接輸出端OUT2;電晶體MP4的閘極耦接或電連接節點N5。
電晶體MN4是一個NMOS電晶體。電晶體MN4的源極耦接或電連接節點N8;電晶體MN4的汲極耦接或電連接輸出端OUT2;電晶體MN4的閘極耦接或電連接節點N5。
開關SWp3的一端耦接參考電壓VH2(即,開關SWp3接收參考電壓VH2);開關SWp3的另一端耦接或電連接節點N9(即,電容器C2的一端)。
開關SWn3的一端耦接參考電壓VL2(即,開關SWn3接收參考電壓VL2);開關SWn3的另一端耦接或電連接節點N10(即,電容器C2的另一端)。
開關SWp4的一端耦接或電連接節點N7;開關SWp4的另一端耦接或電連接節點N9。
開關SWn4的一端耦接或電連接節點N8;開關SWn4的另一端耦接或電連接節點N10。
圖2顯示本發明多個時脈之一實施例的波形圖。放大器電路100根據圖2的時脈操作。當時脈Φ1為第一準位(在圖2的例子中為低準位,但不以此為限)時,開關SWp1及開關SWn1導通,且開關SWp2及開關SWn2不導通。當時脈Φ1為第二準位(在圖2的例子中為高準位,但不以此為限)時,開關SWp1及開關SWn1不導通,且開關SWp2及開關SWn2導通。當時脈Φ2為第一準位時,開關SWp3及開關SWn3導通,且開關SWp4及開關SWn4不導通。當時脈Φ2為第二準位時,開關SWp3及開關SWn3不導通,且開關SWp4及開關SWn4導通。
當時脈Φ1為第一準位時,動態放大器101被重置(包含但不限於電晶體MP1、電晶體MN1、電晶體MP2、電晶體MN2及負載電容(如果有)的端電壓被重置),以及當時脈Φ2為第一準位時,動態放大器102被重置(包含但不限於電晶體MP3、電晶體MN3、電晶體MP4、電晶體MN4及負載電容的端電壓被重置)。重置電晶體及負載電容的操作細節為本技術領域具有通常知識者所熟知,故不再贅述。
時脈Φ1與時脈Φ2不重疊(non-overlapping)(即,不同時為高準位或不同時為低準位,在圖2的例子中,時脈Φ1與時脈Φ2不同時為高準位)。
因為放大器電路100在一次的放大操作中(對應於一個週期T)可以對輸入電壓Vin+及輸入電壓Vin-進行兩次放大(分別由動態放大器101在時脈Φ1為第二準位時執行(例如,圖2之時間點T1與時間點T2之間)以及由動態放大器102在時脈Φ2為第二準位時執行(例如,圖2之時間點T3與時間點T4之間)),所以放大器電路100具有相對大的放大倍率。假設動態放大器101的放大倍率是A1,而動態放大器102的放大倍率是A2,則放大器電路100的整體放大倍率(或等效放大倍率)是A1*A2。
在一些實施例中,放大倍率A1等於放大倍率A2。在其他的實施例中,放大倍率A1不等於放大倍率A2。
因為動態放大器101的放大倍率A1與電容器C1上的電荷量成比例(電荷量愈高,放大倍率愈大),而且動態放大器102的放大倍率A2與電容器C2上的電荷量成比例,所以可以採用以下的技術手段來調整放大倍率A1與放大倍率A2:(1)調整電容器C1的電容值與電容器C2的電容值;(2)調整參考電壓VH1、參考電壓VL1、參考電壓VH2及參考電壓VL2;及/或(3)調整時脈Φ1位於第二準位的時長(即,T2-T1)與時脈Φ2位於第二準位的時長(即,T4-T3)。也就是說,電路設計者具有相當大的彈性決定放大器電路100的放大倍率。
在一些實施例中,電容器C1的電容值可以等於或不等於電容器C2的電容值。
在一些實施例中,參考電壓VH1與參考電壓VL1的差值可以等於或不等於參考電壓VH2與參考電壓VL2的差值。舉例來說,參考電壓VH1可以等於或不等於參考電壓VH2。舉例來說,參考電壓VL1可以等於或不等於參考電壓VL2。
在一些實施例中,時脈Φ1位於第二準位的時長(即,T2-T1)可以等於或不等於時脈Φ2位於第二準位的時長(即,T4-T3)。
放大器電路100的設計便於放大器電路100應用於多個電壓領域(voltage domain),提高放大器電路100的實用性。也就是說,動態放大器101的電壓領域可以是高(低)電壓領域,而動態放大器102的電壓領域可以是低(高)電壓領域。
以動態放大器101操作於高電壓領域且動態放大器102操作於低電壓領域為例。當輸入電壓Vin+及輸入電壓Vin-的範圍較大(或是兩者的共模電壓較大)時,動態放大器101可以操作於高電壓領域;此時電晶體MP1、電晶體MN1、電晶體MP2及電晶體MN2可以是耐高壓(例如,1.8 V或3.3 V)元件。當動態放大器102所要驅動的負載較重時,動態放大器102需要較高的操作速度以及較高的驅動能力;此時動態放大器102可以操作於低電壓領域(電晶體MP3、電晶體MN3、電晶體MP4及電晶體MN4可以是低壓(例如,0.5 V或1 V)元件)。
在其他的實施例中,動態放大器101操作於低電壓領域(電晶體MP1、電晶體MN1、電晶體MP2及電晶體MN2可以是低壓元件),並且動態放大器102操作於高電壓領域(電晶體MP3、電晶體MN3、電晶體MP4及電晶體MN4可以是耐高壓元件)。
當動態放大器101操作於高電壓領域且動態放大器102操作於低電壓領域時,參考電壓VH1可以設計為大於參考電壓VH2。當動態放大器101操作於低電壓領域且動態放大器102操作於高電壓領域時,參考電壓VH1可以設計為小於參考電壓VH2。
在其他的實施例中,動態放大器101與動態放大器102可以操作在相同的電壓領域,且放大器電路100的所有電晶體都是相同種類的元件(即,皆為高壓元件或低壓元件)。
在其他的實施例中,參考電壓VH1不等於參考電壓VH2且參考電壓VL1不等於參考電壓VL2,但放大器電路100的所有電晶體都是相同種類的元件。
在另一實施例中,參考電壓VH1等於參考電壓VH2且參考電壓VL1等於參考電壓VL2。
請注意,前揭圖示中,元件之形狀、尺寸及比例僅為示意,係供本技術領域具有通常知識者瞭解本發明之用,非用以限制本發明。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可根據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:放大器電路
101,102:動態放大器
C1,C2:電容器
IN1,IN2:輸入端
MN1,MN2,MN3,MN4,MP1,MP2,MP3,MP4:電晶體
N1,N2,N3,N4,N5,N6,N7,N8,N9,N10:節點
OUT1,OUT2:輸出端
SWn1,SWn2,SWn3,SWn4,SWp1,SWp2,SWp3,SWp4:開關
VH1,VH2,VL1,VL2:參考電壓
Vin-,Vin+:輸入電壓
Vout-,Vout+:輸出電壓
Vx-,Vx+:中間電壓
Φ1,Φ2:時脈
T:週期
T1,T2,T3,T4:時間點
圖1是本發明放大器電路之一實施例的電路圖;以及
圖2顯示本發明多個時脈之一實施例的波形圖。
100:放大器電路
101,102:動態放大器
C1,C2:電容器
IN1,IN2:輸入端
MN1,MN2,MN3,MN4,MP1,MP2,MP3,MP4:電晶體
N1,N2,N3,N4,N5,N6,N7,N8,N9,N10:節點
OUT1,OUT2:輸出端
SWn1,SWn2,SWn3,SWn4,SWp1,SWp2,SWp3,SWp4:開關
VH1,VH2,VL1,VL2:參考電壓
Vin-,Vin+:輸入電壓
Vout-,Vout+:輸出電壓
Vx-,Vx+:中間電壓
Claims (10)
- 一種放大器電路,具有一第一輸入端、一第二輸入端、一第一輸出端、一第二輸出端、一第一節點、一第二節點、一第三節點、一第四節點、一第五節點、一第六節點、一第七節點、一第八節點、一第九節點及一第十節點,該放大器電路包含:一第一動態放大器,包含:一第一電晶體,具有一第一端、一第二端及一第一控制端,其中,該第一端耦接該第一節點,該第二端耦接該第六節點,以及該第一控制端耦接該第一輸入端;一第二電晶體,具有一第三端、一第四端及一第二控制端,其中,該第三端耦接該第二節點,該第四端耦接該第六節點,以及該第二控制端耦接該第一輸入端;一第三電晶體,具有一第五端、一第六端及一第三控制端,其中,該第五端耦接該第一節點,該第六端耦接該第五節點,以及該第三控制端耦接該第二輸入端;一第四電晶體,具有一第七端、一第八端及一第四控制端,其中,該第七端耦接該第二節點,該第八端耦接該第五節點,以及該第四控制端耦接該第二輸入端;一第一電容器,具有一第九端及一第十端,其中,該第九端耦接該第三節點且該第十端耦接該第四節點;一第一開關,耦接於該第三節點與一第一參考電壓之間; 一第二開關,耦接於該第四節點與一第二參考電壓之間;一第三開關,耦接於該第一節點與該第三節點之間;以及一第四開關,耦接於該第二節點與該第四節點之間;以及一第二動態放大器,包含:一第五電晶體,具有一第十一端、一第十二端及一第五控制端,其中,該第十一端耦接該第七節點,該第十二端耦接該第一輸出端,以及該第五控制端耦接該第六節點;一第六電晶體,具有一第十三端、一第十四端及一第六控制端,其中,該第十三端耦接該第八節點,該第十四端耦接該第一輸出端,以及該第六控制端耦接該第六節點;一第七電晶體,具有一第十五端、一第十六端及一第七控制端,其中,該第十五端耦接該第七節點,該第十六端耦接該第二輸出端,以及該第七控制端耦接該第五節點;一第八電晶體,具有一第十七端、一第十八端及一第八控制端,其中,該第十七端耦接該第八節點,該第十八端耦接該第二輸出端,以及該第八控制端耦接該第五節點;一第二電容器,具有一第十九端及一第二十端,其中,該第十九端耦接該第九節點且該第二十端耦接該第十節點;一第五開關,耦接於該第九節點與一第三參考電壓之間;一第六開關,耦接於該第十節點與一第四參考電壓之間;一第七開關,耦接於該第七節點與該第九節點之間;以及一第八開關,耦接於該第八節點與該第十節點之間; 其中,該第三開關與該第四開關同時導通或同時不導通,該第七開關與該第八開關同時導通或同時不導通。
- 如請求項1之放大器電路,其中,該第一開關、該第二開關、該第三開關、該第四開關、該第五開關、該第六開關、該第七開關及該第八開關根據一第一時脈及一第二時脈操作,該第一時脈與該第二時脈不同時為一第二準位;當該第一時脈為一第一準位時,該第一開關及該第二開關導通且該第三開關及該第四開關不導通;當該第一時脈為該第二準位時,該第一開關及該第二開關不導通且該第三開關及該第四開關導通;當該第二時脈為該第一準位時,該第五開關及該第六開關導通且該第七開關及該第八開關不導通;當該第二時脈為該第二準位時,該第五開關及該第六開關不導通且該第七開關及該第八開關導通。
- 如請求項2之放大器電路,其中,該第一時脈為該第二準位的一時長等於該第二時脈為該第二準位的一時長。
- 如請求項1之放大器電路,其中,該第一參考電壓與該第二參考電壓的一差值等於該第三參考電壓與該第四參考電壓的一差值。
- 如請求項1之放大器電路,其中,該第一電容器的一電容值等於該第二電容器的一電容值。
- 如請求項1之放大器電路,其中,該第一參考電壓等於該第三參考電壓。
- 如請求項1之放大器電路,其中,該第二參考電壓等於該第四參考電壓。
- 如請求項1之放大器電路,其中,該第一參考電壓等於該第三參考電壓,且該第二參考電壓等於該第四參考電壓。
- 如請求項1之放大器電路,其中,該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體係耐高壓元件,且該第五電晶體、該第六電晶體、該第七電晶體及該第八電晶體係低壓元件。
- 如請求項1之放大器電路,其中,該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體係低壓元件,且該第五電晶體、該第六電晶體、該第七電晶體及該第八電晶體係耐高壓元件。
Publications (1)
Publication Number | Publication Date |
---|---|
TWI835651B true TWI835651B (zh) | 2024-03-11 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230046277A1 (en) | 2021-08-16 | 2023-02-16 | Qualcomm Incorporated | Output common-mode control for dynamic amplifiers |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230046277A1 (en) | 2021-08-16 | 2023-02-16 | Qualcomm Incorporated | Output common-mode control for dynamic amplifiers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI530096B (zh) | Transmission and semiconductor devices | |
US7554379B2 (en) | High-speed, low-power level shifter for mixed signal-level environments | |
US10855265B2 (en) | Comparison circuit | |
TWI661671B (zh) | 動態放大器及晶片 | |
JP2005354266A (ja) | 電圧比較器回路 | |
KR20090031675A (ko) | 부스트된 전하 회로 | |
TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
JP2007329518A (ja) | チョッパ型コンパレータ | |
WO2018055666A1 (ja) | インターフェース回路 | |
US8988146B1 (en) | Voltage amplifier for capacitive sensing devices using very high impedance | |
JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
TWI835651B (zh) | 放大器電路 | |
JP2008187642A (ja) | 差動信号比較器 | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
JP4658868B2 (ja) | 増幅回路 | |
TWI819947B (zh) | 開關電路 | |
JP2002118427A (ja) | 演算増幅回路 | |
TWI790909B (zh) | 高速緩衝放大器 | |
KR20050073755A (ko) | 차동증폭기 | |
US20230336176A1 (en) | Level shifter circuit, corresponding device and method | |
JP2012156826A (ja) | コンパレータ | |
TW202308299A (zh) | 電荷引導式放大電路及其控制方法 | |
US9503078B1 (en) | Method and apparatus for charge transfer | |
US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
TWM628475U (zh) | 低功耗高性能電位轉換電路 |