TWI790909B - 高速緩衝放大器 - Google Patents

Abstract

一種高速緩衝放大器，包含輸入級，其包含第一通道以接收差動輸入， 及第二通道以接收該差動輸入；中間級，其包含第一電流源以接收第二通道的輸出且電性連接電源，第二電流源以接收第一通道的輸出且電性連接地，及浮動電流源以電性連接於第一電流源與第二電流源之間；及輸出級，其耦接中間級以產生輸出電壓。分流電路電性連接於第一電流源與第二電流源之間，用以繞過浮動電流源。

Description

高速緩衝放大器

本發明係有關一種放大器，特別是關於一種高速緩衝(buffer)放大器。

液晶顯示器(LCD)為平板顯示器的一種，其藉由調節液晶面板當中的液晶(liquid crystal)以顯示視覺訊息。液晶顯示器的液晶面板通常使用驅動器來驅動，例如閘極驅動器(或掃描驅動器)與源極驅動器(或資料驅動器)，其藉由時序控制器來協調。

軌對軌AB級(rail-to-rail class-AB)放大器經常使用於液晶顯示器的驅動器，揭露於“適用於超大型積體電路元件庫的小型能源效率的3伏特互補金屬氧化物半導體的軌對軌輸出入運算放大器(A compact power-efficient 3 V CMOS rail-to-rail input/output operational amplifier for VLSI cell libraries)”，美國電機電子工程師學會固態電路期刊(IEEE Journal of Solid-State Circuits)，第29卷，第12號，1994年12月，其內容視為本說明書的一部份。低的穩定時間(settling time)是液晶顯示器的驅動器的重要參數，用以確保液晶顯示器的效能，特別是大型或高解析液晶顯示器。穩定時間定義為施以理想的瞬時階梯(step)輸入，放大器進入並維持於預設誤差範圍內所需時間。

因此亟需提出一種新穎的機制，用以改善適用於液晶顯示器的緩衝放大器的穩定時間。

鑑於上述，本發明實施例的目的之一在於提出一種具改善穩定時間的高速緩衝放大器。

根據本發明實施例，高速緩衝放大器包含輸入級、中間級及輸出級。輸入級包含第一通道以接收差動輸入，及第二通道以接收該差動輸入。中間級包含第一電流源以接收第二通道的輸出且電性連接電源，第二電流源以接收第一通道的輸出且電性連接地，及浮動電流源以電性連接於第一電流源與第二電流源之間。輸出級耦接中間級以產生輸出電壓。中間級包含分流電路，電性連接於第一電流源與第二電流源之間，用以繞過浮動電流源。

100:高速緩衝放大器

11:輸入級

111:第一通道

112:第二通道

12:中間級

121:第一電流源

122:第二電流源

123:浮動電流源

124:分流電路

13:輸出級

Vip,Vin:差動輸入

Vout:輸出節點

VDD:電源

Vb1:第一偏壓

Vb2:第二偏壓

Vb3~Vb10:偏壓

M1~M20:電晶體

M12x:第一分流電晶體

M18x:第二分流電晶體

M11x:第三分流電晶體

M17x:第四分流電晶體

MpL1:第一輸出電晶體

MnL1:第二輸出電晶體

MpL2:第三輸出電晶體

MnL2:第四輸出電晶體

n9:第一中間節點

n10:第二中間節點

n5:第三中間節點

n6:第四中間節點

n13:第一連接節點

n14:第二連接節點

n12:第三連接節點

n8:第四連接節點

n11:第一耦接節點

n7:第二耦接節點

第一圖顯示本發明實施例的高速緩衝放大器的方塊圖。

第二圖顯示本發明實施例的高速緩衝放大器(第一圖)的電路圖。

第一圖顯示本發明實施例的高速緩衝放大器100的方塊圖，第二圖顯示本發明實施例的高速緩衝放大器100(第一圖)的電路圖。

在本實施例中，高速緩衝放大器(以下簡稱放大器)100可包含輸入級11、中間級12及輸出級13。

本實施例的輸入級11可包含第一通道111，其接收差動(differential)輸入Vip與Vin，且包含第一型電晶體(例如P型金屬氧化物半導體(PMOS)電晶體)M1-M4。其中，電晶體M1-M2串聯(其中電晶體M1耦接電源VDD)以形成第一偏壓分支(bias branch)，其偏壓為Vb3-Vb4，電晶體M3-M4並聯且源極(source)連接在一起以形成第一源極耦接差動對(source-coupled differential pair)，再連接至第一偏壓分支(的電晶體M2)。

本實施例的輸入級11可包含第二通道112，其接收差動輸入Vip與Vin，且包含第二型電晶體(例如N型金屬氧化物半導體(NMOS)電晶體)M5-M8。其中，電晶體M5-M6串聯(其中電晶體M5耦接地)以形成第二偏壓分支，其偏壓為Vb5-Vb6，電晶體M7-M8並聯且源極連接在一起以形成第二源極耦接差動對，再連接至第二偏壓分支(的電晶體M6)。

本實施例的中間級12可包含第一電流源(current source)121，其接收第二通道112的輸出，且電性連接電源VDD。第一電流源121可包含第一型電晶體M9-M12。其中，電晶體M9、M11串聯於第一中間節點n9(其中電晶體M9耦接電源VDD)，以形成第一電流分支；電晶體M10、M12串聯於第二中間節點n10(其中電晶體M10耦接電源VDD)，以形成第二電流分支。第一電流分支與第二電流分支的相應電晶體的閘極(gate)耦接一起。例如，鄰近電源VDD的電晶體M9-M10的閘極耦接於第一耦接節點n11，其再連接至電晶體M11的汲極(drain)。第一中間節點n9與第二中間節點n10分別連接至第二源極耦接差動對M7-M8的汲極。電晶體M11-M12的閘極連接至第一偏壓Vb1。

本實施例的中間級12可包含第二電流源122，其接收第一通道111的輸出，且電性連接地。第二電流源122可包含第二型電晶體M17-M20。其中，電晶體M17、M19串聯於第三中間節點n5(其中電晶體M19耦接地)，以形成第三電流分支；電晶體M18、M20串聯於第四中間節點n6(其中電晶體M20耦接地)，以形成第四電流分支。第三電流分支與第四電流分支的相應電晶體的閘極耦接一起。例如，鄰近地的電晶體M19-M20的閘極耦接於第二耦接節點n7，其再連接至電晶體M17的汲極。第三中間節點n5與第四中間節點n6分別連接至第一源極耦接差動對M3-M4的汲極。電晶體M17-M18的閘極連接至第二偏壓Vb2。

本實施例的中間級12可包含浮動(floating)電流源123(其包含第一型電晶體M15-M16與第二型電晶體M13-M14)，電性連接於第一電流源121與第二電流源122之間。其中，電晶體M13、M15並聯以形成第一浮動分支，其連接於第一電流源121的第一電流分支M9/M11(於第一連接節點n13)與電二電流源122的 第三電流分支M17/M19(於第二連接節點n14)之間。電晶體M14、M16並聯以形成第二浮動分支，其連接於第一電流源121的第二電流分支M10/M12(於第三連接節點n12)與電二電流源122的第四電流分支M18/M20(於第四連接節點n8)之間。電晶體M13-M16的閘極分別連接至偏壓Vb7-Vb10。相同型的電晶體M13-M14/M15-M16的閘極通常連接至相同偏壓。

值得注意的是，第三連接節點n12與第四連接節點n8分別作為中間級12的第一輸出節點與第二輸出節點。

根據本實施例的特徵之一，中間級12可包含分流(shunt)電路124，其電性連接於第一電流源121與第二電流源122之間，用以繞過(bypass)浮動電流源123。分流電路124可包含(第一型)第一分流電晶體M12x與(第二型)第二分流電晶體M18x。其中，第一分流電晶體M12x的源極與汲極分別連接至第二中間節點n10與第四連接節點n8，其閘極連接至第一偏壓Vb1；且第二分流電晶體M18x的源極與汲極分別連接至第四中間節點n6與第三連接節點n12，其閘極連接至第二偏壓Vb2。再者，分流電路124可包含(第一型)第三分流電晶體M11x與(第二型)第四分流電晶體M17x。其中，第三分流電晶體M11x的源極與汲極分別連接至第一中間節點n9與第二連接節點n14，其閘極連接至第一偏壓Vb1；且第四分流電晶體M17x的源極與汲極分別連接至第三中間節點n5與第一連接節點n13，其閘極連接至第二偏壓Vb2。

換句話說，第一分流電晶體M12x與電晶體M12並聯，但繞過第二浮動分支M14/M16；且第二分流電晶體M18x與電晶體M18並聯，但繞過第二浮動分支M14/M16。再者，第三分流電晶體M11x與電晶體M11並聯，但繞過第一浮動分支M13/M15；且第四分流電晶體M17x與電晶體M17並聯，但繞過第一浮動分支M13/M15。

由於第一分流電晶體M12x的汲極連接至第四連接節點n8，而非如電晶體M12連接至第三連接節點n12，因此信號可繞過電晶體M12、M16而快速影響第四連接節點n8(亦即中間級12的第二輸出節點)，因而加速放大器100的反應。 類似的情形，由於第二分流電晶體M18x的汲極連接至第三連接節點n12，而非如電晶體M18連接至第四連接節點n8，因此信號可繞過電晶體M18、M14而快速影響第三連接節點n12(亦即中間級12的第一輸出節點)，因而加速放大器100的反應。

本實施例的輸出級13耦接中間級12的第一輸出節點與第二輸出節點，用以於(輸出級13的)輸出節點Vout產生輸出電壓。輸出級13可包含第一輸出分支，其包含(第一型)第一輸出電晶體MpL1與(第二型)第二輸出電晶體MnL1，串聯於電源VDD與地之間。第一輸出電晶體MpL1與第二輸出電晶體MnL1的閘極分別耦接中間級12的第一輸出節點與第二輸出節點。

本實施例的輸出級13可包含第二輸出分支，其包含(第一型)第三輸出電晶體MpL2與(第二型)第四輸出電晶體MnL2，(於輸出級13的輸出節點Vout)串聯於電源VDD與地之間。第三輸出電晶體MpL2與第四輸出電晶體MnL2的閘極分別耦接中間級12的第一輸出節點與第二輸出節點。

於操作時，當Vip與Vin之間的差動輸入電壓增加時，第二中間節點n10的電壓跟著減少。接著，第三連接節點n12的電壓減少，且第四連接節點n8的電壓也減少。因此，輸出節點Vout的輸出電壓增加。值得注意的是，藉由第一分流電晶體M12x，一些信號可繞過電晶體M12、M16而到達第四連接節點n8，以快速影響輸出節點Vout。

相反地，當Vip與Vin之間的差動輸入電壓減少時，第四中間節點n6的電壓跟著減少。接著，第四連接節點n8的電壓減少，且第三連接節點n12的電壓也減少。因此，輸出節點Vout的輸出電壓減少。值得注意的是，藉由第二分流電晶體M18x，一些信號可繞過電晶體M18、M14而到達第三連接節點n12，以快速影響輸出節點Vout。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100:高速緩衝放大器

11:輸入級

111:第一通道

112:第二通道

12:中間級

121:第一電流源

122:第二電流源

123:浮動電流源

124:分流電路

13:輸出級

Vip,Vin:差動輸入

Claims (10)

1. 一種高速緩衝放大器，包含：一輸入級，其包含第一通道以接收差動輸入，及第二通道以接收該差動輸入；一中間級，其包含第一電流源以接收該第二通道的輸出且電性連接電源，第二電流源以接收該第一通道的輸出且電性連接地，及浮動電流源以電性連接於該第一電流源與該第二電流源之間；及一輸出級，其耦接該中間級以產生輸出電壓；其中該中間級包含一分流電路，電性連接於該第一電流源與該第二電流源之間，用以繞過該浮動電流源，該分流電路包含第一分流電晶體及第二分流電晶體，其中該第一分流電晶體之一端以電性連接於該第二通道的輸出且另一端以電性連接於該第二電流源與該浮動電流源之間的連接節點以繞過該浮動電源，該第二分流電晶體之一端以電性連接於該第一通道的輸出且另一端以電性連接於該第一電流源與該浮動電流源之間的連接節點以繞過該浮動電源。
2. 如請求項1之高速緩衝放大器，其中該第一電流源包含：一第一電流分支，電性連接於該電源與第一連接節點之間，該第一電流分支包含連接於第一中間節點的電晶體；及一第二電流分支，電性連接於該電源與第三連接節點之間，該第二電流分支包含連接於第二中間節點的電晶體。
3. 如請求項2之高速緩衝放大器，其中該第二電流源包含：一第三電流分支，電性連接於該地與第二連接節點之間，該第三電流分支包含連接於第三中間節點的電晶體；及一第四電流分支，電性連接於該地與第四連接節點之間，該第四電流分支包含連接於第四中間節點的電晶體。
4. 如請求項3之高速緩衝放大器，其中該浮動電流源包含：一第一浮動分支，電性連接於該第一連接節點與該第二連接節點之間；及一第二浮動分支，電性連接於該第三連接節點與該第四連接節點之間。
5. 如請求項4之高速緩衝放大器，其中該第一分流電晶體的源極與汲極分別連接該第二中間節點與該第四連接節點；及該第二分流電晶體的源極與汲極分別連接該第四中間節點與該第三連接節點。
6. 如請求項5之高速緩衝放大器，其中該第一分流電晶體包含P型金屬氧化物半導體電晶體，且該第二分流電晶體包含N型金屬氧化物半導體電晶體。
7. 如請求項4之高速緩衝放大器，其中該分流電路包含：一第三分流電晶體，其源極與汲極分別連接該第一中間節點與該第二連接節點；及一第四分流電晶體，其源極與汲極分別連接該第三中間節點與該第一連接節點。
8. 如請求項7之高速緩衝放大器，其中該第三分流電晶體包含P型金屬氧化物半導體電晶體，且該第四分流電晶體包含N型金屬氧化物半導體電晶體。
9. 如請求項3之高速緩衝放大器，其中該第一通道包含：一第一偏壓分支，電性連接至該電源，該第一偏壓分支包含串聯的電晶體；及一第一源極耦接差動對，包含並聯的電晶體，其源極連接在一起且連接至該第一偏壓分支； 其中該第一源極耦接差動對的汲極分別連接至該第三中間節點與該第四中間節點。
10. 如請求項3之高速緩衝放大器，其中該第二通道包含：一第二偏壓分支，電性連接至該地，該第二偏壓分支包含串聯的電晶體；及一第二源極耦接差動對，包含並聯的電晶體，其源極連接在一起且連接至該第二偏壓分支；其中該第二源極耦接差動對的汲極分別連接至該第一中間節點與該第二中間節點。

Images