CN219499351U - 轨对轨差分放大器及电子设备 - Google Patents
轨对轨差分放大器及电子设备 Download PDFInfo
- Publication number
- CN219499351U CN219499351U CN202320027400.6U CN202320027400U CN219499351U CN 219499351 U CN219499351 U CN 219499351U CN 202320027400 U CN202320027400 U CN 202320027400U CN 219499351 U CN219499351 U CN 219499351U
- Authority
- CN
- China
- Prior art keywords
- differential pair
- differential
- rail
- input
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
本实用新型提出了一种轨对轨差分放大器及电子设备,涉及集成电路技术领域,包括:第一差分输入模块和第二差分输入模块,其中,第一差分输入模块包括第一差分对和第二差分对,第二差分输入模块包括第三差分对和第四差分对;第一尾流管和第二尾流管,分别与第一差分输入模块和第二差分输入模块相连的电流镜模块;与电流镜模块相连的输出及共模反馈模块;第二差分对和第四差分对用于在第一差分对或第三差分对断开时,保持导通状态。由此,由于第二差分对和第四差分对在第一差分对或第三差分对断开时,保持导通状态,可以使第一尾流管和第二尾流管始终开启,不需要恢复时间,增强轨间放大器输入对,很好的提高放大器输出线性度和谐波失真性能。
Description
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种轨对轨差分放大器及电子设备。
背景技术
通常,轨对轨全差分放大器包括NMOS(N-Metal-Oxide-Semiconductor,N型金属-氧化物-半导体)输入对和PMOS(positive channel Metal Oxide Semiconductor,正沟道金属氧化物半导体)输入对,输入对的电压输入信号在正电源和负电源之间进行摆动。
通常,当输入信号电平接近负电源时输入NMOS对关闭,当输入信号电平接近正电源时输入PMOS对关闭。
然而,由于关闭的NMOS或PMOS通常是需要一段时间才能恢复到正常运行状态,容易造成放大器的输出失真。
实用新型内容
本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。
本实用新型第一方面实施例提出了一种轨对轨差分放大器,包括第一差分输入模块,其中,所述第一差分输入模块包括:
第一差分输入模块和第二差分输入模块,其中,所述第一差分输入模块包括第一差分对和第二差分对,所述第二差分输入模块包括第三差分对和第四差分对,其中,所述第二差分对和所述第四差分对的输入端与预设参考电压相连,所述第一差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压,所述第三差分对两个输入端中的一个输入端接入所述第一输入电压,另一个输入端接入所述第二输入电压;
第一尾流管和第二尾流管,
其中,所述第一尾流管与并联的所述第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间,所述第二尾流管与并联的所述第三差分对和第四差分对串联在所述第一电压VDD和所述第二电压VSS之间;
分别与所述第一差分输入模块和所述第二差分输入模块相连的电流镜模块;
与所述电流镜模块相连的输出及共模反馈模块;
其中,所述第二差分对和所述第四差分对用于在所述第一差分对或所述第三差分对断开时,保持导通状态。
可选的,所述第一差分对和所述第二差分具有第一半导体类型,且所述第三差分对和所述第四差分对具有第二半导体类型,所述第一半导体类型和所述第二半导体类型不同。
可选的,所述第一输入电压和所述第二输入电压均在所述第一电压VDD至所述第二电压VSS之间摆动。
可选的,所述第一差分对的第一端和所述第二差分对的第一端之间的连接节点为所述第一差分输入模块的第一输出端;
所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第一差分输入模块的第二输出端;
所述第三差分对的第一端和所述第四差分对的第一端之间的连接节点为所述第二差分输入模块的第一输出端;
所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第二差分输入模块的第二输出端。
可选的,所述预设参考电压为(VDD-VSS)/2。
可选的,所述电流镜模块为折叠共源共栅电流镜。
可选的,轨对轨差分放大器还包括与所述输出及共模反馈模块相连的补偿网络。
可选的,所述补偿网络为米勒补偿网络。
本实用新型第二方面实施例提出了一种电子设备,包括如本实用新型第一方面实施例所述的轨对轨差分放大器。
本实用新型实施例中,该轨对轨差分放大器包括第一差分输入模块和第二差分输入模块,其中,第一差分输入模块包括第一差分对和第二差分对,第二差分输入模块包括第三差分对和第四差分对,其中,第二差分对和第四差分对的输入端与预设参考电压相连,第一差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压,第三差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压,以及第一尾流管和第二尾流管,第一尾流管与并联的第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间,第二尾流管与并联的第三差分对和第四差分对串联在第一电压VDD和第二电压VSS之间,以及分别与第一差分输入模块和第二差分输入模块相连的电流镜模块,以及与电流镜模块相连的输出及共模反馈模块,第二差分对和第四差分对用于在第一差分对或第三差分对断开时,保持导通状态。由此,由于第二差分对和第四差分对可以在第一差分对或第三差分对断开时,保持导通状态,可以使第一尾流管和第二尾流管始终开启,不需要恢复时间,从而可以增强轨间放大器输入对,很好的提高放大器输出线性度和谐波失真性能。
本实用新型附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本实用新型实施例所提供的轨对轨差分放大器的结构示意图;
图2为本实用新型实施例所提供的轨对轨差分放大器的电路示意图。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
需要说明的是,轨对轨全差分放大器包括NMOS输入对和PMOS输入对,以使输入信号在一个轨(正电源)到另一个轨(负电源)之间进行摆动。当放大器作为单位增益缓冲器连接时,该放大器的输出也将作为轨到轨。轨对轨放大器的NMOS和PMOS输入对通常具有NMOS尾电流或PMOS尾电流以及相应的PMOS或NMOS电流反射镜。当放大器的输入为正弦波或矩形,输入信号摆动接近全范围时,当输入信号电平接近负电源时输入NMOS对关闭,当输入信号电平接近正电源时PMOS输入对关闭,这使得尾电流和电流镜关闭都与输入摆动变化相关。由于关闭的NMOS或PMOS输入对需要一段恢复时间才能恢复到正常运行状态,若输入信号的频率高于放大器的恢复能力,放大器将无法处理,导致输出失真。
下面结合参考附图描述本实用新型实施例的轨对轨差分放大器。
图1为本实用新型实施例所提供的轨对轨差分放大器的结构图。
如图1所示,该轨对轨差分放大器10,包括第一差分输入模块11、第二差分输入模块12、第一尾流管13、第二尾流管14、电流镜模块15和输出及共模反馈模块16。
可选的,第一差分输入模块11包括第一差分对101和第二差分对102,第二差分输入模块12包括第三差分对103和第四差分对104。
可选的,第一差分对和第二差分对具有第一半导体类型,且第三差分对和第四差分对具有第二半导体类型,第一半导体类型和第二半导体类型不同。
其中,第一半导体类型可以为N沟道型或者P沟道型,在此不做限定。
其中,第二半导体类型可以为N沟道型或者P沟道型,在此不做限定。
需要说明的是,由于第一半导体类型和第二半导体类型不同,因而当第一半导体类型为N沟道型时,第二半导体类型可以选用P沟道型;当第一半导体类型为P沟道型时,第二半导体类型可以选用N沟道型,在此不做限定。
作为一种示例,第一差分对和第二差分对的第一半导体类型为N沟道型,第一差分对和第二差分对为NMOS差分对,第三差分对和第四差分对为PMOS差分对,在此不做限定。
需要说明的是,差分对(differential pair)电路具有两个输入端口,并且可以将两个输入信号的差别(difference)加以放大,然后提供给两个输出端口,可以实现“对共模信号抑制,对差模信号放大”的作用。
本实用新型实施例中,第一差分对、第二差分对、第三差分对、第四差分对均可以是由2个MOS管组成的。
MOS管,也即MOSFET金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。
举例来说,若第一差分对和第二差分对为NMOS差分对,第三差分对和第四差分对为PMOS差分对,则第一差分对中的2个MOS管和第二差分对中的2个MOS管均为NMOS管,第二差分对中的2个MOS管和第四差分对中的2个MOS管均为PMOS管,在此不做限定。
需要说明的是,由于第一差分对、第二差分对、第三差分对、第四差分对均可以是由2个MOS管组成的,因而每个差分对都有2个输入端。
本实用新型实施例中,可以将差分对中2个MOS管的控制端作为与差分对对应的2个输入端。
本实用新型实施例中,第二差分对和第四差分对的2个输入端可以均与预设参考电压相连。
其中,预设参考电压可以预先设置的参考电压,可以使得晶体管保持导通。其可以接入第一差分对和第三差分对中的2个MOS管的控制端。作为一种示例,预设参考电压可以为(VDD-VSS)/2,在此不做限定。
需要说明的是,在第一差分输入模块中,第一差分对和第二差分对是并联的,在第二差分输入模块中,第三差分对和第四差分对是并联的。
作为一种示例,第一差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压,第三差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压。
其中,第一输入电压和第二输入电压不同。可选的,第一输入电压和第二输入电压均可以在第一电压VDD至第二电压VSS之间摆动。
也即是说,可以将(VSS,VDD)作为第一输入电压和第二输入电压的输入电压范围(Input Voltage Range),是指放大器输入端引入信号的电压范围,也称作共模输入范围(Input Common-Mode Voltage Range),从而,可以使得轨对轨差分放大器基于(VSS,VDD)范围的电压信号输入在轨间状态下工作。
需要说明的是,第二差分对和第四差分对用于在第一差分对或第三差分对断开时,保持导通状态。
本实用新型实施例中,第一电压VDD可以为模拟电路所提供的正电源电压,第二电压VSS可以为模拟电路提供的负电源电压。
可选的,输入电压可以为正弦波电压、矩形电压,或者也可以为其他波形的电压,在此不做限定。
本实用新型实施例中,第一尾流管和第二尾流管均可以为MOS管。
其中,第一尾流管与并联的第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间。第二尾流管与并联的第三差分对和第四差分对串联在第一电压VDD和第二电压VSS之间。
需要说明的是,电流镜(current mirror)的主要作用为精确镜像电流,也即可以将原始的电流精确复制成一路或者多路电流,为后级的单个或者多个电路模块提供与原始电流成比例的精确电流。
本实用新型实施例中,电流镜模块分别与第一差分输入模块和第二差分输入模块相连。输出及共模反馈模块与电流镜模块相连的。
可选的,电流镜模块可以为折叠共源共栅电流镜。
图2为本实用新型实施例所提供的轨对轨差分放大器的电路示意图,如图2所示,输出及共模反馈模块包含输出级单元和共模反馈级单元,其中,输出级单元包含M17、M18、M19、M20等MOS管,共模反馈级单元包含M21和M22等MOS管。
需要说明的是,输出级单元可以提供轨对轨差分放大器必要的输出摆动和驱动能力。共模反馈级单元可以确保放大器输出共模电平。
如图2所示的轨对轨差分放大器,其中,第一差分对可以包括M1和M2,第二差分对可以包括M1B和M2B,第三差分对可以包括M3和M4,第四差分对可以包括M3B和M3B。第一电压的标号为AVDD,第二电压的标号为AVSS。
其中,M1B和M2B的控制端均与预设参考电压Vref相连接,M3B和M4B的控制端均与预设参考电压Vref相连接,其中,第一差分对的第一输入电压可以为In-p,第二输入电压可以为In-n,第三差分对的第一输入电压可以为In-p,第二输入电压可以为In-n。
其中,电流镜模块可以包含M9、M10、M11、M12、M13、M14、M15、M16等MOS管。其中,M9、M10的控制端与第二偏置电压Vbiasp相连,M15、M16的控制端与第一偏置电压Vbiasn相连。
其中,第一差分对M1/M2的源极(Source,S极)与第一尾流管的漏极(Drain,D极)相连接。第二差分对M1B/M2B的源极与第一尾流管的漏极相连接。
其中,第三差分对M3/M4的源极与第二尾流管的漏极相连接。第四差分对M3B/M4B的源极与第一尾流管的漏极相连接。
可选的,第一差分对的第一端和第二差分对的第一端之间的连接节点为第一差分输入模块的第一输出端;
第一差分对的第二端和第二差分对的第二端之间的连接节点为第一差分输入模块的第二输出端;
第三差分对的第一端和第四差分对的第一端之间的连接节点为第二差分输入模块的第一输出端;
第一差分对的第二端和第二差分对的第二端之间的连接节点为第二差分输入模块的第二输出端。
其中,第一差分对的第一端为M1的漏极,第二差分对的第一端为M1B的漏极,第二差分对的第二端为M2的漏极,第二差分对的第二端为M2B的漏极。
其中,第三差分对的第一端为M3的漏极,第四差分对的第一端为M3B的漏极,第三差分对的第二端为M4的漏极,第四差分对的第二端为M4B的漏极。
其中,第一差分输入模块的第一输出端连接电流镜模块中的M9、M11之间的节点;第一差分输入模块的第二输出端电流镜模块中的M10、M12之间的节点。
其中,第二差分输入模块的第一输出端连接电流镜模块中的M13、M15之间的节点;第二差分输入模块的第二输出端电流镜模块中的M14、M16之间的节点。
其中,第三差分对中M3的漏极和第四差分对中M3B的漏极与电流镜模块中的M13、M15之间的节点相连。
其中,第三差分对中M4的漏极和第四差分对中M4B的漏极与电流镜模块中的M14、M16之间的节点相连。
其中,电流镜模块中的M15、M16的源极均连接第二电压VSS,输出级单元中的M19、M20的源极均连接第二电压VSS。
其中,电流镜模块中的M9、M10的源极均连接第一电压VDD,输出级单元中的M17、M18的源极均连接第一电压VDD。
需要说明的是,输出级单元中的M17、M19的漏极之间的节点用于输出轨对轨差分放大器的第一输出信号Out-p,输出级单元中的M18、M20的漏极之间的节点用于输出轨对轨差分放大器的第二输出信号Out-n。
其中,电流镜模块中的M11和M13的漏极连接M17的控制端,电流镜模块中的M12和M14的漏极连接M18的控制端。
可选的,第一尾流管M5的控制端与第一偏置电压Vbiasn相连,第二尾流管M6的控制端与第二偏置电压Vbiasp相连。
可选的,轨对轨差分放大器,还包括:与输出及共模反馈模块相连的补偿网络。其中,补偿网络可以为米勒补偿网络。需要说明的是,米勒补偿网络可以使轨对轨差分放大器在正常工作情况下保持稳定。
需要说明的是,当第一输入电压或第二输入电压的输入信号的摆动在VSS-VDD时,轨对轨差分放大器在输入的轨间状态下工作。当第一输入电压或第二输入电压从VSS摆动到VDD时,第一差分对M1/M2和第三差分对M3/M4电流流过电流镜M9~M16。当输入信号电平接近VSS时,第一差分对将关闭,第三差分对打开,当输入信号电平接近VDD时,第三差分对将关闭,第一差分对将打开,当输入信号电平接近(VDD-VSS)/2时,第二差分对和第四差分对都将打开。
由于第一差分对和第二差分对并联,且第二差分对和第四差分对并联,因而即使第一差分对和第三差分对的栅极电压由于输入信号的摆动而导致的第一差分对和第三差分对交替的打开和关闭,但由于第二差分对和第四差分对的晶体管连接的预设参考电压,因而可以使得第二差分对和第四差分对所在的通路可以始终保持导通,从而使得第一尾流管M5和第二尾流管M6始终开启,不需要恢复时间,从而可以增强轨间放大器输入对,很好的提高放大器输出线性度和谐波失真性能。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本实用新型的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本实用新型的实施例所属技术领域的技术人员所理解。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本实用新型各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种轨对轨差分放大器,其特征在于,包括:
第一差分输入模块和第二差分输入模块,其中,所述第一差分输入模块包括第一差分对和第二差分对,所述第二差分输入模块包括第三差分对和第四差分对,其中,所述第二差分对和所述第四差分对的输入端与预设参考电压相连,所述第一差分对两个输入端中的一个输入端接入第一输入电压,另一个输入端接入第二输入电压,所述第三差分对两个输入端中的一个输入端接入所述第一输入电压,另一个输入端接入所述第二输入电压;
第一尾流管和第二尾流管,
其中,所述第一尾流管与并联的所述第一差分对和第二差分对串联在第一电压VDD和第二电压VSS之间,所述第二尾流管与并联的所述第三差分对和第四差分对串联在所述第一电压VDD和所述第二电压VSS之间;
分别与所述第一差分输入模块和所述第二差分输入模块相连的电流镜模块;
与所述电流镜模块相连的输出及共模反馈模块;
其中,所述第二差分对和所述第四差分对用于在所述第一差分对或所述第三差分对断开时,保持导通状态。
2.如权利要求1所述的轨对轨差分放大器,其特征在于,所述第一差分对和所述第二差分具有第一半导体类型,且所述第三差分对和所述第四差分对具有第二半导体类型,所述第一半导体类型和所述第二半导体类型不同。
3.如权利要求1所述的轨对轨差分放大器,其特征在于,所述第一输入电压和所述第二输入电压均在所述第一电压VDD至所述第二电压VSS之间摆动。
4.如权利要求1所述的轨对轨差分放大器,其特征在于,其中,
所述第一差分对的第一端和所述第二差分对的第一端之间的连接节点为所述第一差分输入模块的第一输出端;
所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第一差分输入模块的第二输出端;
所述第三差分对的第一端和所述第四差分对的第一端之间的连接节点为所述第二差分输入模块的第一输出端;
所述第一差分对的第二端和所述第二差分对的第二端之间的连接节点为所述第二差分输入模块的第二输出端。
5.如权利要求1所述的轨对轨差分放大器,其特征在于,所述第一尾流管的控制端与第一偏置电压相连,所述第二尾流管的控制端与第二偏置电压相连。
6.如权利要求1所述的轨对轨差分放大器,其特征在于,其中,所述预设参考电压为(VDD-VSS)/2。
7.如权利要求1所述的轨对轨差分放大器,其特征在于,所述电流镜模块为折叠共源共栅电流镜。
8.如权利要求1所述的轨对轨差分放大器,其特征在于,还包括:
与所述输出及共模反馈模块相连的补偿网络。
9.如权利要求8所述的轨对轨差分放大器,其特征在于,所述补偿网络为米勒补偿网络。
10.一种电子设备,其特征在于,包括如权利要求1-9任一项所述的轨对轨差分放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320027400.6U CN219499351U (zh) | 2023-01-05 | 2023-01-05 | 轨对轨差分放大器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320027400.6U CN219499351U (zh) | 2023-01-05 | 2023-01-05 | 轨对轨差分放大器及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219499351U true CN219499351U (zh) | 2023-08-08 |
Family
ID=87508307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320027400.6U Active CN219499351U (zh) | 2023-01-05 | 2023-01-05 | 轨对轨差分放大器及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219499351U (zh) |
-
2023
- 2023-01-05 CN CN202320027400.6U patent/CN219499351U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6114907A (en) | Amplifier with dynamic compensation and method | |
USRE47461E1 (en) | Differential amplifying circuit | |
US7176760B2 (en) | CMOS class AB folded cascode operational amplifier for high-speed applications | |
US7592867B2 (en) | Common mode feedback for large output swing and low differential error | |
EP1980017B1 (en) | Amplifier circuit | |
US20070247227A1 (en) | Circuit and method for driving bulk capacitance of amplifier input transistors | |
JP4666346B2 (ja) | 電圧比較器 | |
JP2005354266A (ja) | 電圧比較器回路 | |
CN105099379A (zh) | 放大器输入级和放大器 | |
WO2007049390A1 (ja) | 差動増幅器 | |
US7342418B2 (en) | Low voltage differential signal receiver | |
JPH11220341A (ja) | 演算増幅器 | |
US7187236B2 (en) | Rail-to-rail differential input amplification stage with main and surrogate differential pairs | |
JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
Yan et al. | Constant-g/sub m/techniques for rail-to-rail CMOS amplifier input stages: a comparative study | |
EP2784935A2 (en) | Amplifier bias techniques | |
JP2005223872A (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
CN219499351U (zh) | 轨对轨差分放大器及电子设备 | |
JP2008187642A (ja) | 差動信号比較器 | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
CN111800101A (zh) | 用于运算放大器的转换升压电路 | |
JP3971605B2 (ja) | ゲインブースト演算増幅回路 | |
US7304538B2 (en) | Accurate quiescent current control scheme in floating controlled class AB amplifier | |
JP4532847B2 (ja) | 差動増幅器 | |
TWI790909B (zh) | 高速緩衝放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |