WO2007049390A1 - 差動増幅器 - Google Patents

差動増幅器 Download PDF

Info

Publication number
WO2007049390A1
WO2007049390A1 PCT/JP2006/315696 JP2006315696W WO2007049390A1 WO 2007049390 A1 WO2007049390 A1 WO 2007049390A1 JP 2006315696 W JP2006315696 W JP 2006315696W WO 2007049390 A1 WO2007049390 A1 WO 2007049390A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
source
circuit
differential amplifier
current
Prior art date
Application number
PCT/JP2006/315696
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Ishiguro
Yoshiaki Takahashi
Original Assignee
Niigata Seimitsu Co., Ltd.
Ricoh Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Seimitsu Co., Ltd., Ricoh Co., Ltd. filed Critical Niigata Seimitsu Co., Ltd.
Priority to US12/091,417 priority Critical patent/US7868695B2/en
Publication of WO2007049390A1 publication Critical patent/WO2007049390A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Definitions

  • the present invention relates to a differential amplifier, and is particularly suitable for use in a differential amplifier in which the output of a differential amplifier circuit in an input stage is taken out by a source-grounded amplifier in the subsequent stage.
  • Class A and Class AB amplifiers are often used for audio, and in order to achieve low current consumption, the upper half (positive half cycle) and the lower half (negative half cycle) of the AC signal are used.
  • the “AB class push-pull method” is used, which operates with separate transistors.
  • output signals are generated by driving the upper and lower halves with push-pull connected output transistors.
  • Fig. 1 is a diagram showing a configuration example of a conventional operational amplifier using class A operation.
  • reference numeral 1 1 denotes a differential amplifier circuit, which is a differential pair composed of two transistors M 1 and M 2 and a current mirror for taking out the output of the differential amplifier circuit 1 1 with a double end. It consists of one circuit M 3 and M 4 and a constant current circuit I c connected to the differential pair.
  • the pair of transistors M l and M 2 constituting the differential pair has their gates connected to two input terminals I N I and I N 2.
  • the sources of the two transistors M l and M 2 are connected in common, and one end of the constant current circuit I c is connected to these common sources. .
  • the other end of the constant current circuit I c is grounded.
  • the drains of these two transistors M l and M 2 are connected to the power supply VDD via the transistors M 3 and M 4, respectively.
  • Transistors M 3 and M 4 are connected by a current mirror.
  • R 1 and R 2 are bias resistors, and apply a bias voltage V B to the transistors M l and M 2.
  • M5 is a source-grounded transistor in which the output signal of the differential amplifier circuit 11 is supplied to the gate, and functions as a source-grounded amplifier.
  • This source grounded amplifier M 5 has its drain connected to the constant current circuit I o and also connected to the output terminal OU T.
  • the source of the common source amplifier M5 is connected to the power source V DD. In this way, the conventional class A amplifier takes the output of the differential amplifier circuit 1 1 with the source grounded amplifier M 5.
  • FIG. 2 is a diagram illustrating a waveform of an AC signal output from the output terminal OU T.
  • OUT is the dynamic range of U is the current from the source grounded amplifier M5. Determined by supply capacity.
  • Fig. 2 shows the positive half-cycle of the AC signal.
  • the power of the constant current circuit Io The current value had to be increased, and the current consumption increased accordingly.
  • the load connected to the output terminal OUT becomes heavier (the load resistance decreases)
  • the signal will be distorted unless the current value of the constant current circuit Io is increased. Therefore, when the load connected to the output terminal OUT becomes heavy in the circuit of Fig. 1, it is extremely difficult to reduce the current consumption.
  • Patent Document 1 Japanese Patent Laid-Open No. 1 1-3 0 8 0 5 7 Disclosure of Invention
  • Patent Document 1 has a problem in that the output offset current increases due to the influence of the channel modulation effect due to the heavy use of the current mirror circuit. Also, in the high frequency range, a phase difference occurs between the two in-phase and anti-phase output signals, so distortion is inevitable. Therefore, the amplifier described in Patent Document 1 has a problem that it cannot be used in a high frequency region.
  • the present invention has been made to solve such a problem, and can be used in a high frequency region. It improves the output offset current and signal distortion caused by the channel modulation effect, and consumes current.
  • An object of the present invention is to provide a differential amplifier capable of reducing the above.
  • the differential amplifier of the present invention is configured such that the differential amplifier circuit of the input stage is configured in a twin differential form of the first differential amplifier circuit and the second differential amplifier circuit.
  • Each differential output is taken out by the 1st and 2nd source grounding amplifiers.
  • the first and second source ground amplifiers are current mirrors. Take the output through the circuit in double-end.
  • the transistor constituting the first differential amplifier circuit and the transistor constituting the second differential amplifier circuit have the same polarity and size, and the first source grounded amplifier
  • the transistors that make up the transistor and the transistors that make up the second common-source amplifier have the same polarity and size.
  • the dynamic range of the upper half (positive half cycle) of the AC signal output from the output terminal is determined by the current supply capability of the first source grounding amplifier.
  • the dynamic range of the lower half (negative half cycle) is determined by the current supply capability of one transistor that forms the current mirror circuit.
  • the current supply capability of one transistor is determined by the current supply capability of the second source grounded amplifier connected to the current mirror circuit.
  • the lower half of the AC signal is determined by the current supply capability of the second source grounded amplifier.
  • both the first source grounded amplifier and the second source grounded amplifier can realize sufficiently large current supply capability. Therefore, according to the present invention, a sufficiently large amplitude can be obtained even in the lower half of the AC signal without increasing the current value of the constant current circuit, and waveform distortion can be suppressed.
  • the current mirror circuit since the current mirror circuit is not frequently used, the generation of the output offset current can be suppressed.
  • the polarity, size, etc. of the device in the path of the input signal are limited to the drain of the first source grounded amplifier and the drain of the second source grounded amplifier. Because they are the same, the phase difference between the upper and lower halves of the AC signal is unlikely to occur even in the high frequency region. This makes it possible to suppress the occurrence of distortion of the AC signal.
  • FIG. 1 is a diagram showing a configuration example of a conventional differential amplifier.
  • FIG. 2 is a diagram showing a waveform of an AC signal output from the output terminal of the differential amplifier.
  • FIG. 3 is a diagram illustrating a configuration example of the differential amplifier according to the first embodiment.
  • FIG. 4 is a diagram showing the relationship between the drain current and the drain-source voltage.
  • FIG. 5 is a diagram illustrating a configuration example of the differential amplifier according to the second embodiment.
  • FIG. 6 is a diagram illustrating a configuration example of the differential amplifier according to the third embodiment.
  • FIG. 7 is a graph showing the drain current of the transistor when the channel modulation effect is taken into consideration.
  • FIG. 3 is a diagram illustrating a configuration example of the differential amplifier according to the first embodiment.
  • constituent elements having the same functions as the constituent elements shown in FIG. 1 are denoted by the same reference numerals.
  • the differential amplifier of the input stage is configured in a pin movement format.
  • the differential amplifier of the input stage includes the first differential amplifier circuit 1 1 and the second differential amplifier circuit 1 2.
  • the two differential amplifier circuits 1 1 and 1 2 both perform amplification operations based on signals input from the same input terminals IN 1 and IN 2, and output the amplified signals.
  • 1 1 is the same as the circuit in Fig. 1, and the differential pair consisting of two transistors M l and M 2 and the output of differential amplifier circuit 1 1 It consists of a current mirror circuit M 3, M 4 for taking out by the switch and a constant current circuit I c connected to the differential pair.
  • the pair of transistors M l and M 2 constituting the differential pair has their gates connected to the two input terminals IN 1 and IN 2.
  • the differential pair of the first differential amplifier circuit 1 1 has two transistors M l and M 2 connected to each other in common, and one end of the constant current circuit I c is connected to the common source. Is connected. The other end of the constant current circuit Ic is grounded.
  • the drains of these two transistors M l and M 2 are connected to the power source V DD via the transistors M 3 and M 4, respectively.
  • Transistors M 3 and M 4 are connected by a current mirror.
  • the second differential amplifier circuit 12 is a current mirror for taking out the differential pair consisting of two transistors M 6 and M 7 and the output of the differential amplifier circuit 11 at a double end.
  • the circuit is composed of circuits M 8 and M 9 and a constant current circuit I c connected to the differential pair.
  • the constant current circuit I c is shared by the two differential amplifier circuits 1 1 and 1 2.
  • the gates of the pair of transistors M 6 and M 7 constituting the differential pair of the second differential amplifier circuit 12 have two input terminals IN 1, IN 2 is connected.
  • the sources of the two transistors M 6 and M 7 are connected in common to each other, and one end of the constant current circuit I c is connected to these common sources. Has been. The other end of the constant current circuit I c is grounded.
  • the drains of these two transistors M 6 and M 7 are connected to the power supply V DD via the transistors M 8 and M 9, respectively.
  • Transistors M 8 and M 9 are connected by a current mirror.
  • the output of the first differential amplifier circuit 1 1 is connected to the gate of the first common-source amplifier M 5.
  • the drain of the first common-source amplifier M5 is connected to the drain of one transistor Ml1 that forms the current mirror circuit. And connected to the output terminal OUT.
  • the source of the first source grounded amplifier M5 is connected to the power supply VDD.
  • the output of the first differential amplifier circuit 11 is taken out by the first common-source amplifier M5.
  • the output of the second differential amplifier circuit 12 is connected to the gate of the second source-grounded amplifier M10.
  • the drain of the second common-source amplifier M l 0 is connected to the other transistor M l 2 constituting the current mirror circuit.
  • the source of the second source ground amplifier M10 is connected to the power supply V DD.
  • the output of the second differential amplifier circuit 12 is taken out by the second source grounded amplifier M10.
  • Transistor M l 1 (corresponding to one transistor according to the present invention) connected to the first source grounded amplifier M 5 and transistor M l connected to the second source grounded amplifier M l 0 2 is connected to a current mirror.
  • the transistor M l 2 is driven by the drain current of the second source grounded amplifier M l 0. If the two transistors M l 1 and M l 2 connected to the current mirror have the same size, the transistor M l 1 is also driven in the same way as the transistor M l 2 You will have the ability.
  • the transistors M l, M 2, M 6, and M 7 have the same polarity and size.
  • the polarity and size of transistors M3, M4, M8, and M9 are all the same.
  • the polarity and size of transistors M5 and M10 are the same.
  • the polarity and size of transistors M3 and M4 and transistor M5 do not have to be the same.
  • the transistors M 8 and M 9 and the transistor M 10 need not have the same polarity and size.
  • the polarity and size of transistors M il and M l 2 are both the same.
  • I com is the common current value of the constant current circuit I c
  • ⁇ I is the current increase due to the channel modulation effect.
  • Figure 4 shows a schematic representation of this (Equation 1).
  • the operation point of transistor M8 is point A (drain current is Id1, drain one)
  • the operating point of transistor M 9 is at point B (drain current is I d2, drain-to-source voltage is Vds 2).
  • the drain currents of transistors M6 and M7 are the same, the operating point of transistor M9 is changed from point B by the negative feedback operation of transistors M8 and M9. It must be changed to point A.
  • the stable point of the transistor M9 is the point A where the drain-source voltage is Vdsl.
  • the drain current I d does not change with respect to the change of the drain-source voltage Vds. not exist.
  • this embodiment uses channel modulation effects that would otherwise adversely affect circuit design.
  • the stable point of transistor M9 is created.
  • the transistor M8 is a diode that connects the gate and drain, the voltage between the gate and source of the transistor M9 is the same as that of the transistor M8.
  • the gate-source voltage is equal to V gs 1.
  • the gate-source voltage Vgs and the drain current Id of the transistors M 8 and M 9 are equal, and therefore, the drain of the transistor M 9 is the same.
  • the voltage between the gates becomes equal to the gate-source voltage Vgsl of the transistor M8.
  • the gate-source voltage of the second source grounded amplifier M10 is also Vgsl. Therefore, the drain-source voltage of the second source grounded amplifier M l 0 is larger than the drain-source voltage V gs l of the transistors M 8 and M 9. Therefore, the idling current of the second source grounded amplifier M l 0 is I comZ 4 + ⁇ I to which an increase ⁇ I due to the channel modulation effect is added.
  • the drain current of the second source grounded amplifier M l 0 during signal input can also be increased. Can be enlarged. The same applies to the first source grounding amplifier M5.
  • the idling current of the first source grounded amplifier M5 is also I com / 4 + ⁇ for the same reason as described above. By increasing the idling current, the drain current of the first source grounded amplifier M5 at the time of signal input can also be increased.
  • the load (not shown) connected to the output terminal OUT is heavy and the common current value I com of the constant current circuit I c used in the differential amplifier circuits 1 1 and 1 2 is increased.
  • the dynamic range of the upper half (positive half cycle) of the AC signal output from the output terminal OUT is the first source grounded amplifier M 5. Determined by the line current supply capability.
  • the first common-source amplifier M5 can realize a sufficiently large current supply capability by the power supply VDD.
  • the dynamic range of the lower half (negative half period) of the AC signal is determined by the drain current supply capability of the transistor Mil.
  • the transistor M l 2 is connected to the transistor M l 1 in a current mirror, and the transistor M l 2 is driven by the drain current of the second source grounded amplifier M 1 0. .
  • the transistor M l 1 since the size of the two transistors M l 1 and M l 2 connected in the current mirror is the same, the transistor M l 1 has the same drive capability as the transistor M l 2. Therefore, it can be said that the dynamic range of the lower half D of the AC signal is determined by the drain current supply capability of the second source grounded amplifier M10.
  • the second source grounded amplifier M l 0 can also realize a sufficiently large current supply capability by the power supply V DD.
  • the second source grounded amplifier M10 and the current connected thereto are used.
  • a mirror circuit Ml1, Ml2 is used.
  • the differential amplifier according to the present embodiment can be used even in a high frequency region, and can improve output offset current and signal distortion and reduce current consumption.
  • FIG. 5 is a diagram illustrating a configuration example of the differential amplifier according to the second embodiment.
  • the same reference numerals as those shown in FIG. 3 have the same functions, and therefore, the duplicate description is omitted here.
  • the input resistance of the common-source amplifiers M 5 and M 10 may increase, and the open-circuit gain of the operational amplifier increases. Depending on the op amp, you may want to lower the open gain. In such a case, the circuit configuration shown in Fig. 5 should be used.
  • the first bias resistor Rb l is connected to the gate of the first source grounded amplifier M5, and the second bias resistor Rb2 is connected to the second source grounded amplifier M10.
  • a transistor Ml3 and a constant current circuit Io are connected in series between the power supply VDD and ground.
  • the transistor M 1 3 functions as a bias circuit, and its gate and drain are connected.
  • the second bias resistor Rb2 is connected to the gate of the transistor M l 3, and the first bias resistor Rb l is connected to the drain.
  • the gate bias of the source grounded amplifiers M 5 and M 10 is the bias resistance Rb l from the transistor M l 3 (bias circuit) that connects the gate and the drain.
  • the input resistance of the common-source amplifiers M 5 and M 10 (the load resistance of the differential amplifier circuits 11 and 12) is determined by the bias resistances Rb 1 and Rb 2.
  • the drain current of the common source amplifiers M 5 and M l 0 is determined by the drain current of the transistor M l 3.
  • the source ground amplifiers M 5 and M 10 can also obtain a sufficiently large drain current. it can.
  • a large dynamic range can be secured in both the upper half and the lower half of the AC signal output from the output terminal OUT, and signal distortion is suppressed. can do.
  • the bias resistances Rb l and Rb 2 appropriate, the input resistance of the source grounded amplifier M 5 and M l 0 can be reduced, and the open gain of the operational amplifier can be reduced. Can do.
  • FIG. 6 is a diagram illustrating a configuration example of the differential amplifier according to the third embodiment.
  • the same reference numerals as those shown in FIG. 3 are given the same functions, and therefore, duplicate description is omitted here.
  • the output of the differential amplifier is taken out by two sets of current mirror circuits, so that two in-phase and opposite-phase output signals are output to the first and second output terminals OUT 1, It is possible to take out from OUT 2 . That is, in the third embodiment, in addition to the components shown in FIG. 3, the third and fourth common-source amplifiers M l 4 and M l 5 and the current mirror circuit M l 6 and M l 7 and are further provided.
  • the output of the first differential amplifier circuit 11 is connected to the gate of the fourth source grounded amplifier Ml5 in addition to the gate of the first source grounded amplifier M5.
  • the drain of the fourth common-source amplifier M l 5 is connected to the drain of the other transistor M l 7 that forms the current mirror circuit.
  • the source of the fourth source grounded amplifier Ml5 is connected to the power supply VDD.
  • the output of the second differential amplifier circuit 12 is not only the gate of the second source grounded amplifier M10. Also connected to the gate of the third source grounding amplifier Ml4.
  • the drain of the third source grounded amplifier M l 4 is connected to the drain of one transistor M l 6 forming the current mirror circuit, and the second output Connected to terminal OUT 2.
  • the source of the third source grounded amplifier M l 4 is connected to the power supply V DD.
  • the transistors M 3, M 4, M 8, and M 9 have the same polarity and size.
  • the polarity and size of transistors M5 and M10 are the same.
  • the polarity and size of transistors Ml4 and Ml5 shall be the same.
  • the sizes of the transistors M 3 and M 4 and the transistors M 5 and M l 5 need not all be the same.
  • the size of transistors M8, M9 and transistors M10, M14 must not be the same.
  • the polarity and size of the transistors Ml1 and Ml2 are the same.
  • the polarity and size of transistors Ml6 and Ml7 shall be the same.
  • the drain of the third source ground amplifier M l 4 and the fourth source ground amplifier Since the polarity and size of the devices in the input signal path are the same up to the drain of M5, there are few factors that cause a phase difference between the upper and lower halves of the AC signal even in the high-frequency region. .
  • the transistor M l 7 is diode-connected, so the impedance is small and the current mirror ratio is 1:
  • the gain is 1, the gain is 0 dB. For this reason, distortion due to phase difference does not occur even in the high frequency region, and the frequency characteristics are also good.
  • the differential amplifier circuits 1 1 and 1 2 and the source are connected.
  • the present invention is useful for a differential amplifier that takes out the output of a differential amplifier circuit in an input stage with a source ground amplifier in a subsequent stage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　入力段の差動増幅回路を第１の差動増幅回路１１と第２の差動増幅回路１２とのツイン差動形式にて構成し、それぞれの差動出力を第１および第２のソース接地アンプＭ５，Ｍ１０により取り出す。第２のソース接地アンプＭ１０には電流ミラー回路Ｍ１１，Ｍ１２を接続し、これを第２のソース接地アンプＭ１０のドレイン電流によって駆動する。これにより、出力端子ＯＵＴより出力される交流信号の上半分のダイナミックレンジが第１のソース接地アンプＭ５の電流供給能力で決まり、下半分のダイナミックレンジが第２のソース接地アンプＭ１０の電流供給能力で決まるようにし、波形歪みの改善された下半分の信号を作るのに大電流の定電流回路を設ける必要をなくす。

Description

明 細 書 差動増幅器 技術分野
本発明は差動増幅器に関し、 特に、 入力段における差動増幅回路の出 力を後段のソース接地アンプで取り 出す形式の差動増幅器に用いて好適 なものである。 背景技術
パワーアンプには、 動作点の違いによ り A級、 A B級、 B級、 C級、 D級などのアンプがある。 この う ち A級、 A B級アンプはオーディ オ用 と してよ く 使用され、 低消費電流を実現するために交流信号の上半分 （ 正の半周期） と下半分 （負の半周期） と を別々の ト ランジスタで動作さ せる 「A B級プッ シュプル方式」 を採用する場合が多い。 A B級プッシ ュプル方式では、 プッシュプル接続された出力 ト ラ ンジスタで上半分と 下半分を駆動する こ と によ り 出力信号を作っている。
図 1 は、 従来の A級動作によるオペアンプの構成例を示す図である。 図 1 において、 1 1 は差動増幅回路であ り 、 2つの ト ランジスタ M l , M 2から成る差動対と 、 差動増幅回路 1 1 の出力をダブルエン ドで取り 出すための電流ミ ラ一回路 M 3 , M 4 と 、 差動対に接続された定電流回 路 I c とから構成されている。 差動対を構成する一対の ト ラ ンジスタ M l , M 2は、 そのゲー トが 2つの入力端子 I N I , I N 2に接続されてい る。
また、 2つの ト ラ ンジス タ M l , M 2の ソース ど う しが互いに共通に 接続され、 これらの共通ソースに定電流回路 I cの一端が接続されている 。 定電流回路 I cの他端は接地されている。 また、 これら 2つの ト ラ ンジ スタ M l , M 2の ドレイ ンは、 それぞれ ト ラ ンジス タ M 3 , M 4 を介し て電源 V D Dに接続されている。 ト ラ ンジス タ M 3 , M 4 ど う しは電流 ミ ラ一にて接続されている。
R 1 , R 2はバイアス抵抗であり 、 ト ラ ンジスタ M l , M 2に対して バイ アス電圧 V Bを与える。 また、 M 5は差動増幅回路 1 1の出力信号 がゲー 卜に供給される ソース接地型の ト ラ ンジスタであ り 、 ソ一ス接地 アンプと して機能する。 このソース接地アンプ M 5は、 その ドレイ ンが 定電流回路 I oに接続される と と もに、 出力端子 O U Tに接続されている 。 また、 ソース接地アンプ M 5のソースは電源 V D Dに接続されている 。 このよ う に、 従来の A級アンプは、 差動増幅回路 1 1 の出力をソース 接地アンプ M 5で取り 出す形式と なっている。
図 2は、 出力端子 O U Tから出力される交流信号の波形を示す図であ る。 上述のよ う に構成された A級アンプでは、 出力端子. O U Tから出力 される交流信号の上半分 （正の半周期） Uのダイナミ ツ ク レンジは、 ソ ース接地アンプ M 5からの電流供給能力で決まる。 ソース接地ァンプ M
5は電源 V D Dによ り 充分に駆動する こ とができ るため 、 大さな電流供 給能力を有する。 そのため、 交流信号の正の半周期じに関 しては、 図 2
( a ) のよ う に充分に大きな振幅を確保する こ とが可能である o 一方、 交流信号の下半分 （負の半周期） Dのダイナ ミ ク ク レンジは、 定電流回路 I 0 の電流値で決まる。 そのため、 定電流回路 I oの電流値が 充分に大きい場合には、 図 2 ( a ) のよ う に負の半周期 Dでも大きな振 幅を得る こ とができ る。 これに対して、 定電流回路 I 0 の電流値が小さい と、 図 2 ( b ) のよ う に負の半周期 Dで大きな振幅を得る こ とができず 、 交流信号の波形が歪んで しま う。
したがって、 交流信号の歪みを抑制するためには、 定電流回路 I oの電 流値を大き くせざるを得ず、 その分、 消費電流が増大してしま う という 問題があった。 特に、 出力端子 O U Tに接続される負荷が重く なる （負 荷抵抗が小さ く なる） に従い、 定電流回路 I oの電流値を大きく しないと 信号に歪みが生じる。 したがって、 図 1 の回路で出力端子 O U Tに接続 される負荷が重く なった場合には、 低消費電流化を図ることは極めて困 難である。
なお、 差動増幅回路の出力を電流ミ ラー回路に通すことによって同相 および逆相の 2つの出力信号を取り出すよ うにした技術が提案されてい る （例えば、 特許文献 1参照） 。
特許文献 1 特開平 1 1 — 3 0 8 0 5 7号公報 発明の開示
しかしながら、 上記特許文献 1 に記載の技術では、 電流ミ ラー回路を 多用しているため、 チャネル変調効果の影響が出て、 出力オフセッ ト電 流が増大するという問題があった。 また、 高周波領域では同相、 逆相の 2つの出力信号間に位相差が生じるため、 歪みの発生が避けられない。 そのため、 特許文献 1 に記載の増幅器は高周波領域では使用できないと いう問題があった。
本発明は、 このよ うな問題を解決するために成されたものであり、 高 周波領域でも使用が可能であり、 チャネル変調効果に起因する出力オフ セッ ト電流や信号の歪みを改善し消費電流を低減することが可能な差動 増幅器を提供することを目的とする。
上記した課題を解決するために、 本発明の差動増幅器は、 入力段の差 動増幅回路を第 1 の差動増幅回路と第 2の差動増幅回路とのツイン差動 形式にて構成し、 それぞれの差動出力を第 1および第 2のソース接地ァ ンプによ り取り出す。 第 1および第 2のソ一ス接地アンプは電流ミ ラー 回路を介してダブルェン ドで出力を取り出す。
本発明の他の態様では、 第 1 の差動増幅回路を構成する ト ラ ンジス タ および第 2の差動増幅回路を構成する トランジスタの極性、 サイズを同 じと し、 第 1のソース接地アンプを構成する トランジスタおよび第 2の ソース接地アンプを構成する ト ラ ンジス タの極性、 サイズを同じと して いる。
上記のよ うに構成した本発明によれば、 出力端子よ り 出力される交流 信号の上半分 （正の半周期） のダイナミ ック レンジは第 1 のソース接地 ア ンプの電流供給能力で決ま り、 下半分 （負の半周期） のダイナミ ック レンジは電流ミ ラー回路を構成する一方の ト ラ ンジス タ の電流供給能力 で決まる。 一方の ト ラ ンジスタの電流供給能力は、 電流ミ ラー回路に接 続された第 2のソース接地アンプの電流供給能力で決まる。 つま り、 交 流信号の下半分は、 第 2のソース接地アンプの電流供給能力で決まるこ とになる。
こ こで、 第 1 のソース接地アンプも第 2 のソース接地アンプも充分に 大きな電流供給能力を実現できる。 したがって、 本発明によれば、 定電 流回路の電流値を増やすことなく 、 交流信号の下半分においても充分に 大きな振幅を得ることができ、 波形の歪みを抑止するこ とができる。 ま た、 本発明によれば、 電流ミ ラ一回路を多用していないため、 出力オフ セッ ト電流の発生も抑止することができる。 また、 本発明の他の特徴に よれば、 第 1 のソース接地ア ンプの ド レイ ン と第 2のソース接地アンプ の ド レイ ンまでは、 入力信号のパスにあるデバイスの極性、 サイズ等が 同一のため、 高周波領域でも交流信号の上半分と下半分との間の位相差 は生じにく レ、。 これによ り、 交流信号の歪みの発生を抑止することがで さる。 図面の簡単な説明
図 1 は、 従来の差動増幅器の構成例を示す図である。
図 2は、 差動増幅器の出力端子から出力される交流信号の波形を示す 図である。
図 3は、 第 1 の実施形態による差動増幅器の構成例を示す図である。 図 4は、 ド レイ ン電流と ド レイ ン一ソース間電圧との関係を示す図で ある。
図 5は、 第 2の実施形態による差動増幅器の構成例を示す図である。 図 6は、 第 3の実施形態による差動増幅器の構成例を示す図である。 図 7は、 チャネル変調効果を考慮した場合における トランジスタの ド レイ ン電流を示す図である。 発明を実施するための最良の形態
(第 1 の実施形態）
以下、 本発明による第 1 の実施形態を図面に基づいて説明する。 図 3 は、 第 1 の実施形態による差動増幅器の構成例を示す図である。 なお、 この図 3において、 図 1 に示した構成要素と同一の機能を有する構成要 素には同一の符号を付している。
図 3に示すよ うに 、 本実施形態では、 入力段の差動ァンプをッィン 動形式にて構成してレ、る 。 すなわち 、 入力段の差動ァンプと して 、 第 の差動增幅回路 1 1 と第 2 の差動增幅回路 1 2 とを備んてレヽる これ
2 つの差動増幅回路 1 1 , 1 2は、 共に同じ入力端子 I N 1 , I N 2 ら入力される信号をもとに増幅動作を行い、 増幅された信号を出力する 第 1 の差動増幅回路 1 1 は、 図 1 の回路と同様に、 2つの ト ラ ンジス タ M l , M 2から成る差動対と、 差動増幅回路 1 1 の出力をダブルェン ドで取り 出すための電流ミ ラ一回路 M 3 , M 4 と、 差動対に接続された 定電流回路 I c とから構成されている。 差動対を構成する一対の トランジ スタ M l , M 2は、 そのゲー トが 2つの入力端子 I N 1， I N 2に接続 されている。
また、 第 1 の差動増幅回路 1 1 の差動対は、 2つの ト ラ ンジスタ M l , M 2のソースどう しが互いに共通に接続され、 これらの共通ソースに 定電流回路 I cの一端が接続されている。 定電流回路 I cの他端は接地さ れている。 また、 これら 2つの ト ラ ンジスタ M l , M 2の ドレイ ンは、 それぞれ ト ラ ンジスタ M 3， M 4を介して電源 V D Dに接続されている 。 トランジスタ M 3 , M 4 どう しは電流ミ ラ一にて接続されている。
また、 第 2の差動増幅回路 1 2は、 2つの ト ランジスタ M 6 , M 7力 ら成る差動対と、 差動増幅回路 1 1 の出力をダブルエン ドで取り 出すた めの電流ミ ラー回路 M 8 , M 9 と、 差動対に接続された定電流回路 I c と から構成されている。 定電流回路 I cは、 2つの差動増幅回路 1 1， 1 2 で共用されている。 また、 第 2の差動増幅回路 1 2の差動対を構成する 一対の トランジスタ M 6 , M 7のゲー トには、 第 1 の差動増幅回路 1 1 と同じ 2つの入力端子 I N 1 , I N 2が接続されている。
第 2の差動増幅回路 1 2の差動対は、 2つの ト ラ ンジスタ M 6， M 7 のソースどう しが互いに共通に接続され、 これらの共通ソースに定電流 回路 I cの一端が接続されている。 定電流回路 I cの他端は接地されてい る。 また、 これら 2つの トランジスタ M 6 , M 7の ドレインは、 それぞ れ ト ラ ンジスタ M 8 , M 9を介して電源 V D Dに接続されている。 トラ ンジスタ M 8 , M 9 ど う しは電流ミ ラ一にて接続されている。
第 1 の差動増幅回路 1 1 の出力は、 第 1 のソース接地アンプ M 5のゲ — トに接続されている。 第 1のソース接地アンプ M 5の ドレイ ンは、 電 流ミ ラー回路を構成する一方の トランジスタ M l 1 の ドレイ ンに接続さ れる と と もに、 出力端子 O U Tに接続されている。 また、 第 1 のソース 接地アンプ M 5のソースは電源 V D Dに接続されている。 このよ う に、 本実施形態では、 第 1 の差動増幅回路 1 1 の出力を第 1 のソース接地ァ ンプ M 5で取 り 出す形式となっている。
これと同様に、 第 2の差動増幅回路 1 2の出力は、 第 2のソース接地 アンプ M l 0のゲー トに接続されている。 第 2の ソース接地アンプ M l 0の ド レイ ンは、 電流ミ ラ一回路を構成する他方の ト ラ ンジスタ M l 2 に接続されている。 また、 第 2のソ一ス接地アンプ M l 0のソースは電 源 V D Dに接続されている。 このよ う に、 本実施形態では、 第 2の差動 増幅回路 1 2の出力を第 2のソース接地アンプ M l 0で取り 出す形式と なっている。
第 1 のソース接地アンプ M 5に接続された ト ランジスタ M l 1 (本発 明による一方の ト ラ ンジスタに相当） と 、 第 2のソース接地アンプ M l 0に接続された ト ラ ンジスタ M l 2 と は電流ミ ラー接続されている。 ト ラ ンジスタ M l 2は、 第 2の ソース接地アンプ M l 0の ドレイ ン電流に よって駆動される。 こ こで、 電流ミ ラー接続された 2つの ト ランジス タ M l 1 ， M l 2のサイ ズが同 じであれば、 ト ラ ンジスタ M l 1 も ト ラ ン ジスタ M l 2 と 同 じ駆動能力を有する こ と になる。
以上のよ う な構成において、 ト ラ ンジスタ M l , M 2 , M 6 , M 7の 極性、 サイズは全て同一とする。 また、 ト ラ ンジスタ M 3， M 4 , M 8 ， M 9の極性、 サイ ズは全て同一とする。 また、 ト ラ ンジスタ M 5， M 1 0の極性、 サイ ズは共に同一とする。 こ こで、 ト ラ ンジスタ M 3， M 4 と ト ランジスタ M 5 との極性、 サイ ズが同一である必要はない。 また 、 ト ラ ンジスタ M 8 , M 9 と ト ランジスタ M l 0 との極性、 サイ ズが同 一である必要はない。 また、 ト ランジス タ M i l , M l 2の極性、 サイ ズは共に同一とする。 次に、 第 2のソース接地アンプ M l 0 を流れる ド レイ ン電流について 説明する。 入力端子 I N 1 ， I N 2 に対して信号の入力が無い と き にお ける第 2のソース接地アンプ M l 0 を流れる ド レイ ン電流 （これをアイ ド リ ング電流と言 う） は、 以下の理由から I com/ 4 + Δ I と なる。 なお 、 I com は定電流回路 I c のコモン電流値、 Δ I はチャネル変調効果によ る電流増加分である。
ト ラ ンジス タ M 8 , M 9の動作点は飽和領域にあるため、 チャネル変 調効果を考慮 した場合における ト ラ ンジス タ M 8 , M 9の ド レイ ン電流 I dは、 図 7に示す （式 1 ) で与えられる。 なお、 この （式 1 ) において 、 Wは ト ラ ンジス タ M 8 , M 9のゲー ト幅、 Lは ト ラ ンジス タ M 8， M 9のゲー ト長、 ； u。はキャ リ アの移動度、 Cox は単位面積当た り のゲー ト 酸化膜容量、 え は ド レイ ン一 ソース間電圧 Vds が増大 したと きのチヤネ ル長変化の相対値を表すパラメータである。
この （式 1 ) を図式化 したのが図 4である。 図 4 において、 初期状態 では ト ラ ンジス タ M 8 , M 9の動作バラ ンスが崩れてお り 、 ト ラ ンジス タ M 8の動作点が A点 （ ドレイ ン電流が I d 1 、 ドレイ ン一 ソース間電圧 が V ds 1 ) にあ り 、 ト ラ ンジスタ M 9の動作点が B点 （ ド レイ ン電流が I d2、 ドレイ ン一 ソース間電圧が Vds 2 ) にある と仮定する。 しかし、 ト ラ ンジスタ M 6 , M 7 の ド レイ ン電流が同一であるため、 ト ラ ンジス タ M 8 , M 9 の負帰還動作によ り ト ラ ンジス タ M 9 の動作点は B点から A点に変化せざる を得ない。 つま り 、 ト ラ ンジス タ M 9の安定点は、 ド レイ ン一 ソース間電圧が Vds lの A点と なる。
通常、 チャネル変調効果の無い理想 ト ラ ンジスタの飽和領域では、 ド レイ ン一 ソース間電圧 Vds の変化に対して ド レイ ン電流 I d が変化しな いため、 A点のよ う な安定点は存在 しない。 これに対して本実施形態で は、 本来なら回路設計において悪影響を及ぼすチャネル変調効果を利用 して、 ト ラ ンジスタ M 9の安定点を作り 出 している。 一方、 ト ラ ンジス タ M 8 はゲー ト と ド レイ ンと を接続 してあるダイ オー ドのため、 ト ラ ン ジス タ M 9のゲー ト 一 ソース間電圧は、 ト ラ ンジス タ M 8 のゲー ト ー ソ —ス間電圧 V gs 1 に等 しく なる。
こ こで、 ト ラ ンジスタ M 8 , M 9のゲー ト 一 ソース間電圧 Vgs および ド レイ ン電流 I dが等 しレ、こ と 力 ら、 ト ラ ンジス タ M 9の ド レイ ン一 ソ一 ス間電圧は ト ラ ンジス タ M 8のゲ一 ト 一 ソース間電圧 Vgs l と 等 し く な る。 その結果、 第 2の ソース接地ア ンプ M l 0のゲー ト 一 ソース間電圧 も Vgs l と なる。 し力 し、 第 2のソース接地アンプ M l 0の ド レイ ン一 ソース間電圧は、 ト ラ ンジス タ M 8 , M 9の ド レイ ン一 ソース間電圧 V gs l よ り も大きレ、。 そ こ で、 第 2の ソース接地ア ンプ M l 0のアイ ド リ ング電流は、 チャネル変調効果によ る増加分 Δ I を付加 した I comZ 4 + 厶 I と なる。
無信号時における第 2のソース接地ア ンプ M l 0のアイ ド リ ング電流 を大き く する こ と によ り 、 信号入力時における第 2のソー ス接地アンプ M l 0の ド レイ ン電流も大き く する こ と ができ る。 これは、 第 1 の ソ一 ス接地アンプ M 5 も同様である。 第 1 のソー ス接地アンプ M 5のアイ ド リ ング電流も、 上述したのと同様の理由で I com/ 4 + Δ Ι と なる。 この アイ ド リ ング電流を大き く する こ と によ り 、 信号入力時における第 1 の ソース接地アンプ M 5の ドレイ ン電流も大き く する こ と ができ る。
例えば、 出力端子 O U Tに接続されている負荷 （図示せず） が重く 、 かつ、 差動増幅回路 1 1 , 1 2で使用 している定電流回路 I cのコモン電 流値 I comを増加させずにソース接地アンプ M 5 , M l 0の ド レイ ン電流 を増加させたい場合は、 ソー ス接地アンプ M 5， M l 0のゲー ト長 Lを 小さ く するか、 ゲー ト幅 Wを大き く する こ と で実現でき る。 半導体の製 造プロセスを考慮する と、 ゲー ト幅 Wを大き く する方が容易である。 上記のよ うに構成した本実施形態の差動増幅器では、 出力端子 O U T から出力される交流信号の上半分 （正の半周期） のダイナミ ック レンジ は、 第 1 の ソース接地アンプ M 5の ド レイ ン電流供給能力で決まる。 第 1 のソース接地アンプ M 5は、 電源 V D Dによ り充分に大きな電流供給 能力を実現するこ とが可能である。 一方、 交流信号の下半分 （負の半周 期） のダイナミ ック レンジは、 ト ラ ンジス タ M i l の ド レイ ン電流供給 能力で決まる。
上述したよ うに、 トランジスタ M l 1 に対して トランジスタ M l 2が 電流ミ ラ一接続され、 ト ラ ンジス タ M l 2は第 2の ソース接地アンプ M 1 0の ド レイ ン電流によって駆動される。 こ こで、 電流ミ ラー接続され た 2つの トランジスタ M l 1 , M l 2のサイズを同一と しているので、 トランジスタ M l 1 は トランジスタ M l 2 と同じ駆動能力を有する。 し たがって、 交流信号の下半分 Dのダイナミ ック レンジは、 第 2のソース 接地アンプ M l 0の ド レイ ン電流供給能力で決まると言える。 第 2の ソ —ス接地アンプ M l 0 も、 電源 V D Dによ り充分に大きな電流供給能力 を実現することが可能である。
以上のよ うに、 本実施形態によれば、 交流信号の下半分を作るために 、 従来のよ うに定電流回路を用いる代わり に、 第 2のソース接地アンプ M l 0およびこれに接続された電流ミ ラ一回路 M l 1， M l 2を用いて いる。 これによ り 、 交流信号の下半分に関しても、 定電流回路の電流値 を増やすことなく 充分に大きなダイナミ ック レンジを得るこ とができ、 交流信号の下半分における波形の歪みを抑止することができる。
また、 本実施形態では、 電流ミ ラ一回路を多用することがないため、 出力オフセッ ト電流の発生も抑止することができる。 また、 本実施形態 によれば、 第 1 の ソース接地アンプ M 5の ド レイ ン と第 2の ソース接地 ア ンプ M 1 0の ド レイ ンまでは、 入力信号のパスにあるデバイ スの極性 、 サイズ等が同一のため、 高周波領域でも交流信号の上半分と下半分と の間に位相差を生じる要因が少ない 。 これによ り、 交流信号の歪みの発 生を抑止することができる o d» 、 トランジスタ M l 2がダイオー ド接 続されているためにィ ンピ —ダンスが小さ く 、 電流ミ ラー比が 1 ： 1 で あるため利得が 0 d Bである。 そのため、 高周波領域でも周波数特性は 良好である。 したがつて 、 本実施形態の差動増幅器は、 高周波領域でも 使用が可能であり 、 出力ォフセッ ト電流や信号の歪みを改善し低消費電 流化を図ることが可能である。
(第 2の実施形態）
次に、 本発明の第 2の実施形態を図面に基づいて説明する。 図 5は、 第 2の実施形態による差動増幅器の構成例を示す図である。 なお、 この 図 5において、 図 3に示した符号と同一の符号を付したものは同一の機 能を有するものであるので、 こ こでは重複する説明を省略する。
図 3 に示した第 1 の実施形態では、 ソース接地アンプ M 5 , M 1 0の 入力抵抗が高く なる場合があり、 オペアンプの開放利得が大き く なる 0 オペアンプを適用する応用回路の種類や用途によっては 、 オペアンプの 開放利得を下げたい場合がある。 その場合は、 図 5の ラ な回路構成に すると良い。
すなわち、 第 1 のソー ス接地アンプ M 5のゲ一卜に第 1 のバイァス抵 抗 Rb l を接続し、 第 2のソース接地アンプ M 1 0のゲ一卜に第 2のバイ ァス抵抗 Rb2を接続する。 また、 電源 V D Dと グラン ド-との間に トラン ジスタ M l 3 と定電流回路 I o とを直列に接続する。 トランジスタ M 1 3 はバイアス回路と して機能する ものであり 、 そのゲ一 卜 と ドレイ ンは接 続してある。 トランジスタ M l 3のゲー トには第 2のバイアス抵抗 Rb2 を接続し、 ド レイ ンには第 1 のバイ ア ス抵抗 Rb l を接続する。 このよ うに、 第 2の実施形態では、 ソース接地ア ンプ M 5 , M 1 0の ゲー トバイアスは、 ゲー ト と ドレイ ンと を接続した トランジスタ M l 3 (バイ アス回路） からバイ アス抵抗 Rb l , Rb2 を介して供給する。 こ のよ う に構成する と、 ソース接地アンプ M 5 , M l 0の入力抵抗 （差動 増幅回路 1 1 ， 1 2の負荷抵抗） はバイ アス抵抗 Rb l , Rb2によ り決 まる。 また、 ソース接地アンプ M 5 , M l 0の ド レイ ン電流は トランジ ス タ M l 3の ド レイ ン電流によ り決定される。 これによ り 、 ト ランジス タ M 5 , M 1 0 , M l 3のサイズが同一ならば、 これらに流れる ドレイ ン電流は全て同一になる。
ト ランジスタ M l 3 は電源 V D Dによって駆動され、 充分に大きな ド レイ ン電流を得るこ とができるので、 ソース接地ア ンプ M 5 , M 1 0 も 充分に大きな ド レイ ン電流を得るこ とができる。 これによ り 、 上述した 第 1 の実施形態と同様に、 出力端子 O U Tから出力される交流信号の上 半分も下半分も大きなダイナミ ック レンジを確保するこ とができ、 信号 の歪みを抑止するこ とができる。 また、 バイ アス抵抗 Rb l , Rb 2 を適 当な値とするこ とによ り 、 ソース接地アンプ M 5 , M l 0の入力抵抗を 小さ くすることができ、 オペアンプの開放利得を下げることができる。
(第 3の実施形態）
次に、 本発明の第 3の実施形態を図面に基づいて説明する。 図 6は、 第 3の実施形態による差動増幅器の構成例を示す図である。 なお、 この 図 6 において、 図 3 に示した符号と同一の符号を付したものは同一の機 能を有するものであるので、 こ こでは重複する説明を省略する。
第 3の実施形態は、 差動増幅器の出力を 2組の電流ミ ラー回路で取り 出すこ とによ り 、 同相および逆相の 2つの出力信号を第 1および第 2の 出力端子 O U T 1 , O U T 2から取り 出すこ とを可能と したものである 。 すなわち、 第 3の実施形態では、 図 3に示した構成要素に加えて、 第 3およぴ第 4のソース接地アンプ M l 4， M l 5 と電流ミ ラ一回路 M l 6 , M l 7 と を更に備えている。
第 1 の差動増幅回路 1 1 の出力は、 第 1 のソース接地アンプ M 5のゲ — トの他に、 第 4のソース接地アンプ M l 5のゲー トにも接続されてい る。 第 4のソース接地アンプ M l 5の ド レイ ンは、 電流ミ ラ一回路を構 成する他方の ト ラ ンジス タ M l 7の ド レイ ンに接続されている。 また、 第 4のソース接地アンプ M l 5のソースは電源 V D Dに接続されている また、 第 2の差動増幅回路 1 2の出力は、 第 2のソース接地アンプ M 1 0のゲー ト の他に、 第 3のソース接地ア ンプ M l 4のゲー トにも接続 されている。 第 3の ソース接地ア ンプ M l 4の ド レイ ンは、 電流ミ ラ一 回路を構成する一方の ト ラ ンジス タ M l 6の ド レイ ンに接続される と と もに、 第 2の出力端子 O U T 2に接続されている。 また、 第 3のソース 接地アンプ M l 4のソースは電源 V D Dに接続されている。
以上のよ う な構成において、 ト ランジスタ M 3 , M 4 , M 8 , M 9の 極性、 サイズは全て同一とする。 また、 ト ラ ンジスタ M 5 , M 1 0の極 性、 サイズは共に同一とする。 また、 ト ラ ンジスタ M l 4 , M l 5の極 性、 サイ ズは共に同一とする。 こ こで、 ト ランジスタ M 3， M 4 と ト ラ ンジスタ M 5， M l 5 と のサイズが全て同一である必要はない。 また、 ト ラ ンジスタ M 8 , M 9 と ト ラ ンジスタ M l 0， M l 4 とのサイ ズが全 て同一である必要はなレ、。 また、 トランジスタ M l 1 , M l 2の極性、 サイ ズは共に同一とする。 また、 ト ラ ンジス タ M l 6 , M l 7の極性、 サイ ズは共に同一とする。
このよ う に、 同相および逆相の 2つの出力信号を得るよ う に した場合 も、 第 3の ソース接地ア ンプ M l 4の ド レイ ン と第 4の ソース接地ア ン プ M l 5の ドレインまでは、 入力信号のパスにあるデバイスの極性、 サ ィズ等が同一のため、 高周波領域でも交流信号の上半分と下半分との間 に位相差を生じる要因が少ない。 また、 ト ラ ンジス タ M l 7がダイォー ド接続されているためにィンピーダンスが小さ く 、 電流ミ ラー比が 1 ：
1 であるため利得が 0 d Bである 。 そのため、 高周波領域でも位相差に よる歪みが生じるこ とがな < 、 周波数特性も良好である。
なお、 上記第 1〜第 3の 施形態では、 差動増幅回路 1 1 , 1 2 と ソ
—ス接地アンプ M 5 ， M 1 0 ， M 1 4 , M 1 5 と の間をダィ レク 卜に接 続する例について説明したが 、 容量を介して接続するよ うにしても良い その他、 上記第 1〜第 3の実施形態は、 何れも本発明を実施するにあ たっての具体化の一例を示したものに過ぎず、 これらによつて本発明の 技術的範囲が限定的に解釈されてはならないものである。 すなわち 、 本 発明はその精神、 またはその主要な特徴から逸脱することなく 、 様々な 形で実施することができる 産業上の利用可能性
本発明は、 入力段における差動増幅回路の出力を後段のソース接地ァ ンプで取り 出す形式の差動増幅器に有用である。

Claims

1 . 2つの入力端子よ り入力される信号の差分に基づいて差動増幅動作 を行う第 1 の差動増幅回路と、
上記第 1 の差動増幅回路と同じ上記 2つの入力端子よ り入力される信 号の差分に基づいて差動増幅動作を行う第 2の差動増幅回路と、
上記第 1 の差動増幅回路き αの青出力に接続された第 1 のソース接地ア ンプ と、
上記第 2の差動増幅回路の出力にの接 1続された第 2のソース接地アンプ
5
と、
上記第 2 の ソース接地アンプに接続され、 匪上記第 2 の ソース接地ア ン プの ド レイ ン電流によって駆動される電流ミ ラー回路とを備え、
上記電流ミ ラー回路を構成する一方の ト ラ ンジス タ と上記第 1 の ソー ス接地ア ンプと の間に出力端子が接続されて成る差動増幅器。
2 . 上記第 1 のソース接地アンプおよび上記第 2のソース接地ア ンプの ゲー トに接続されたバイ アス抵抗と、
上記バイ アス抵抗に接続されたバイ アス回路とを備え、
上記第 1 の ソース接地ア ンプおよび上記第 2 の ソース接地ア ンプのゲ 一トバイ アスを、 上記バイ アス回路から上記バイ アス抵抗を介して供給 するよ うに成されている差動増幅器。
3 . 上記第 1 の差動増幅回路を構成する ト ラ ンジス タおよび上記第 2 の 差動増幅回路を構成する ト ラ ンジス タの極性、 サイズが同じであり 、 上 記第 1 のソース接地アンプを構成する ト ラ ンジス タおよび上記第 2 の ソ ース接地ア ンプを構成する ト ラ ンジス タ の極性、 サイズが同じであるこ とを特徴とする請求の範囲第 1項に記載の差動増幅器。
PCT/JP2006/315696 2005-10-24 2006-08-02 差動増幅器 WO2007049390A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/091,417 US7868695B2 (en) 2005-10-24 2006-08-02 Differential amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005308015A JP2007116568A (ja) 2005-10-24 2005-10-24 差動増幅器
JP2005-308015 2005-10-24

Publications (1)

Publication Number Publication Date
WO2007049390A1 true WO2007049390A1 (ja) 2007-05-03

Family

ID=37967512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/315696 WO2007049390A1 (ja) 2005-10-24 2006-08-02 差動増幅器

Country Status (5)

Country Link
US (1) US7868695B2 (ja)
JP (1) JP2007116568A (ja)
CN (1) CN101366174A (ja)
TW (1) TW200718002A (ja)
WO (1) WO2007049390A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130857B2 (ja) 2007-10-01 2013-01-30 ヤマハ株式会社 差動増幅器
TW201315141A (zh) * 2011-09-27 2013-04-01 Integrated Solutions Technology Inc 運算放大器電路結構
US9000844B2 (en) * 2012-01-24 2015-04-07 Texas Instruments Incorporated Power efficient transconductance amplifier apparatus and systems
DE102014003232B4 (de) * 2014-03-05 2015-11-05 Drazenko Sukalo Hocheffiziente ultra-lineare A-Klasse-Ausgangsstufe
CN105207630B (zh) * 2015-09-30 2017-10-13 东南大学 一种电流复用高线性度的跨导放大器结构
KR20170075892A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 차동 증폭 회로, 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치
RU2637465C1 (ru) * 2016-12-13 2017-12-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Дифференциальный усилитель с повышенным ослаблением синфазного сигнала
US10236840B1 (en) * 2017-09-13 2019-03-19 International Business Machines Corporation Transadmittance amplifier
CN112019171B (zh) * 2019-05-31 2024-08-20 华邦电子股份有限公司 差动放大器
IT202100000065A1 (it) * 2021-01-04 2022-07-04 TONE SPRING Srl Distorsore per chitarra
WO2024116215A1 (en) 2022-11-30 2024-06-06 Tone Spring Amplifier for musical instruments

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178212A (ja) * 1984-09-26 1986-04-21 Sanyo Electric Co Ltd 増幅器
JP2002290172A (ja) * 2001-03-28 2002-10-04 Sharp Corp ボルテージフォロア回路および表示装置用駆動装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333058A (en) * 1980-04-28 1982-06-01 Rca Corporation Operational amplifier employing complementary field-effect transistors
JP3559532B2 (ja) * 1994-03-10 2004-09-02 松下電器産業株式会社 電力増幅器
JP2681001B2 (ja) * 1994-08-31 1997-11-19 日本電気アイシーマイコンシステム株式会社 コンパレータ回路
US5714906A (en) * 1995-08-14 1998-02-03 Motamed; Ali Constant transductance input stage and integrated circuit implementations thereof
JP3476645B2 (ja) * 1996-11-08 2003-12-10 シャープ株式会社 差動増幅器、および、ボルテージフォロワ回路
CN1212598C (zh) * 2001-04-26 2005-07-27 凌阳科技股份有限公司 液晶显示器的源驱动放大器
CN100525086C (zh) * 2002-11-26 2009-08-05 三菱电机株式会社 驱动电路
JP2004215168A (ja) * 2003-01-08 2004-07-29 Matsushita Electric Ind Co Ltd エミッタ接地増幅回路、移動無線端末装置および無線基地局装置
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178212A (ja) * 1984-09-26 1986-04-21 Sanyo Electric Co Ltd 増幅器
JP2002290172A (ja) * 2001-03-28 2002-10-04 Sharp Corp ボルテージフォロア回路および表示装置用駆動装置

Also Published As

Publication number Publication date
JP2007116568A (ja) 2007-05-10
TW200718002A (en) 2007-05-01
CN101366174A (zh) 2009-02-11
US7868695B2 (en) 2011-01-11
US20100001797A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
WO2007049390A1 (ja) 差動増幅器
US8149055B2 (en) Semiconductor integrated circuit device
JP2638492B2 (ja) Ｍｏｓ ｏｔａ
JP4850669B2 (ja) 低電圧低電力ａｂ級出力段
JP3347359B2 (ja) 出力緩衝増幅器
JP2000183672A (ja) 増幅回路
JP2013544060A (ja) カレントミラーおよび高コンプライアンス単段増幅器
EP1980017B1 (en) Amplifier circuit
JPH07307624A (ja) 低電圧高速動作のｃｍｏｓ演算増幅器
US8766722B2 (en) Quiescent control circuit for providing control current for an amplifier
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
KR20070003286A (ko) 버퍼 증폭기
KR19980036295A (ko) 복제 전압-전류 변환기를 사용한 혼합기
JPH0993055A (ja) 演算増幅器
US6466093B1 (en) Low voltage low thd CMOS audio (power) amplifier
US4529948A (en) Class AB amplifier
US20090261905A1 (en) Open gain adjustment circuit for operational amplifier
JPH11205049A (ja) 相補素子を用いる並列プッシュプル増幅器
US6570450B2 (en) Efficient AC coupled CMOS RF amplifier
US20050035822A1 (en) CMOS Class AB operational amplifier
JP3341945B2 (ja) 演算増幅器
JP2730489B2 (ja) 差動増幅回路
JP4672883B2 (ja) 半導体装置
JP3123089B2 (ja) 演算増幅回路
Adachi et al. 0.9-V Rail-to-Rail Operational Amplifiers with Adaptive Threshold Voltage Control

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680039646.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12091417

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06768435

Country of ref document: EP

Kind code of ref document: A1