JP2000183672A

JP2000183672A - 増幅回路

Info

Publication number: JP2000183672A
Application number: JP11359407A
Authority: JP
Inventors: Marco Corsi; コルシマルコ; Esukobaru-Bauzaa Purisushira; エスコバル − バウザープリスシラ; G Maclean Kenneth; ジー、マックリーンケネス
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1998-12-18
Filing date: 1999-12-17
Publication date: 2000-06-30
Also published as: US6281753B1

Abstract

(57)【要約】【課題】低電圧でも特性が低減しない。【解決手段】単独対差動増幅器回路（９０）が増幅器
の電源電圧範囲全体に亙って信号の増幅をする。差動増
幅器回路（９０）が第１のレール（１２２）と第２のレ
ール（１２４）に結合されていて、同相モード入力電圧
を受取る差分入力（１１４及び１１６）を有する。バイ
アス回路（１２６）が差動増幅器回路（９０）に結合さ
れ、同相モード入力電圧に応答して、バイアス回路（１
２６）が差動トランジスタ対（１０２及び１０４）の閾
値電圧を制御するように、差動トランジスタ対（１０２
及び１０４）にバイアス電圧を印加する。バイアス回路
（１２６）は、同相モード入力電圧が第１の供給電圧か
ら第２の供給電圧までに及ぶ範囲内にあるとき、差動ト
ランジスタ対（１０２及び１０４）をターンオンする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は全般的に演算増幅
器の分野、特にバックゲート・バイアス方式を用いて正
及び負の両方の電源電圧レールを含む広い同相モード範
囲を作る、差動単独対ＭＯＳＦＥＴ増幅器入力段に対す
る適応形バイアス方式に関する。

【０００２】

【従来の技術及び課題】大抵のアナログ回路はディジタ
ル構成に置き換わっているが、アナログの世界は、外部
システムと、若干の例を挙げると、医療機器、携帯電
話、ノートブック形コンピュータ、カセット・テープ記
録装置及び蓄電池作動電子デバイス等の種々の電子デバ
イス内の内部電子回路との間のインターフェースを構成
する為に、集積回路内に演算増幅器を使うことを必要と
する。演算増幅器は、パルス整形、フィルタ作用、信号
処理及び計装の用途で、主に外部から印加されるフィー
ドバックと共に使われる。こういう電子デバイスの寿命
を延ばすと共にその寸法と重量を減らそうとして、業界
の傾向は一層小形で、電圧が低く且つ消費電力が一層少
ない演算増幅器を要求している。演算増幅器はそのコス
トの安さ、使い易さ並びに広く利用出来ることを特徴と
しており、その為大きな需要がある。理想的な演算増幅
器は、差分入力及びシングルエンデッド出力を持つ電圧
制御電圧源である。理想的な演算増幅器の特性の中に
は、利得が無限大、入力オフセット電圧がゼロ、入力イ
ンピーダンスが無限大、出力抵抗がゼロ、帯域幅が大き
く、高速で、周波数依存性がなく、温度依存性がなく、
歪みがなく、処理の依存性がなく、十分な出力駆動能力
を持っていて、消費電力が小さいことが含まれる。しか
し、製造プロセスによって出来るのは理想には至らない
演算増幅器の特性である。この為、回路設計技術者の仕
事は、理想的ではない状態を埋合わせようとして、実際
の演算増幅器の１つ又は更に多くの特性を最適にするこ
とである。普通の演算増幅器の設計は入力段と出力段の
少なくとも２段を含む。入力段は、非反転入力及び反転
入力を持っていて、２つの入力の間の差を取出す。差動
増幅器は、アナログＩＣの設計で最も広く使われている
種類の利得段の１つである。図１に示すように、入力段
１０が、２つの対称的な回路の枝路を持つ差動増幅器と
して構成された１対のトランジスタ１２及び１４を含
み、各々の枝路が入力端子２６及び２８の一方に結合さ
れたトランジスタ１２及び１４を含む。更に、各々の枝
路は、能動負荷として、ゲートを直結した第２のトラン
ジスタ１６及び１８を含む。トランジスタ１６及び１８
の各々のソースが上側電源レール２０に結合される。各
々の枝路は差動トランジスタ対１２及び１４の下方で電
流源トランジスタ３０のソースに結合されている。電流
源トランジスタ３０が電圧Ｖ_biasによってバイアスされ
る。各々の枝路内で、トランジスタが対応する入力端子
２６及び２８の電圧に比例する信号を発生する。入力段
の出力２２及び２４は、差動増幅器の各々の枝路２６及
び２８の信号の間の差である。２つの枝路内にある対応
する回路部品の数値が同一であって、各々の入力２６及
び２８に同一の電圧、即ち同相モード入力電圧が印加さ
れたとき、各々の枝路の信号も同一になり、入力段１０
の出力がゼロであるのが理想的である。普通、差動利得
段の同相モード入力電圧範囲は、１対の差動増幅トラン
ジスタのカットオフか飽和、又は演算増幅器内の何れか
の利得段のカットオフ、飽和又は絶縁降伏を招くことな
く、両方の入力に同時に印加することが出来る直流電圧
の最大範囲である。一方の供給電圧又はその近くの同相
モード入力電圧が、入力段のトランジスタを飽和又はカ
ットオフ状態の何れかに駆動することがある。これは、
入力電圧が演算増幅器の供給電圧の何れかに近づくか又
は越えてはならないので、同相モード入力電圧の使える
範囲を制限する。従来の経験則は、入力信号が高又は低
の電源レールの何れかから約１ボルト以内になってはな
らないということである。

【０００３】図１で、同相モード入力範囲の下限は、閾
値電圧Ｖ_Tを持つ電流源トランジスタ３０の飽和又は利
得トランジスタ１２、１４のカットオフによって設定さ
れる。両方の入力が下がって、電圧−Ｖ_LLの下側電源レ
ール３４から閾値電圧Ｖ_T以内の電圧に接近するとき、
この下限が発生する。同相モード範囲の上限は、両方の
入力が電圧＋Ｖ_HHの上側電源レール２０に向かって上昇
するときの、利得トランジスタ１２及び１４の飽和によ
って設定される。この為、差動トランジスタ対１２及び
１４の極性に応じて、差動トランジスタ対１２及び１４
が動作可能ではなくなるような電源範囲の高又は低側の
端が通常ある。この為、従来の設計の演算増幅器は、動
作可能な同相モード入力電圧の範囲が制限されている。
しかし、種々の直流レベルで入力信号を発生するデバイ
スとの容易な増幅器インターフェースを許すような広い
同相モード範囲が望ましい。現在、演算増幅器の単独電
源又はアース感知段では、この範囲は負の電源レール−
Ｖ_LLまで及ぶことが出来る。しかし、各々のトランジス
タが導電する前に、差動増幅器対の閾値電圧に達せざる
を得ない為に、同相モード範囲が負及び正の両方の電源
レール＋Ｖ_HH及び−Ｖ_LLを含むような単独対の差動増幅
器方式は存在しない。この理由で、演算増幅器内の入力
段の好ましい設計方式として、一方の差動対が動作可能
であるが他方がそうではないような、電源範囲の高又は
低側の端を補償する相補的な２種類の対の差動増幅器を
含めることがある。この相補的な２種類の対の差動増幅
器は、同相モード範囲が、負又は正の両方の電源レール
＋Ｖ_HH及び−Ｖ_LLを含むように拡張する能力を持ってい
る。即ち、この増幅器はレール間入力能力を持つことが
出来る。更に具体的に言うと、増幅器の出力信号は、そ
の同相モード部分が電源範囲の範囲全体に及ぶとき、差
分入力電圧を表す。このような設計の一例が米国特許第
５、３７１、４７４号に見られる。この米国特許には、
電源範囲全体に互る代表的な信号増幅を行うように、並
列に動作する第１及び第２の差動部分を持つ差動増幅器
の幾つかの実施例が記載されている。図２に示すよう
に、この２種類の差動増幅器対５０及び５２を持つ入力
段４０は、上に述べた単独対差動増幅器入力段が当面す
る問題に対する解決策を提供する。この提案による方式
は、共通モードの範囲が負及び正の両方の電源レールを
含むように拡張する。相補的な対の差動増幅器５０及び
５２は、共通モード入力電圧が電源範囲内の任意の電圧
にあるとき、少なくとも一方の対が動作するように、並
列に結合されている。

【０００４】第１の差動増幅器５０は、２つの対称的な
枝路を持つ差動増幅器として構成された１対のトランジ
スタ４２及び４４を持ち、各々の枝路が入力端子５４及
び５６の一方に結合されたトランジスタを含んでいる。
第２の差動増幅器５２は、２つの対称的な枝路を持つ差
動増幅器として構成された１対のトランジスタ４６及び
４８を持っていて、各々の枝路が入力端子５４及び５６
の一方に結合されたトランジスタを含んでいる。差動増
幅器対の内の一方５０が、上側電源レール電圧＋Ｖ_HHか
その近くにある入力信号５４及び５６に対して作用し、
他方の差動増幅器対５２が、下側電源レール電圧−Ｖ_LL
かその近くにある入力信号に対して作用する。加算回路
６４が２つの差動増幅器対の出力を加算して、入力段４
０に対する出力とする。何れかの供給電圧に近くない入
力信号５４及び５６に対しては、両方の差動増幅器が作
用する度合いが変化する。電流制御回路６２のような別
の回路を設けて、同相モード入力電圧が一方の供給電圧
５８から他方の供給電圧６０まで変化するとき、差動増
幅器５０及び５２の一方又は他方だけが作用する状態の
間で滑らかに移行させることが出来る。こうすると、同
相モード入力範囲が両方の電源電圧５８及び６０を含む
ように拡張される。

【０００５】第１の差動部分５０は、第１のテール電流
Ｉ_Nを１対の第１の主電流Ｉ₁及びＩ ₂に分割し、同相モ
ード電圧Ｖ_CMが中間範囲及び高側の末端範囲にあるとき
に、その差が入力信号Ｖ_Iを表すようにすることによ
り、差分入力信号を増幅する。第２の差動部分５２が相
補的に動作して、第２のテール電流Ｉ_Pを１対の第２の
主電流Ｉ₃及びＩ₄に分割し、同相モード電圧Ｖ_CMが中間
範囲及び低側の末端範囲にあるとき、その差が入力信号
を表すようにすることにより、入力信号を増幅する。そ
の結果、差動増幅器はレール間入力を持つことが出来
る。しかし、入力段に２種類の差動増幅器対を持つ演算
増幅器の複雑度が高まると、増幅器の速度が潜在的に低
下すると共に、製造プロセスの間の誤りの数が増加す
る。１個の差分入力段の枝路の間に対称性の変動がある
と、普通の設計の演算増幅器が特性的な入力オフセット
電圧を持つのと丁度同じように、２種類の入力段差動増
幅器を用いた演算増幅器の設計は、その各々の差動増幅
器の枝路の間の対称性に同様な変動が起こり得る。従っ
て、蓄電池電源から給電される種々の用途、特に低電圧
の用途に使うことが出来て、演算増幅器の特性を低減し
ない万能的な演算増幅器の必要性が存在する。高い入力
インピーダンス及び低い入力オフセット電圧を持つ演算
増幅器入力段に対する必要性も存在する。高い速度及び
大きい帯域幅を提供する信号通路にあるトランジスタを
最小限に抑え、しかも入力及び出力の両方がレール間で
変わり得るようにする演算増幅器に対する必要性も存在
する。演算増幅器内にあって、負及び正の両方の電源電
圧レールを含めて広い同相モード範囲を取ることが出来
る単独対差動利得段に対する必要性も存在する。

【０００６】

【課題を解決する為の手段及び作用】この発明によるバ
イアス方式を持つ演算増幅器の単独対差動増幅器利得段
は、差動増幅器トランジスタのバックゲート電圧をバイ
アスするバイアス方式を使うことにより、正及び負の両
方の電源レールを含む広い同相モード電圧範囲を提供す
ることが出来る。この差動増幅器利得段回路は、第１の
供給電圧にまで及ぶ第１の末端範囲及び第２の供給電圧
にまで及ぶ第２の末端範囲を含む電源範囲を構成する第
１及び第２の供給電圧の間で動作し得る。差動増幅器回
路に結合されたバイアス回路が、差動トランジスタ対の
閾値電圧が同相モード入力電圧に応答して調節されて、
同相モード入力電圧が第１の供給電圧から第２の供給電
圧にまで及ぶ範囲内にあるとき、差動トランジスタ対を
ターンオンするような形で、差動トランジスタ対に対し
てバイアス電圧を印加する。この為、同相モード入力電
圧のレベルに応じて、このバイアス方式は入力利得トラ
ンジスタの閾値電圧を変更し、両方の電源レールを含む
一層広い同相モード電圧範囲を可能にする。この発明並
びにその利点が更に完全に理解されるように、次に、添
付図面について説明するところを参照されたい。図面全
体に互り、同様な特徴は同じ参照数字で表してある。

【０００７】

【実施例】図３は、この発明によるバイアス方式を含む
差動増幅器入力段９０の回路図を示す。入力段９０が、
１対の差動増幅器トランジスタ１０２及び１０４のバッ
クゲートのバイアス動作を通じて、正及び負の両方の電
源レールを含む広い同相モード電圧範囲を有する。具体
的に言うと、入力段９０が互いに結合された差動増幅器
回路１００及びバイアス回路１２６を含む。差動増幅器
回路１００は、２つの対称的な枝路を持つ差動増幅器と
して構成された１対の同じ極性の差動結合電界効果トラ
ンジスタ１０２及び１０４を含み、各々の枝路は夫々入
力端子１１４、１１６の一方に結合されたトランジスタ
１０２及び１０４を含む。１対の同じ極性の共通ゲート
電界効果トランジスタ１０６及び１０８が夫々トランジ
スタ１０２及び１０４に結合されて、各々の枝路内の能
動負荷となる。トランジスタ１０６及び１０８のゲート
がノード１０７で結合され、そこにバイアス電圧Ｖ_b1が
印加される。トランジスタ１０６及び１０８のソースが
電源レール１２２に結合される。トランジスタ１０６及
び１０８のドレインが夫々出力ノード１１０及び１１２
に結合される。１対の同じ極性の共通ゲート結合電界効
果トランジスタ１０６及び１０８は、１対の同じ極性の
差動結合電界効果トランジスタ１０２及び１０４とは反
対の極性である。電界効果トランジスタ１１８のドレイ
ンがトランジスタ１０２及び１０４のソースで各々の枝
路を一緒に結合する。トランジスタ１１８のソースが第
２の電源レール１２４に接続される。トランジスタ１１
８のゲートはノード１２０でバイアス電圧Ｖ_b2に結合さ
れる。

【０００８】バイアス回路１２６が互いに結合された複
製回路１３０及びスイッチング回路１４０を含む。複製
回路１３０は電流源１３２を含む。複製電界効果トラン
ジスタ１３６のドレインが電流源１３２に対して直列に
接続される。複製トランジスタ１３６のバックゲートが
差動増幅器回路１００の１対の同じ極性の差動結合電界
効果トランジスタ１０２及び１０４のバックゲートに結
合され、この対に対してバックゲート電圧を供給する。
複製トランジスタ１３６は、１対の同じ極性の差動結合
電界効果トランジスタ１０２及び１０４の一方と同等の
寸法である。複製トランジスタ１３６のドレイン及びバ
ックゲートに結合された演算増幅器１３４が、サーボ・
ループ利得をもたらし、１対の同じ極性の差動結合電界
効果トランジスタ１０２及び１０４に供給されるバック
ゲート電圧を変調するフィードバック増幅器を形成す
る。電流源トランジスタ１３８のドレインが複製トラン
ジスタ１３６のソースに結合されて、トランジスタ１１
８から供給されるテール電流の半分に等しい電流を供給
する。複製トランジスタ１３６のゲート及び電流源トラ
ンジスタ１３８のソースの両方が第２の電源レール１２
４に結合される。電流源トランジスタ１３８のゲートが
トランジスタ１１８のゲートに結合される。電流源トラ
ンジスタ１３８はトランジスタ１１８の半分の寸法と同
等である。この為、複製及び電流源トランジスタ１３６
及び１３８は、入力差動段１００の半分の複製である。
スイッチング回路１４０が、電流源１３２と下側電流レ
ール１２４との間で、トランジスタ１３６及び１３８の
直列接続に対して並列に結合された電界効果トランジス
タ１４２を含む。電界効果トランジスタ１４４が下側電
源レール１２４と、トランジスタ１０２、１０４、１３
６のバックゲートを結合するノードとの間に結合されて
いる。トランジスタ１４２及び１４４のゲートが入力ノ
ード１１６に結合されている。簡単の為、電界効果トラ
ンジスタ１０２、１０４、１１８、１３６、１３８、１
４２及び１４４がｎチャンネルＭＯＳデバイスで、電界
効果トランジスタ１０６及び１０８がｐチャンネルＭＯ
Ｓデバイスである場合について、回路の解析を説明す
る。動作について説明すると、入力トランジスタの差動
対１０２及び１０４が、第１のテール電流Ｉ_Tを１対の
主電流Ｉ₁及びＩ₂に分割することにより、電圧＋Ｖ_I及
び−Ｖ_Iの差分入力信号１１４及び１１６を増幅する。
トランジスタ１１８が、１対の同じ極性の差動結合電界
効果トランジスタ１０２及び１０４に対するテール電流
Ｉ_Tを供給する。

【０００９】単独対差動増幅器１００には２つの動作電
圧範囲がある。第１の末端電圧は上側電源レール電圧＋
Ｖ_HHから電圧Ｖ_gstまでの範囲であり、電圧Ｖ_gstはゲー
ト・ソース間電圧Ｖ_gsからトランジスタ１０２及び１０
４の閾値電圧Ｖ_Tを差引いた値である。トランジスタ１
０２及び１０４が動作可能であるのは、同相モード電圧
Ｖ_CMのこの範囲内である。第２の末端電圧は電圧Ｖ_gst
から下側電源レールまでである。バイアス回路１２６か
ら供給されるバイアスがなければ、トランジスタ１０２
及び１０４が通常カットオフであるのは入力電圧のこの
第２の末端範囲の間である。第１又は第２の末端範囲の
何れかで印加される電圧を制御する為に、スイッチング
回路１４０が複製回路１３０をオフ及びオンに切換え
る。同相モード電圧Ｖ_CMが第１の末端範囲内にあると
き、複製回路１３０をオフに切換える。入力信号Ｖ_Iが
第２の末端範囲内の同相モード電圧Ｖ_CMを持つとき、ス
イッチング回路１４０が複製回路１３０をオンに切換え
て、トランジスタ１０２及び１０４の閾値電圧を調整す
るバックゲート電圧を供給する。その結果、入力トラン
ジスタ１０２及び１０４の差動対は、第１及び第２の末
端範囲の両方で動作可能である。複製回路１３０が差動
増幅器回路１００に接続されて、入力差動段１００の半
分の複製となると共に、必要なときに、差動増幅器入力
トランジスタ対１０２及び１０４に対してバックゲート
電圧を供給する。こうすることにより、差動増幅器入力
トランジスタ対１０２及び１０４のバックゲートが、各
々のトランジスタ１０２及び１０４の夫々のソースより
も高い電圧に高められる。その根拠として考えられるの
は、各々のトランジスタ１０２及び１０４の本体効果が
十分強くて、本体−ソース間の寄生ダイオード接合を順
バイアスせずに、閾値電圧の極性の変化が出来るという
ことである。

【００１０】更に具体的に言うと、同相モード電圧Ｖ_CM
の第１の末端範囲の間、電界効果トランジスタ１４２及
び１４４を含むスイッチング回路がスイッチとして作用
して、複製回路１３０のバイアスをターンオフする。こ
の第１の末端範囲では、同相モード電圧Ｖ_CMがトランジ
スタ１４２及び１４４の閾値電圧を超える。その為、ト
ランジスタ１４２及び１４４がターンオンして、複製ト
ランジスタ１３６のドレインを電圧−Ｖ_LLを持つ下側電
源レール１４４に接続することにより、複製回路１３０
を取除く。トランジスタ１４４のドレインが差動結合さ
れた電界効果トランジスタ１０２及び１０４のバックゲ
ートに接続されているから、トランジスタ１４４がター
ンオンすると、トランジスタ１４４のドレイン・ソース
間抵抗が非常に小さくなり、実効的にトランジスタ１０
２及び１０４のバックゲートがやはり下側電源電圧−Ｖ
_LLに短絡する。従って、差動結合された電界効果トラン
ジスタ１０２及び１０４のバックゲートを変調する必要
がないので、本体効果がなくなる。同相モード電圧Ｖ_CM
の第２の末端範囲では、複製回路１３０内で、電流源１
３２が複製トランジスタ１３６に給電する。電流源１３
２からの電流の大きさは、複製電流源１３８が必要とす
る大きさの約８０％である。従って、複製トランジスタ
１３６のドレイン電圧が上昇して、サーボ・ループ増幅
器１３４が複製トランジスタ１３６のバックゲート電圧
を上に引張る。こうして、トランジスタ１３６の電圧Ｖ
_gatが、電流源１３２からトランジスタ１３６を介して
トランジスタ１３８に電流を通すことが出来るようなレ
ベルに設定される程度まで、複製トランジスタ１３６の
閾値電圧を下げる。複製回路１３０が複製トランジスタ
１３６の同じバックゲート電圧を差動増幅器トランジス
タ１０２及び１０４のバックゲートに印加する。従っ
て、トランジスタ１０２及び１０４が下側供給レール−
Ｖ _LLの電圧よりも何れかのトランジスタ１０２及び１０
４のＶ_gstだけ低い同相モード入力電圧Ｖ_CMを受取ると
き、トランジスタ１０２及び１０４はテール電流Ｉ _Tの
約８０％を通し、こうして動作可能である。更に、同相
モード電圧の第２の末端範囲で動作する際、電界効果ト
ランジスタ１４２及び１４４を含むスイッチング回路１
４０がスイッチとして作用して、複製回路１３０のバイ
アスをターンオンする。この第２の末端範囲では、同相
モード電圧Ｖ_CMはトランジスタ１４２及び１４４の閾値
電圧より小さい。その為、トランジスタ１４２及び１４
４は導電しない。従って、スイッチング回路１４０は複
製回路１３０が差動増幅器トランジスタ１０２及び１０
４にバックゲート・バイアスをするのを妨げない。要約
すると、このバイアス方式は、増幅器が、両方の電源レ
ールを含む広い同相モード入力電圧範囲に互って動作状
態に留まるような負の閾値電圧を提供する。前に述べた
ように、回路９０はｎチャンネルＭＯＳデバイスとして
電界効果トランジスタ１０２、１０４、１１８、１３
６、１３８、１４２及び１４４と、ｐチャンネルＭＯＳ
デバイスとしての電界効果トランジスタ１０６及び１０
８を用いることが出来る。逆に、回路９０は同じように
ｐチャンネルＭＯＳデバイスとしての電界効果トランジ
スタ１０２、１０４、１１８、１３６、１３８、１４２
及び１４４とｎチャンネルＭＯＳデバイスとしての電界
効果トランジスタ１０６及び１０８を用いることも出来
る。この為、電界効果トランジスタ１０２、１０４、１
１８、１３６、１３８、１４２及び１４４がｎチャンネ
ルＭＯＳデバイスである場合、複製回路１３０は負の閾
値電圧を発生するバックゲート電圧を作る。更に、電界
効果トランジスタ１０２、１０４、１１８、１３６、１
３８、１４２及び１４４がｐチャンネルＭＯＳデバイス
である場合、複製回路１３０は正の閾値電圧を発生する
バックゲート電圧を作る。

【００１１】この発明の分野の当業者であれば、特許請
求の範囲によって定められたこの発明の範囲を逸脱せず
に、ここに説明した実施例に種々の置換、変更及び追加
を加えることが出来ることが理解されよう。この発明は
主にＦＥＴを用いる。しかし、この発明のある部分はこ
の代りにバイポーラ・トランジスタで構成することも出
来る。この為、この発明は「ＣＭＯＳ」及び「ＢＩＣＭ
ＯＳ」集積回路技術の両方で作ることが出来る。

【００１２】以上の説明に関し、更に以下の項目を開示
する。（１）第１の供給電圧を受取る第１のレールと、第２
の供給電圧を受取る第２のレールと、前記第１のレール
及び第２のレールに結合されていて、同相モード入力電
圧を受取る差分入力を持ち、差動トランジスタ対を含む
差動増幅器回路と、前記差動増幅器回路に結合されてい
て、前記差動トランジスタ対にバイアス電圧を印加する
バイアス回路であって、前記同相モード入力電圧に応答
して前記差動トランジスタ対の閾値電圧を制御して、前
記同相モード入力電圧が前記第１の供給電圧から第２の
供給電圧まで及ぶ範囲内にあるときに、前記差動トラン
ジスタ対をターンオンする前記バイアス回路を含む回
路。（２）第1項に記載の回路に於て、前記バイアス回路
が、前記同相モード入力電圧が前記第１の供給電圧から
第１の閾値電圧までに及ぶ第１の範囲内にあるときに前
記差動トランジスタ対をターンオンする第１のバイアス
電圧を供給すると共に、前記同相モード入力電圧が前記
第２の供給電圧から前記第１の閾値電圧までに及ぶ第２
の範囲にあるときに、前記差動トランジスタ対をターン
オンする第２のバイアス電圧を供給する回路。（３）第1項に記載の回路に於て、前記差動増幅器回
路が、１対の同じ極性の差動結合電界効果トランジスタ
を有し、該対の第１及び第２のトランジスタが入力信号
に対して差動的に応答し、更に１対の同じ極性の共通ゲ
ート結合電界効果トランジスタを有し、該対の第３及び
第４のトランジスタが前記差動手段に対する能動負荷と
なり、前記１対の同じ極性の共通ゲート結合電界効果ト
ランジスタは前記１対の同じ極性の差動結合電界効果ト
ランジスタに対して反対の極性であり、更に、前記１対
の同じ極性の差動結合電界効果トランジスタにテール電
流を供給する第５の電界効果トランジスタを含む回路。

【００１３】（４）第1項に記載の回路に於て、前記
バイアス回路が、前記差動増幅器回路に結合されてい
て、前記差動トランジスタ対の半分の複製となってい
て、前記差動トランジスタのバックゲートに電圧を印加
して、同相モード電圧Ｖ_CMが第２の末端範囲内にあると
き、入力トランジスタの前記差動対が動作可能であるよ
うな閾値電圧を供給するようになっている複製回路と、
前記差動増幅器回路及び前記複製回路に結合されてい
て、前記同相モード入力電圧Ｖ_CMが前記差動トランジス
タ対の閾値電圧を超える前記第２の末端範囲内にあると
きに、前記複製回路をターンオンすると共に、前記同相
モード入力電圧Ｖ _CMが第１の末端範囲内にあるときに、
前記複製回路をターンオフするスイッチング回路とを含
む回路。（５）第４項に記載の回路に於て、前記複製回路が、
電流源と、該電流源に対して直列に結合された第６の電
界効果トランジスタとを有し、該第６の電界効果トラン
ジスタのバックゲートが前記差動増幅器回路の１対の同
じ極性の差動結合電界効果トランジスタのバックゲート
に結合されて前記１対の同じ極性の差動結合電界トラン
ジスタに対するバックゲート電圧を供給し、前記第６の
電界効果トランジスタは前記差動増幅器回路の１対の同
じ極性の差動結合電界効果トランジスタの何れかと同等
の寸法であり、更に、前記第６の電界効果トランジスタ
に結合されていてフィードバック増幅器を形成して、前
記差動増幅器回路の１対の同じ極性の差動結合電界効果
トランジスタに供給されるバックゲート電圧を変調する
増幅器と、前記第６の電界効果トランジスタに対して直
列に結合されていて、前記複製回路に電流を供給する第
７の電界効果トランジスタとを含み、該第７の電界効果
トランジスタは前記差動増幅器回路の第５の電界効果ト
ランジスタの半分の寸法と同等である回路。（６）第４項に記載の回路に於て、前記スイッチング
回路が前記第６及び第７の電界効果トランジスタに並列
に結合された第８の電界効果トランジスタと、前記複製
回路の増幅器に対して直列に結合された第９の電界効果
トランジスタとを含み、直列結合された第９の電界効果
トランジスタ及び増幅器が前記第８の電界効果トランジ
スタと並列に結合されている回路。

【００１４】（７）第１の供給電圧にまで及ぶ第１の
末端範囲及び第２の供給電圧にまで及ぶ第２の末端範囲
を含む電源範囲を構成している第１及び第２の供給電圧
の間で動作し得る電子回路に於て、同相モード電圧Ｖ_CM
が前記第１の末端範囲内にあるときに差分入力信号を増
幅する第１の閾値電圧を持つ差動トランジスタ対を有す
る差動手段と、該差動手段に結合されていて、前記差動
トランジスタ対の半分の複製となって、前記差動トラン
ジスタ対のバックゲートの間に電圧を印加して、前記同
相モード電圧Ｖ_CMが第２の末端範囲内にあるときに、入
力トランジスタの前記差動対が動作可能となるような第
２の閾値電圧を供給する複製回路手段と、前記差動手段
及び前記複製回路手段に結合されていて、前記同相モー
ド入力電圧Ｖ_CMが前記入力トランジスタの差動対の第１
の閾値電圧を越えた第２の末端範囲内にあるときに、前
記複製回路手段をターンオンすると共に、前記同相電圧
Ｖ _CMが第１の末端範囲内にあるときに前記複製回路をタ
ーンオフするスイッチング手段とを含む回路。（８）第７項に記載の電子回路に於て、前記差動手段
が、１対の同じ極性の差動結合電界効果トランジスタを
有し、該対の第１及び第２のトランジスタが入力信号に
対して差動的に応答し、更に１対の同じ極性の共通ゲー
ト結合電界効果トランジスタを有し、該対の第３及び第
４のトランジスタが前記差動手段に対する能動負荷とな
り、前記１対の同じ極性の共通ゲート結合電界効果トラ
ンジスタは前記１対の同じ極性の差動結合電界効果トラ
ンジスタと反対の極性であり、更に、前記１対の同じ極
性の差動結合電界効果トランジスタに対するテール電流
を供給する第５の電界効果トランジスタを含む電子回
路。（９）第８項に記載の電子回路に於て、前記複製回路
が、電流源と、該電流源に対して直列に結合された第６
の電界効果トランジスタとを有し、該第６の電界効果ト
ランジスタのバックゲートが前記差動手段の前記１対の
同じ極性の差動結合電界効果トランジスタのバックゲー
トに結合されていて、前記１対の同じ極性の差動結合電
界効果トランジスタに対してバックゲート電圧を供給
し、前記第６の電界効果トランジスタは前記差動手段の
前記１対の同じ極性の差動結合電界効果トランジスタの
何れかと同等の寸法であり、更に、前記第６の電界効果
トランジスタに結合されてフィードバック増幅器を形成
して、前記差動手段の前記１対の同じ極性の差動結合電
界効果トランジスタに供給されるバックゲート電圧を変
調する増幅器と、前記第６の電界効果トランジスタに対
して直列に結合されていて前記複製回路手段に電流を供
給する第７の電界効果トランジスタとを含み、該第７の
電界効果トランジスタは前記差動手段の前記第５の電界
効果トランジスタの半分の寸法と同等である電子回路。（１０）第９項に記載の電子回路に於て、前記スイッ
チング手段が、前記第６の及び第７の電界効果トランジ
スタと並列に結合された第８の電界効果トランジスタ
と、前記複製回路手段の増幅器に対して直列に結合され
た第９の電界効果トランジスタとを含み、直列に結合さ
れた第９の電界効果トランジスタ及び増幅器が前記第８
の電界効果トランジスタと並列に結合されている電子回
路。（１１）第１０項に記載の電子回路に於て、前記第
１、第２、第５、第６、第７、第８及び第９の電界効果
トランジスタがｎチャンネルＭＯＳデバイスである電子
回路。（１２）第１０項に記載の電子回路に於て、前記第
１、第２、第５、第６、第７、第８及び第９の電界効果
トランジスタがｐチャンネルＭＯＳデバイスである電子
回路。

【００１５】（１３）単独対差動増幅器回路９０が増
幅器の電源電圧範囲全体に亙って信号の増幅をする。差
動増幅器回路９０が第１のレール１２２と第２のレール
１２４に結合されていて、同相モード入力電圧を受取る
差分入力１１４及び１１６を有する。バイアス回路１２
６が差動増幅器回路９０に結合され、同相モード入力電
圧に応答して、バイアス回路１２６が差動トランジスタ
対１０２及び１０４の閾値電圧を制御するように、差動
トランジスタ対１０２及び１０４にバイアス電圧を印加
する。バイアス回路１２６は、同相モード入力電圧が第
１の供給電圧から第２の供給電圧までに及ぶ範囲内にあ
るとき、差動トランジスタ対１０２及び１０４をターン
オンする。

【図面の簡単な説明】

【図１】従来の差動増幅器の回路図。

【図２】レール間入力を持つことが出来る従来の２重の
対の差動増幅器の回路図。

【図３】この発明によるレール間入力を持つことが出来
る単独対差動増幅器の回路図。

【符号の説明】

１００差動増幅器回路１０２，１０４差動トランジスタ対１１４，１１６差分入力１２２第１のレール１２４第２のレール１２６バイアス回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者ケネスジー、マックリーンアメリカ合衆国テキサス、ダラス、ビリッジベンドドライブ 6060、ナンバー 102

Claims

【特許請求の範囲】

【請求項１】第１の供給電圧を受取る第１のレール
と、第２の供給電圧を受取る第２のレールと、前記第１のレール及び第２のレールに結合されていて、
同相モード入力電圧を受取る差分入力を持ち、差動トラ
ンジスタ対を含む差動増幅器回路と、前記差動増幅器回路に結合されていて、前記差動トラン
ジスタ対にバイアス電圧を印加するバイアス回路であっ
て、前記同相モード入力電圧に応答して前記差動トランジス
タ対の閾値電圧を制御して、前記同相モード入力電圧が
前記第１の供給電圧から第２の供給電圧まで及ぶ範囲内
にあるときに、前記差動トランジスタ対をターンオンす
る前記バイアス回路を備えた回路。
【請求項２】第１の供給電圧にまで及ぶ第１の末端範
囲及び第２の供給電圧にまで及ぶ第２の末端範囲を含む
電源範囲を構成している第１及び第２の供給電圧の間で
動作し得る電子回路に於て、同相モード電圧Ｖ_CMが前記第１の末端範囲内にあるとき
に差分入力信号を増幅する第１の閾値電圧を持つ差動ト
ランジスタ対を有する差動手段と、該差動手段に結合されていて、前記差動トランジスタ対
の半分の複製となって、前記差動トランジスタ対のバッ
クゲートの間に電圧を印加して、前記同相モード電圧Ｖ
_CMが第２の末端範囲内にあるときに、入力トランジスタ
の前記差動対が動作可能となるような第２の閾値電圧を
供給する複製回路手段と、前記差動手段及び前記複製回路手段に結合されていて、
前記同相モード入力電圧Ｖ_CMが前記入力トランジスタの
差動対の第１の閾値電圧を越えた第２の末端範囲内にあ
るときに、前記複製回路手段をターンオンすると共に、
前記同相電圧Ｖ _CMが第１の末端範囲内にあるときに前記
複製回路をターンオフするスイッチング手段と、を備え
た回路。