CN114362700A - 差分放大器及其背栅控制方法 - Google Patents

Abstract

本申请公开了一种差分放大器及其背栅控制方法。差分放大器包括差分对晶体管和背栅控制电路，背栅控制电路将差分对晶体管的公共端电压与参考地电压进行比较，根据比较结果动态调整差分对晶体管的背栅，从而可以保证输入共模电压在相当宽的范围内改变时，差分对晶体管中的二极管不会正向导通，同时将晶体管的栅氧击穿电压限制在电源电压以下，极大地拓宽了差分放大器的输入共模范围，提高了差分放大器的性能。

Description

差分放大器及其背栅控制方法

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种差分放大器及其背栅控制方法。

背景技术

运算放大器是能把输入信号的电压或功率放大的器件，广泛应用于通信、PC、消费、汽车和工业等领域。

为了抑制共模信号，通常使用差分或平衡电路来实现放大器，对于包括差分缓冲器、差分放大器和推挽差分放大器的差分电路，可能需要调整差分电压的共模以获得最佳的性能或整个电路的要求。差分电压的共模是出现在两个信号中的公共电压，即差分电压的+和-部分，而共模输入的范围通常受限于正负电源，复杂的SoC上可能拥有多个不同的正负电源域，这使得将P型衬底作为片上最低电压的传统方法不再有效，在这种情况下，差分放大器的差分对晶体管的输入共模范围几乎难以将至0V以下。

发明内容

有鉴于此，本发明的目的在于提供一种差分放大器及其背栅控制方法，极大地拓宽了差分放大器的输入共模范围，提高了差分放大器的性能。

根据本发明的一方面，提供了一种差分放大器，包括：差分对晶体管，所述差分对晶体管的一端彼此耦合，其栅极接收差分输入电压；以及背栅控制电路，用于将所述差分对晶体管的公共端电压与参考地电压进行比较，并根据比较结果得到背栅控制电压，其中，所述背栅控制电压用于控制所述差分对晶体管的背栅，以在所述公共端电压小于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述参考地电压，在所述公共端电压大于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述公共端电压。

可选的，所述差分放大器还包括：第一电流源，与所述差分对晶体管的公共端耦合，用于为所述差分对晶体管的各个晶体管提供电流。

可选的，所述差分放大器还包括：共源共栅晶体管，其源极连接到所述差分对晶体管的各个漏极，其漏极连接到负载，其栅极连接到一偏置电压。

可选的，所述差分放大器还包括：与所述差分对晶体管的公共端耦合的钳位电路，所述钳位电路用于提供所述偏置电压。

可选的，所述钳位电路包括：第一晶体管，其源极连接到所述差分对晶体管的公共端，其栅极与漏极连接以构成二极管；第二晶体管，其源极连接到所述第一晶体管的漏极，其栅极与漏极连接以构成二极管；以及第二电流源，其一端与所述第二晶体管的漏极连接，其另一端接地，其中，所述第二晶体管的栅极与所述共源共栅晶体管的栅极连接以提供所述偏置电压。

可选的，所述背栅控制电路包括：第三晶体管和第四晶体管，二者的源极和栅极彼此连接，以构成电流镜；第五晶体管，其漏极与所述第三晶体管的漏极连接，栅极与所述公共端电压连接；第六晶体管，其漏极与所述第三晶体管的漏极连接，栅极与所述参考地电压连接；第七晶体管，其漏极和栅极与所述第四晶体管的漏极连接，并输出所述背栅控制电压；以及第三电流源，其一端与第五至第七晶体管的源极连接。

可选的，所述共源共栅晶体管以及所述第一晶体管和所述第二晶体管分别选自高压PMOS晶体管。

可选的，所述第三晶体管和所述第四晶体管分别选自PMOS晶体管，所述第五晶体管、所述第六晶体管以及所述第七晶体管分别选自NMOS晶体管。

可选的，所述负载包括电压源负载和电流源负载。

根据本发明的另一发明，提供了一种用于差分放大器的背栅控制方法，包括：将差分对晶体管的公共端电压与参考地电压进行比较，并根据比较结果得到背栅控制电压；以及基于所述背栅控制电压控制所述差分对晶体管的背栅，以在所述公共端电压小于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述参考地电压，在所述公共端电压大于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述公共端电压。

本发明实施例的差分放大器及其背栅控制方法将差分对晶体管的公共端电压与参考地电压进行比较，根据比较结果动态调整差分对晶体管的背栅，从而可以在该公共端电压小于参考地电压的情况下将差分对晶体管的背栅钳位在参考地电压，在公共端电压大于参考地电压的情况下将差分对晶体管的背栅钳位在公共端电压，保证输入共模电压在相当宽的范围内改变时，差分对晶体管中的二极管不会正向导通，同时将晶体管的栅氧击穿电压限制在电源电压以下，极大地拓宽了差分放大器的输入共模范围，提高了差分放大器的性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的一种差分放大器的示意性电路图；

图2示出根据现有技术的另一种差分放大器的示意性电路图；

图3示出根据本发明第一实施例的一种差分放大器的示意性电路图；

图4示出根据本发明第一实施例的背栅控制电路的示意性电路图；

图5示出本发明实施例的背栅控制电路工作的电压波形图；

图6示出根据本发明第二实施例的另一种差分放大器的示意性电路图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

参考图1，现有的差分放大器100包括晶体管M1和晶体管M2，晶体管M1和晶体管M2构成差分对晶体管，例如通过PMOS晶体管实现，二者的栅极接收差分输入电压的负极部分Vin和正极部分Vip，晶体管M1和晶体管M2的源极彼此连接，且通过电流源Ip与电源电压VDD连接，晶体管M1和晶体管M2的漏极与负载连接，且用于形成生成差分输出电压的差分输出节点。在现有的差分放大器100中，晶体管M1和晶体管M2的背栅连接到源极，由于晶体管M1和晶体管M2的背栅和源极会跟随其栅极的输入电压而变化，因此其输入共模范围ICMR（Input Common Mode Range）被限制在VDD-Vsat至-0.6V之间（Vsat表示差分对晶体管的源漏之间的最小电压），进一步降低输入共模电压会使得晶体管M1和晶体管M2的P型衬底和n阱之间的二极管正偏。

参考图2，现有的另一种差分放大器200的解决方案是将晶体管M1和晶体管M2的背栅连接到电源电压VDD，此时晶体管M1和晶体管M2中的P型衬底和n阱之间的二极管的阴极电位大于阳极电位，因此差分放大器200的晶体管M1和晶体管M2中的二极管不会正向导通。理论上差分放大器200的输入共模范围取决于晶体管M1和晶体管M2的可靠性，但是，在大多数情况下，晶体管M1和晶体管M2的选择基于电源电压VDD的高低，因此由于晶体管的栅氧击穿电压Vgb的限制，现有的输入共模范围ICMR被限制在VDD-Vsat至0V之间，无法进一步增大输入共模范围。

图3示出根据本发明第一实施例的一种差分放大器的示意性电路图。差分放大器如图所示有一个低摆动，这种低摆动差分放大器通常用作两级放大器的输入级。晶体管M1和晶体管M2形成差分对，在此称为差分对晶体管。晶体管M1和晶体管M2的栅极接收差分输入电压。如图3所示，晶体管M1的栅极接收差分输入电压的负极部分Vin，晶体管M2的栅极接收差分输入电压的正极部分Vip。此外，晶体管M1和晶体管M2的源极彼此连接，其漏极与负载连接。其中，该负载例如为电流源负载、电流镜负载或者MOS管连接成的二极管负载，晶体管M1和晶体管M2的漏极用于形成生成差分输出电压的差分输出节点。

对于晶体管M1和晶体管M2，差分放大器300还包括用于为晶体管M1和晶体管M2提供电流的电流源Ip。

差分放大器300还包括背栅控制电路310，背栅控制电路310用于将晶体管M1和晶体管M2的公共端（即二者的源极的公共端）Vcom与参考地电压GND进行比较，并根据比较结果得到背栅控制电压Vbody。其中，该背栅控制电压Vbody用于控制晶体管M1和晶体管M2的背栅，以在所述公共端电压Vcom小于所述参考地电压GND的情况下，将所述晶体管M1和晶体管M2的背栅钳位在所述参考地电压GND；在所述公共端电压Vcom大于所述参考地电压GND的情况下，将所述晶体管M1和晶体管M2的背栅钳位在所述公共端电压Vcom。通过调整晶体管M1和晶体管M2的背栅来调整差分对晶体管的P型衬底与n阱之间的电位差，保证输入共模电压在相当宽的范围内改变时，晶体管M1和晶体管M2中的二极管不会正向导通，同时将晶体管的栅氧击穿电压限制在电源电压VDD以下，将差分放大器300的输入共模范围ICMR拓宽至VDD-Vsat至-VDD，极大地拓宽了差分放大器的输入共模范围。

参考图4，本发明实施例的背栅控制电路310包括晶体管Mp1至晶体管Mp2以及晶体管Mn1至晶体管Mn3。晶体管Mp1和晶体管Mp2的源极彼此连接，且与电源电压VDD连接。晶体管Mp1和晶体管Mp2的栅极彼此连接，且连接至晶体管Mp1的漏极，从而构成一电流镜。晶体管Mn1的漏极与晶体管Mp1的漏极连接，栅极与所述公共端电压Vcom连接。晶体管Mn2的漏极与晶体管Mp1的漏极连接，栅极与参考地电压GND连接。晶体管Mn3的漏极和栅极与晶体管Mp2的漏极连接，且二者的中间节点用于输出所述背栅控制电压Vbody。晶体管Mn1-Mn3的源极彼此连接，并与电流源Ir连接。

其中，晶体管Mp1和晶体管Mp2分别选自PMOS晶体管，晶体管Mn1至晶体管Mn3主要选自NMOS晶体管，且晶体管Mn1至晶体管Mn3具有相同的尺寸。参考图5，当公共端电压Vcom大于参考地电压GND时，电流主要流经晶体管Mn1，通过反馈，背栅控制电压Vbody跟随公共端电压Vcom；当公共端电压Vcom小于参考地电压GND时，电流主要流经晶体管Mn2，通过反馈，背栅控制电压Vbody跟随参考地电压GND。

图6示出根据本发明第二实施例的另一种差分放大器的示意性电路图。参考图6，在另一种差分放大器400中还包括晶体管M3至晶体管M6以及电流源Is。

其中，晶体管M4和晶体管M5的源极分别与晶体管M1和晶体管M2的漏极连接，在此称为晶体管M1和晶体管M2的共源共栅晶体管，晶体管M4和晶体管M5的漏极连接至负载，该负载同样可以包括电流源负载、电流镜负载或者MOS管连接成的二极管负载，且晶体管M4和晶体管M5的漏极用于形成生成差分输出电压的差分输出节点。

晶体管M3和晶体管M6以及电流源Is与晶体管M1和晶体管M2的公共端耦合，三者构成了一个钳位电路，用于为晶体管M4和晶体管M5提供偏置电压。其中，晶体管M3的源极连接到晶体管M1和晶体管M2的公共端，其栅极和漏极连接以形成一个二极管。晶体管M6的源极连接到晶体管M3的漏极，其栅极与漏极连接以形成一个二极管。电流源Is的一端与晶体管M6的漏极连接，其另一端与电源电压VSS连接。其中，晶体管M6的栅极与晶体管M4和晶体管M5的栅极连接以提供所述偏置电压。

可选的，晶体管M3至晶体管M6例如选自高压PMOS晶体管，可以用来保护晶体管M1和晶体管M2，保证晶体管M1和晶体管M2上不会出现高压。

除此之外，本实施例中的背栅控制电路410的结构与上述实施例中的背栅控制电路310完全相同，在此不再赘述。

此外，根据本发明的另一实施例，还提供了一种差分放大器的背栅控制方法，该方法包括将差分对晶体管的公共端电压与参考地电压进行比较，并根据比较结果得到背栅控制电压；以及基于所述背栅控制电压控制所述差分对晶体管的背栅，以在所述公共端电压小于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述参考地电压，在所述公共端电压大于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述公共端电压。

综上所述，本发明实施例的差分放大器及其背栅控制方法将差分对晶体管的公共端电压与参考地电压进行比较，根据比较结果动态调整差分对晶体管的背栅，从而可以在该公共端电压小于参考地电压的情况下将差分对晶体管的背栅钳位在参考地电压，在公共端电压大于参考地电压的情况下将差分对晶体管的背栅钳位在公共端电压，保证输入共模电压在相当宽的范围内改变时，差分对晶体管中的二极管不会正向导通，同时将晶体管的栅氧击穿电压限制在电源电压以下，极大地拓宽了差分放大器的输入共模范围，提高了差分放大器的性能。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种差分放大器，包括：

差分对晶体管，所述差分对晶体管的一端彼此耦合，其栅极接收差分输入电压；以及

背栅控制电路，用于将所述差分对晶体管的公共端电压与参考地电压进行比较，并根据比较结果得到背栅控制电压，

其中，所述背栅控制电压用于控制所述差分对晶体管的背栅，以在所述公共端电压小于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述参考地电压，在所述公共端电压大于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述公共端电压。

2.根据权利要求1所述的差分放大器，还包括：

第一电流源，与所述差分对晶体管的公共端耦合，用于为所述差分对晶体管的各个晶体管提供电流。

3.根据权利要求1所述的差分放大器，还包括：

共源共栅晶体管，其源极连接到所述差分对晶体管的各个漏极，其漏极连接到负载，其栅极连接到一偏置电压。

4.根据权利要求3所述的差分放大器，还包括：

与所述差分对晶体管的公共端耦合的钳位电路，所述钳位电路用于提供所述偏置电压。

5.根据权利要求4所述的差分放大器，其中，所述钳位电路包括：

第一晶体管，其源极连接到所述差分对晶体管的公共端，其栅极与漏极连接以构成二极管；

第二晶体管，其源极连接到所述第一晶体管的漏极，其栅极与漏极连接以构成二极管；以及

第二电流源，其一端与所述第二晶体管的漏极连接，其另一端接地，

其中，所述第二晶体管的栅极与所述共源共栅晶体管的栅极连接以提供所述偏置电压。

6.根据权利要求1所述的差分放大器，其中，所述背栅控制电路包括：

第三晶体管和第四晶体管，二者的源极和栅极彼此连接，以构成电流镜；

第五晶体管，其漏极与所述第三晶体管的漏极连接，栅极与所述公共端电压连接；

第六晶体管，其漏极与所述第三晶体管的漏极连接，栅极与所述参考地电压连接；

第七晶体管，其漏极和栅极与所述第四晶体管的漏极连接，并输出所述背栅控制电压；以及

第三电流源，其一端与第五至第七晶体管的源极连接。

7.根据权利要求5所述的差分放大器，其中，所述共源共栅晶体管以及所述第一晶体管和所述第二晶体管分别选自高压PMOS晶体管。

8.根据权利要求6所述的差分放大器，其中，所述第三晶体管和所述第四晶体管分别选自PMOS晶体管，

所述第五晶体管、所述第六晶体管以及所述第七晶体管分别选自NMOS晶体管。

9.根据权利要求3所述的差分放大器，其中，所述负载包括电压源负载和电流源负载。

10.一种用于差分放大器的背栅控制方法，包括：

将差分对晶体管的公共端电压与参考地电压进行比较，并根据比较结果得到背栅控制电压；以及

基于所述背栅控制电压控制所述差分对晶体管的背栅，以在所述公共端电压小于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述参考地电压，在所述公共端电压大于所述参考地电压的情况下将所述差分对晶体管的背栅钳位在所述公共端电压。

Images