CN112346505B - 增益调变电路 - Google Patents
增益调变电路 Download PDFInfo
- Publication number
- CN112346505B CN112346505B CN201910722309.4A CN201910722309A CN112346505B CN 112346505 B CN112346505 B CN 112346505B CN 201910722309 A CN201910722309 A CN 201910722309A CN 112346505 B CN112346505 B CN 112346505B
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- coupled
- input voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000002596 correlated effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
一种增益调变电路，包含一负载电路、一差动电路、一电流源一电阻、一第一晶体管以及一检测电路。负载电路用以接收一供应电压。差动电路耦接负载电路。差动电路以及负载电路用以依据一对输入电压以及供应电压产生一对输出电压。电流源耦接差动电路。电阻耦接差动电路以及电流源。第一晶体管耦接差动电路。检测电路用以依据该对输入电压产生一检测信号。第一晶体管的导通程度基于检测信号被调整，以调整增益调变电路的一线性范围。
Description
技术领域
本公开中所述实施例内容是有关于一种电路技术，特别关于一种可调整线性范围的增益调变电路。
背景技术
随着电路技术的发展，各式集成电路已被研发出来。在集成电路中，当输出电压正比于输入电压，代表集成电路的线性度为佳。而线性度是影响集成电路效能的关键因素之一。
发明内容
本公开的一些实施方式是关于一种增益调变电路。增益调变电路包含一负载电路、一差动电路、一电流源一电阻、一第一晶体管以及一检测电路。负载电路用以接收一供应电压。差动电路耦接负载电路。差动电路以及负载电路用以依据一对输入电压以及供应电压产生一对输出电压。电流源耦接差动电路。电阻耦接差动电路以及电流源。第一晶体管耦接差动电路。检测电路用以依据该对输入电压产生一检测信号。第一晶体管的导通程度基于检测信号被调整，以调整增益调变电路的一线性范围。
本公开的一些实施方式是关于一种增益调变电路。增益调变电路包含一负载电路、一差动电路、一电流源、一电阻以及一检测电路。负载电路用以接收一供应电压。差动电路耦接负载电路。差动电路以及负载电路用以依据一对输入电压以及供应电压产生一对输出电压。电流源耦接差动电路。电阻耦接差动电路以及电流源。检测电路用以依据对输入电压产生一检测信号。检测信号用以控制增益调变电路的一增益，以调整增益调变电路的一线性范围。
综上所述，本公开中的增益调变电路，可调整其自身的线性范围。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，所附图式之说明如下：
图1是依照本公开一些实施例所示出一增益调变电路的电路图；
图2是一些相关技术的一对输出电压与一对输入电压之间的关系图；
图3是依照本公开一些实施例所示出一检测信号与一对输入电压的关系图；
图4是依照本公开一些实施例所示出一等效电阻值与一对输入电压的关系图；
图5是依照本公开一些实施例所示出一对输出电压与一对输入电压之间的关系图；
图6是依照本公开一些实施例所示出一检测电路的电路图；
图7是依照本公开一些实施例所示出一增益调变电路的电路图；
图8是依照本公开一些实施例所示出一增益调变电路的电路图；以及
图9是依照本公开一些实施例所示出一增益调变电路的电路图。
具体实施方式
在本文中所使用的用词『耦接』亦可指『电性耦接』，且用词『连接』亦可指『电性连接』。『耦接』及『连接』亦可指二个或多个组件相互配合或相互互动。
参考图1。图1是依照本公开一些实施例所示出增益调变电路100的电路图。以图1示例而言，增益调变电路100为放大电路。输入电压Vip的相位与输入电压Vin的相位为相反。输出电压Vop的相位与输出电压Von的相位也为相反。举例来说，假设输入电压Vip为+1伏特，输入电压Vin为-1伏特，输出电压Vop可为+2伏特，且输出电压Von可为-2伏特。换句话说，输出电压Vop与输出电压Von之间的差值的绝对值正相关于输入电压Vip与输入电压Vin之间的差值的绝对值。增益调变电路100可应用于管线式模拟数字转换器(pipeline ADC)、管线式循续渐近式模拟数字转换器(pipeline SAR-ADC)、再驱动器(Redriver)、串化器/解串化器(SerDes)或其他电路系统中。
在一些实施例中，输出电压Vop与输出电压Von之间的差值的绝对值大于输入电压Vip与输入电压Vin之间的差值的绝对值。
在一些实施例中，输出电压Vop与输出电压Von之间的差值的绝对值小于输入电压Vip与输入电压Vin之间的差值的绝对值。
参考图2。图2是一些相关技术的输出电压Vop以及Von与输入电压Vip以及Vin的关系图。以图2示例而言，在这些相关技术中，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，增益调变电路的增益会变小(例如：后述公式(1)中的互导gm会变小)，使得增益调变电路的线性度变差。相较于此些相关技术，图1的增益调变电路100在输入电压Vip与输入电压Vin之间的差值的绝对值变大时，其增益可有效地被维持。如此，可使增益调变电路100的线性范围变大。详细内容将于后段进行描述。
以图1示例而言，增益调变电路100包含负载电路120、差动电路140、电流源160、检测电路180、电阻Rs以及晶体管M5。负载电路120用以接收供应电压Vdd1。负载电路120包含电阻R1以及电阻R2。差动电路140用以接收输入电压Vip以及输入电压Vin。差动电路140包含晶体管M1以及晶体管M2。差动电路140与负载电路120耦接于节点N1以及节点N2。负载电路120以及差动电路140依据供应电压Vdd1、输入电压Vip以及输入电压Vin在节点N1以及节点N2分别产生输出电压Von以及输出电压Vop。电流源160耦接接地端Gnd且用以依据偏压电压Vbn产生定电流。电流源160包含晶体管M3以及晶体管M4。电阻Rs、差动电路140以及电流源160耦接于节点N3以及节点N4。晶体管M5、差动电路140以及电流源160耦接于节点N3以及节点N4。换句话说，电阻Rs与晶体管M5并联耦接于节点N3与节点N4之间。
在一些实施例中，检测电路180用以接收输入电压Vip以及输入电压Vin，且依据输入电压Vip以及输入电压Vin产生检测信号Vpp_gen。检测信号Vpp_gen的电压位准正相关于输入电压Vip与输入电压Vin之间的差值的绝对值。也就是说，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，检测信号Vpp_gen的电压位准越高。检测信号Vpp_gen传输至晶体管M5的控制端，以控制晶体管M5的导通程度。举例而言，在晶体管M5是以N型金属氧化物半导体场效晶体管实现的情况下，当检测信号Vpp_gen的电压位准越高，晶体管M5的导通程度越大。而检测信号Vpp_gen的电压位准可搭配晶体管M5的形式进行设计。
如前所述，输出电压Vop与输出电压Von之间的差值的绝对值正相关于输入电压Vip与输入电压Vin之间的差值的绝对值。据此，在一些其他的实施例中，检测电路180可改为接收输出电压Vop以及输出电压Von。检测电路180依据输出电压Vop以及输出电压Von产生检测信号Vpp_gen。而检测信号Vpp_gen的电压位准正相关于输出电压Vop与输出电压Von之间的差值的绝对值。也就是说，当输出电压Vop与输出电压Von之间的差值的绝对值越大时，检测信号Vpp_gen的电压位准越高。检测信号Vpp_gen传输至晶体管M5的控制端，以控制晶体管M5的导通程度。
基于小信号模型，增益调变电路100的增益满足以下公式(1)：
G＝gm×rd/(1+gm×0.5×rs)…(1)
其中G是增益调变电路100的增益，gm是晶体管M1或晶体管M2的互导，rd是电阻R1或电阻R2的电阻值，且rs是电阻Rs与晶体管M5并联后的等效电阻值。
参考图1、图3、图4以及图5。图3是依照本公开一些实施例所示出检测信号Vpp_gen与输入电压Vip以及Vin的关系图。图4是依照本公开一些实施例所示出等效电阻值rs与输入电压Vip以及Vin的关系图。图5是依照本公开一些实施例所示出输出电压Vop以及输出电压Von与输入电压Vip以及输入电压Vin的关系图。如图3所示且如前所述，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，检测信号Vpp_gen的电压位准越高。据此，增益调变电路100的晶体管M5的导通程度越大。当晶体管M5的导通程度越大时，晶体管M5的电阻值越小。如此，公式(1)中的等效电阻值rs会越小，如图4所示。如前所述，在相关技术中，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，互导gm可能会变小，使得增益调变电路100的增益G变小且线性度变差。
然而，针对图1的增益调变电路100，基于上述公式(1)，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，虽然互导gm会变小但等效电阻值rs也会变小。据此，增益G可被维持。也就是说，等效电阻值rs的减小可用以补偿互导gm的减小。如此，相较于图2，增益调变电路100的线性范围得以变大，如图5所示。
在一些其他的实施例中，晶体管M5可改用可变电阻实现。而检测信号Vpp_gen则用以调整该可变电阻的电阻值。其他可用以取代晶体管M5的组件皆在本公开的范围中。
参考图6。图6是依照本公开一些实施例所示出检测电路600的电路图。在一些实施例中，检测电路600可用以实现图1的检测电路180。以图6标例而言，检测电路600包含晶体管MN1、晶体管MN2以及晶体管MN3。在一些实施例中，检测电路180还包含电阻RN1。电阻RN1与晶体管MN1以及晶体管MN2耦接于节点N5。电阻RN1用以避免晶体管MN1以及晶体管MN2直接接收供应电压Vdd2。在一些实施例中，检测电路600的供应电压Vdd2可被图1的供应电压Vdd1取代。在一些实施例中，电阻RN1可被一晶体管取代。晶体管MN1以及晶体管MN2与晶体管MN3耦接于节点N6。晶体管MN3耦接接地端Gnd且用以接收偏压电压Vbn以作为电流源。如前所述，在一些实施例中，晶体管MN1以及晶体管MN2的导通程度可分别受输入电压Vip以及输入电压Vin控制以产生检测信号Vpp_gen，且检测信号Vpp_gen的电压位准正相关于输入电压Vip与输入电压Vin之间的差值的绝对值。在一些其他的实施例中，晶体管MN1以及晶体管MN2的导通程度可分别受输出压Vop以及输出电压Von控制以产生检测信号Vpp_gen，且检测信号Vpp_gen的电压位准正相关于输出电压Vop与输出电压Von之间的差值的绝对值。检测信号Vpp_gen用以控制图1中的晶体管M5的导通程度。
上述检测电路600的实现方式仅为示例，各种可用以实现检测电路600的实现方式皆在本公开的范围内。举例而言，检测电路600可设计成自输入电压Vip与输入电压Vin中选择大的一者以产生检测信号Vpp_gen。或者，检测电路600可设计为自输出电压Vop与输出电压Von中选择大的一者以产生检测信号Vpp_gen。
参考图7。图7是依照本公开一些实施例所示出增益调变电路700的电路图。以图7示例而言，增益调变电路700为等效电路。为了易于理解，于图7的类似组件将与图1使用相同标号。图7的增益调变电路700与图1的增益调变电路100之间的差异在于，图7的增益调变电路700还包含电容Cs。电容Cs、电阻Rs以及晶体管M5并联耦接于节点N3与节点N4之间。关于增益调变电路700如何产生侦侧信号Vpp_gen以维持其增益的内容相似于图1的增益调变电路100，故于此不再赘述。
参考图8。图8是依照本公开一些实施例所示出增益调变电路800的电路图。以图8示例而言，增益调变电路800为放大电路。为了易于理解，于图8的类似组件将与图1使用相同标号。图8的增益调变电路800与图1的增益调变电路100之间的差异在于，图8的增益调变电路800包含晶体管M6而不包含晶体管M5。在一些实施例中，晶体管M6是以P型金属氧化物半导体场效晶体管实现。晶体管M6、差动电路140以及负载电路120耦接于节点N1以及节点N2。由于配置了晶体管M6，上述公式(1)中的等效电阻值rd将会是晶体管M6的一半电阻与电阻R1(或电阻R2)并联后的电阻值。如前所述，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，检测信号Vpp_gen的电压位准越高。据此，晶体管M6的导通程度越小。如此，晶体管M6的电阻值会提高，进而使得等效电阻值rd提高。如前所述，当输入电压Vip与输入电压Vin之间的差值的绝对值越大时，虽然互导gm会变小但等效电阻值rd会提高。据此，增益调变电路800的增益G可被维持。也就是说，等效电阻值rd增加可用以补偿互导gm的减小。如此，可使得增益调变电路800的线性范围变大。而检测信号Vpp_gen的电压位准可搭配晶体管M6的型式进行设计。
参考图9。图9是依照本公开一些实施例所示出增益调变电路900的电路图。以图9示例而言，增益调变电路900为等效电路。为了易于理解，于图9的类似组件将与图7使用相同标号。图9的增益调变电路900与图7的增益调变电路700之间的差异在于，图9的增益调变电路900包含晶体管M6而不包含晶体管M5。关于晶体管M6的操作已于图8的相关内容中描述，故于此不再赘述。
于此要说明的是，上述晶体管M1-M6以及晶体管MN1-MN3的实现方式仅为示例。晶体管M1-M6以及晶体管MN1-MN3的各种实现方式皆在本公开的范围内。举例而言，晶体管M1-M5以及晶体管MN1-MN3可改由P型金属氧化物半导体场效晶体管实现。而晶体管M1-M5以及晶体管MN1-MN3的控制信号则对应设计。
综上所述，本公开中的增益调变电路，可调整其自身的线性范围。
虽然本公开已以实施方式揭露如上，然其并非用以限定本公开，任何本领域具通常知识者，在不脱离本公开的精神和范围内，当可作各种的更动与润饰，因此本公开的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
100、700、800、900：增益调变电路
120：负载电路
140：差动电路
160：电流源
180、600：检测电路
Vdd1、Vdd2：供应电压
R1、R2、Rs、RN1：电阻
Vip、Vin：输入电压
Vop、Von：输出电压
Vpp_gen：检测信号
Vbn：偏压电压
Gnd：接地端
N1、N2、N3、N4、N5、N6：节点
M1、M2、M3、M4、M5、M6、MN1、MN2、MN3：晶体管。
Claims (10)
1.一种增益调变电路，包含：
一负载电路，用以接收一供应电压；
一差动电路，耦接该负载电路，该差动电路以及该负载电路用以依据一对输入电压以及该供应电压产生一对输出电压；
一电流源，耦接该差动电路；
一电阻，耦接该差动电路以及该电流源；
一第一晶体管，耦接该差动电路；以及
一检测电路，用以依据该对输入电压产生一检测信号，且该第一晶体管的导通程度基于该检测信号被调整，以调整该增益调变电路的一线性范围,
其中，该电阻、该第一晶体管并联在该差动电路的两个输出端上，该电流源耦接该差动电路的该两个输出端上。
2.根据权利要求1所述的增益调变电路，其中该对输入电压包含一第一输入电压以及一第二输入电压，该检测电路包含一第二晶体管以及一第三晶体管，且该第一输入电压以及该第二输入电压分别用以控制该第二晶体管以及该第三晶体管的导通程度以产生该检测信号，其中当该第一输入电压与该第二输入电压之间的差值的绝对值越大时，该检测信号的电压位准越高。
3.根据权利要求1所述的增益调变电路，其中该对输入电压包含一第一输入电压以及一第二输入电压，且该检测电路自该第一输入电压与该第二输入电压中选择大的一者以产生该检测信号。
4.根据权利要求1所述的增益调变电路，其中该对输入电压包含一第一输入电压以及一第二输入电压，且该对输出电压包含一第一输出电压以及一第二输出电压，其中当该第一输入电压与该第二输入电压之间的差值的绝对值越大时，该第一输出电压与该第二输出电压之间的差值的绝对值越大，其中该检测电路包含一第二晶体管以及一第三晶体管，且该第一输出电压以及该第二输出电压分别用以控制该第二晶体管以及该第三晶体管的导通程度以产生该检测信号。
5.根据权利要求1所述的增益调变电路，其中该对输入电压包含一第一输入电压以及一第二输入电压，且该对输出电压包含一第一输出电压以及一第二输出电压，其中当该第一输入电压与该第二输入电压之间的差值的绝对值越大时，该第一输出电压与该第二输出电压之间的差值的绝对值越大，其中该检测电路自该第一输出电压以及该第二输出电压中选择大的一者以产生该检测信号。
6.根据权利要求1所述的增益调变电路，其中该差动电路与该电流源耦接于一第一节点以及一第二节点，且该电阻与该第一晶体管并联耦接于该第一节点以及该第二节点。
7.根据权利要求6所述的增益调变电路，其中该增益调变电路包含一等效电路，该等效电路还包含：
一电容，与该电阻以及该第一晶体管并联耦接于该第一节点以及该第二节点。
8.根据权利要求1所述的增益调变电路，其中该差动电路与该负载电路耦接于一第一节点以及一第二节点，且该第一晶体管耦接于该第一节点以及该第二节点。
9.一种增益调变电路，包含：
一负载电路，用以接收一供应电压；
一差动电路，耦接该负载电路，该差动电路以及该负载电路用以依据一对输入电压以及该供应电压产生一对输出电压；
一电流源，耦接该差动电路；
一电阻，耦接该差动电路以及该电流源；以及
一检测电路，用以依据该对输入电压产生一检测信号，其中该检测信号用以控制该增益调变电路的一增益，以调整该增益调变电路的一线性范围，
其中，该电阻并联在该差动电路的两个输出端上，该电流源耦接该差动电路的该两个输出端上。
10.根据权利要求9所述的增益调变电路，其中该差动电路耦接一晶体管，且该检测信号用以控制该晶体管的导通程度，以控制该增益。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910722309.4A CN112346505B (zh) | 2019-08-06 | 2019-08-06 | 增益调变电路 |
| TW109102625A TWI699967B (zh) | 2019-08-06 | 2020-01-22 | 增益調變電路 |
| US16/782,266 US11171612B2 (en) | 2019-08-06 | 2020-02-05 | Gain modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910722309.4A CN112346505B (zh) | 2019-08-06 | 2019-08-06 | 增益调变电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112346505A CN112346505A (zh) | 2021-02-09 |
| CN112346505B true CN112346505B (zh) | 2022-10-28 |
Family
ID=72601927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910722309.4A Active CN112346505B (zh) | 2019-08-06 | 2019-08-06 | 增益调变电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11171612B2 (zh) |
| CN (1) | CN112346505B (zh) |
| TW (1) | TWI699967B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230032191A (ko) * | 2021-08-30 | 2023-03-07 | 에스케이하이닉스 주식회사 | 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384501A (en) * | 1990-06-15 | 1995-01-24 | Kabushiki Kaisha Toshiba | Integration circuit including a differential amplifier having a variable transconductance |
| US7592869B2 (en) * | 2007-09-17 | 2009-09-22 | Finisar Corporation | Variable gain amplifier having dual gain control |
| JP2010141527A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Electronics Corp | 伝送路損失補償回路及び伝送路損失補償方法 |
| US7956687B2 (en) * | 2009-06-10 | 2011-06-07 | Broadcom Corporation | Constant-bandwidth variable gain amplifier |
| KR101742343B1 (ko) * | 2009-11-30 | 2017-05-31 | 에스티마이크로일렉트로닉스 에스.알.엘. | 트랜스컨덕턴스 증폭기의 선형 이득 변화를 획득하기 위한 구동 방법 및 대응하는 구동 회로 |
| US9660578B2 (en) * | 2015-08-06 | 2017-05-23 | Nxp Usa, Inc. | Electronic device with capacitor bank linearization and a linearization method |
| US10608599B2 (en) * | 2017-08-14 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Variable gain circuit and transimpedance amplifier using the same |
-
2019
- 2019-08-06 CN CN201910722309.4A patent/CN112346505B/zh active Active
-
2020
- 2020-01-22 TW TW109102625A patent/TWI699967B/zh active
- 2020-02-05 US US16/782,266 patent/US11171612B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW202107840A (zh) | 2021-02-16 |
| US11171612B2 (en) | 2021-11-09 |
| TWI699967B (zh) | 2020-07-21 |
| US20210044258A1 (en) | 2021-02-11 |
| CN112346505A (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154294B2 (en) | Comparators capable of output offset calibration | |
| US6084476A (en) | Operational amplifier | |
| US8502603B2 (en) | Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier | |
| US7719345B2 (en) | Reference buffer circuits | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| US20070096820A1 (en) | Differential amplifier and active load for the same | |
| US7265622B1 (en) | Differential difference amplifier | |
| US20050184805A1 (en) | Differential amplifier circuit | |
| TWI487262B (zh) | 電壓／電流轉換電路 | |
| US20110133837A1 (en) | Variable gain amplifier | |
| US8427204B2 (en) | Mixed-mode input buffer | |
| US6236270B1 (en) | Operational amplifier circuit including folded cascode circuit | |
| US10574200B2 (en) | Transconductance amplifier | |
| US8558581B2 (en) | Analog rail-to-rail comparator with hysteresis | |
| CN112346505B (zh) | 增益调变电路 | |
| US7088142B2 (en) | Semiconductor integrated circuit and level conversion circuit | |
| US7688145B2 (en) | Variable gain amplifying device | |
| US9432015B2 (en) | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages | |
| CN110943702A (zh) | 用于高阻抗缓冲器的交流联接斩波器信号 | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| US6903607B2 (en) | Operational amplifier | |
| CN114362700B (zh) | 差分放大器及其背栅控制方法 | |
| US7692455B2 (en) | Semiconductor devices for receiving a current mode signal and methods of operating the same | |
| CN113556103B (zh) | 具迟滞功能的比较电路与比较模块 | |
| CN112825003B (zh) | 放大装置以及电压电流转换装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |