CN110943702A - 用于高阻抗缓冲器的交流联接斩波器信号 - Google Patents

用于高阻抗缓冲器的交流联接斩波器信号 Download PDF

Info

Publication number
CN110943702A
CN110943702A CN201910909390.7A CN201910909390A CN110943702A CN 110943702 A CN110943702 A CN 110943702A CN 201910909390 A CN201910909390 A CN 201910909390A CN 110943702 A CN110943702 A CN 110943702A
Authority
CN
China
Prior art keywords
chopper
voltage
signal
clock signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910909390.7A
Other languages
English (en)
Inventor
丹·伯纳德·卡沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Solutions
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN110943702A publication Critical patent/CN110943702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种使用斩波稳定的放大器接收直流或低频输入信号的技术，所述技术包括：使用斩波器时钟信号将输入信号斩波，以产生已斩波的输入信号。输入信号具有第一电压范围，且斩波器时钟信号具有第二电压范围。斩波器时钟信号在斩波器时钟信号的周期内具有峰到峰电压。峰到峰电压小于第一电压范围并且小于第二电压范围。输入信号的频率比斩波器时钟信号的频率小至少一个数量级。第二电压范围可以大于或等于第一电压范围。该技术可以包括基于电压参考信号和具有第一电压范围的输出信号生成偏置信号。

Description

用于高阻抗缓冲器的交流联接斩波器信号
技术领域
本申请涉及集成电路，并且更具体地涉及包括输入放大器的集成电路。
背景技术
在传统的集成电路应用中，输入信号可以具有目标电压范围内的任何电压，范围从最小电压(例如，接地电压(即，0V))到最大输入电压(例如，在低功率应用2.5V)。然而，例如，由于偏置误差和晶体管失配，输入放大器通常具有电压偏移或其他低频噪声。参考图1，输入放大器100是传统的反相放大器拓扑，其增益由电阻R2与电阻R1的比率确定。如果配置为示例性应用的单位增益级，则电阻R1和电阻R2各自为例如10k欧姆。如果输入放大器100具有大的开环增益A，那么输入端子处的电压摆动Vx相对较小。即使输入VIN的信号摆动很大并且输出VOUT产生的信号摆动很大，节点a和b也有相对较小的电压变化。斩波稳定(chopper-stabilization)是一种通过在放大器的输入节点处斩波(chopping)直流(DC)或低频输入信号来减少直流偏移的技术，以产生缓冲或放大的高频信号，并在输出节点处再次斩波，以将信号返回到直流或低频格式输出信号。该技术将偏移和低频噪声转换为可在输出端滤除的高频信号部分。
在传统的集成电路制造工艺中，低压晶体管具有指定的最大电压(例如，2V)，其可以在晶体管的栅极氧化物上下降(例如，栅极到源极电压、栅极到漏极电压，或栅极到体电压)，超过该电压，栅极氧化物通过击穿(break down)或通过减少栅极氧化物的寿命而降级，直到栅极氧化物击穿。该指定的最大电压在本文中称为击穿电压(breakdown voltage)或降级电压(degradation voltage)。一些半导体制造工艺包括额外的晶体管类型。参照图2，例如，高压晶体管204具有比低压晶体管202的栅极氧化物(由线表示)更厚的栅极氧化物(如符号中的矩形栅极所示)。高压晶体管204具有比低压晶体管202的降级电压(例如，+/-2V)更高的降级电压(例如，+/-5V)。高压晶体管还具有超过相应低压晶体管的阈值电压(例如，对于低压n型晶体管206，Vth＝0.5V；以及对于低压p型晶体管208，Vth＝-0.5V)的阈值电压(例如，对于高压n型晶体管210，Vth＝1V；对于高压p型晶体管212，Vth＝-1V)。
高压晶体管通常用在输入电路和输出电路中，其中电压摆动(例如，3V或5V电压摆动)可能大于核心电路中的电压摆动(例如，2V)，核心电路由低压晶体管制造。然而，返回参考图1，由于在运算放大器102的输入处的点a和b处缺少信号摆动，通常的输入斩波电路(input chopper circuit)(未示出)联接到节点a和节点b，并且使用低压晶体管。如果共模电压处于晶体管电压范围的中间(例如，1V)，则由逆变器驱动的输入斩波电路中的晶体管可具有不超过低压晶体管的晶体管降级电压的电压摆动(例如，从0V到2V)。例如，在导通状态下，输入斩波电路的n型晶体管的源极和漏极在源极端子或漏极端子处为1V，并且在栅极端子处为2V，并且具有栅极到源极电压或者栅极到漏极电压为1V，使晶体管有高于阈值电压(例如，0.5V)的足够的过驱动电压，成为良好的低电阻开关。可以看到关闭的n型晶体管-1V的栅极到源极电压或栅极到漏极电压，这将导致不显著的漏电流，并且不会超过其降级电压。由于在点a和点b处的电压摆动可忽略不计，晶体管的电阻是恒定的，这导致线性行为。然而，图1的拓扑结构不太适合于高阻抗输入级，这如下所述。在示例性实现方式中，输入阻抗近似等于电阻R1(例如，10k欧姆)。因此，输入放大器100加载高阻抗源，这导致输入信号VIN的衰减或失真，从而影响输出信号VOUT的精度。
图3示出了具有高阻抗输入的示例性放大器拓扑。尽管利用从输出端子联接到运算放大器302的反相输入端子的反馈分频器(未示出)可实现更大的增益，但是输入放大器300提供从输入到输出的单位增益。输入放大器300的输入阻抗在典型的金属氧化物半导体工艺中可以接近无限，没有电流流入非反相输入端子，并且没有电阻连接到输入节点。由于大的放大器增益(A)，节点a和节点b两端的电压Vx很小，因为输出直流信号VOUT跟随输入信号VIN并且除了任何噪声和电压偏移贡献之外具有相同的电压。然而，由于节点a和节点b遵循输入信号，输入放大器300的拓扑结构进行斩波，以消除偏移和低频噪声的挑战。例如，如果输入信号VIN从0摆动到2.5V，则节点a和节点b在该电压范围内摆动。在输入斩波电路中，在晶体管的该范围上保持稳定且低的导通电阻是困难的，并且低压晶体管将经历过电压状况。然而，高压晶体管具有差的切换特性，这将影响输入放大器300的性能。因此，需要一种用于实现高阻抗输入放大器的改进技术。
发明内容
在本发明的至少一个实施例中，一种使用斩波稳定的放大器(chopper-stabilized amplifier)接收直流(DC)或低频信号的方法，所述方法包括：使用斩波器时钟信号将输入信号斩波，以产生已斩波的输入信号。输入信号具有第一电压范围。斩波器时钟信号具有第二电压范围。斩波器时钟信号在斩波器时钟信号的一周期内具有峰到峰电压(peak-to-peak voltage)。峰到峰电压小于第一电压范围并且小于第二电压范围。第二电压范围可大于或等于第一电压范围。输入信号的频率可至少比斩波器时钟信号的频率小至少一个数量级。该方法还可包括：基于电压参考信号和具有第一电压范围的输出信号产生偏置信号。方法还可包括：利用具有第三电压范围并且具有峰到峰电压的交流联接的时钟信号(AC-coupled clock signal)调制偏置信号，以产生斩波器时钟信号。交流联接的时钟信号可具有与斩波器时钟信号相同的周期，并且具有与斩波器时钟信号大致相同的一周期上的峰到峰电压。第三电压范围可小于第一电压范围，以及第三电压范围可小于第二电压范围。将输入信号斩波可包括使用输入信号偏置斩波稳定的放大器的输入斩波电路(inputchopper circuit)中的晶体管的体端子。
在本发明的至少一个实施方式中，一种斩波稳定的放大器电路，其包括放大器电路，放大器电路被配置为基于已斩波的输入信号、时钟信号和已斩波的反馈信号来生成输出信号。斩波稳定的放大器电路包括偏置电路，偏置电路被配置为通过交流联接的时钟信号调制偏置信号，以产生斩波器时钟信号。斩波稳定的放大器电路包括输入斩波电路，其被配置为基于输入信号和斩波器时钟信号，产生已斩波的输入信号。输入斩波电路还被配置为基于输出信号和斩波器时钟信号产生已斩波的反馈信号。所述偏置电路还可被配置为基于所述输出信号和电压参考信号产生所述偏置信号。输入斩波电路可包括具有第一降级电压的第一晶体管。放大器电路可包括具有第二降级电压的第二晶体管。第一降级电压可小于第二降级电压。输入信号和已斩波的输入信号可各自具有超过第一降级电压的电压范围。
在本发明的至少一个实施例中，一种使用斩波稳定的放大器来缓冲直流或低频信号的方法，所述方法包括：基于电压参考信号和具有第一电压范围的斩波稳定的放大器输出信号，产生偏置信号。该方法包括用交流联接的时钟信号调制偏置信号，以产生斩波器时钟信号，斩波器时钟信号在斩波器时钟信号的周期内具有峰到峰电压，并具有大于峰到峰电压的第二电压范围。该方法包括将斩波器时钟信号提供给斩波稳定的放大器的输入斩波电路。该方法可包括使用在斩波器时钟信号的频率处、由输入斩波电路斩波的输入信号，来偏置输入斩波电路中的晶体管的体端子。
附图说明
通过参考附图，可以更好地理解本发明，并且本发明的多个目的、特征和优点对于本领域技术人员而言是显而易见的。
图1示出了适用于斩波器稳定(chopper stabilization)的传统反相放大器的功能框图。
图2示出了典型集成电路制造工艺中可用的示例性晶体管。
图3示出了高输入阻抗放大器的功能框图。
图4示出了与本发明的至少一个实施例一致的高输入阻抗放大器的功能框图。
图5示出了与本发明的至少一个实施例一致的、图4的斩波器偏置发生器的示例性实现方式的功能框图。
图6示出了与本发明的至少一个实施例一致的、图4的高输入阻抗放大器的示例性波形。
图7示出了与本发明的至少一个实施例一致的、图4的示例性输入斩波电路的电路图。
图8示出了与本发明的至少一个实施例一致的、图4的示例性运算放大器的电路图。
在不同附图中使用相同的附图标记表示相似或相同的项目。
具体实施例
一种在输入斩波电路中使用低压晶体管的技术，其响应于具有的电压范围大于低压晶体管的降级电压的输入信号。与高压晶体管相比，低压晶体管在输入信号的电压范围内改进了线性操作。参考图4，斩波稳定的放大器400包括输入斩波电路402，其通过低压晶体管实现。斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB控制输入斩波电路402中的低压晶体管，并扩展输入斩波电路402中的低压晶体管的有用范围。
斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB由交流联接的时钟信号clkIN和互补的时钟信号clkINB生成。在至少一个实施例中，时钟信号clkIN和互补的时钟信号clkINB每个都具有固定频率(并因此具有固定周期)。交流联接的时钟信号和交流联接的互补的时钟信号分别调制偏置信号VB1和偏置信号VB2，以分别产生斩波时钟信号CLKX和互补的斩波时钟信号CLKXB。偏置信号VB1和偏置信号VB2是输出信号VOUT的缩放和偏移版本，其遵循由放大器302产生的输入信号VIN。在至少一个实施例中，斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB各自具有相同固定频率的时钟信号clkIN和互补的时钟信号clkINB。斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB的每个周期分别具有与时钟信号clkIN和互补的时钟信号clkINB大致相同的信号摆动(即，大致相同的峰到峰电压)。在一些实施例中，由于交流联接，斩波器时钟信号(即，斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB)的峰到峰电压与相应的时钟信号(即，分别为时钟信号clkIN和互补的时钟信号clkINB)之间仅出现可忽略的差异。然而，斩波器时钟信号CLKX的电压电平和互补的斩波时钟信号CLKXB的电压电平分别偏离时钟信号clkIN和互补的斩波器时钟信号clkINB的电压电平，其偏离分别为偏置信号VB1和偏置信号VB2的电压电平。
放大器302包括由时钟信号clkiN的高压版本和互补的斩波器时钟信号clkINB控制的输出斩波器开关(如“斩波”(chop out)所示)。高压晶体管在这里是合适的，因为放大器302的第一级增益减小它们对线性的影响。标准CMOS时钟驱动器用于输出斩波器开关。因此，斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB均跟随输入信号VIN。
斩波器时钟信号CLKX和互补的斩波器时钟信号CLKXB具有与输入斩波电路402中包括的低压晶体管兼容的峰到峰电压电平。例如，时钟信号clkIN和互补的斩波器时钟信号clkINB各自具有2V的峰到峰电压为，电压摆动为0V至2V。电容器C1和电容器C2将时钟信号clkIN和互补的斩波器时钟信号clkINB分别交流联接到偏置发生器406的输出。斩波器时钟发生器408使用那些交流联接时钟信号来调制偏置信号VB1和偏置信号VB2，以分别产生斩波器时钟信号CLKX和互补的斩波器时钟信号CLKB。
图5示出了偏置发生器406的示例性实现方式，该偏置发生器406包括分压器网络(其参考电压VMID)，该电压VMID使偏置信号居中。可以选择电阻R1、R2、R3和R4以在不超过低压晶体管降级电压的情况下，获得目标信号范围的最大可实现时钟摆动。选择电阻R1和电阻R2以充分跟随在输入斩波电路402接收的信号范围内的输入信号。参考图4和5所示，选择电阻R3和R4以产生高阻抗，使得通过在电容器C1或电容器C2与回顾到电阻器的相应电阻器之间形成的分压器时，交流联接时钟信号基本上不衰减。因此，交流偏置信号VB1和偏置信号VB2以VMID为中心，并且跟随输出直流信号VOUT。
图6示出了与制造技术一致的波形，其具有降级电压为2V的低压晶体管和具有5V的降级电压的高压晶体管。波形702示出了时钟信号CLKIN(或时钟信号CLKINB)，其在时钟信号clkINB的每个周期内具有2V的电压摆动(即峰到峰电压)，并且在斩波频率(例如，4MHz)下，在低压电平(0V)和高电压电平(2V)之间快速变化。波形704示出输入信号VIN的范围(其是直流信号或低频信号，即，具有比时钟信号clkINB(例如，4MHz)小至少一个数量级的频率(例如，10kHz)的信号)，以及波形706示出了偏置信号VB1(或偏置信号VB2)，偏置信号跟随波形704，因为偏置信号VB1(或偏置信号VB2)跟随输入信号VIN。波形706具有电压摆动，电压摆动取决于输出直流信号VOUT的电压摆动和分压器406中的电阻值，例如，大约是波形704的电压摆动的四分之一，并且根据电压参考VMID的电平而居中，例如，在输入信号VIN的预期电压范围的大约中间。另外，图6包括波形708，其示出了当波形704针对输入信号VIN在0到2.5V的目标信号范围内在所有可能的电压值上正弦变化时，作为电压的函数的斩波器时钟信号CLKX(或斩波器时钟信号CLKXB)。波形708在斩波频率处、在两个变化的电平之间变化，但是在大约时钟信号clkINB的电压摆动(例如，2V)的波形708的每个周期上具有峰到峰电压，并且被移位以跟随输入信号VIN(波形704)，这使波形708具有0到恰好大于2.5V的电压的电压范围。波形708示出了斩波器时钟信号CLKX(或斩波器时钟信号CLKXB)具有限制输入斩波电路402的低压晶体管的栅极氧化物两端电压的电压摆动，同时仍为低压晶体管提供最大规定的栅极到源极电压。在其他实施例中，斩波器时钟信号的电压范围与输入信号VIN的电压范围相同或者小于输入信号VIN的电压范围，但是比斩波器时钟信号的峰到峰电压大一定量，该量限制低压晶体管的栅极氧化物两端的电压，但为低压晶体管提供足够的过驱动。
参照图6和7，输入斩波电路402的示例性实施例包括传输栅极604、608、610和612。每个传输栅极包括与对应的n型低压晶体管并联联接的p型低压晶体管，并且由互补的斩波器时钟信号CLKX和CLKXB控制。输入信号VIN联接到传输栅极604的输入和传输栅极608的输入。类似地，反馈信号VFB联接到传输栅极610的输入和传输栅极612的输入。波形704示出了具有在25μs时刻最大电压为2.5V的输入信号VIN。在该输入电压电平下，相应的n型低压晶体管不能导通。当栅极电压(例如，斩波器时钟信号CLKX或斩波器时钟信号CLKXB)比源极电压(输入信号VIN，其在25μs时刻为2.5V)小的量超过阈值电压，则相应的p型低压晶体管导通。当栅极电压切换到大约0.7V的电压时(其在在大约25μs时，斩波器时钟信号的摆动的低压)，并且比源极/漏极低1.8V，低压p型晶体管将强烈导通。然而，栅极氧化物两端的电压不超过低压晶体管的额定电压。相反，如果在输入信号为2.5V时使用摆动到0V低压的斩波时钟信号，则栅极氧化物两端的电压将超过降级电压；也就是说，波形708的最小值比输入电压低2.5V，源极/漏极电压为2.5V。注意，在同一点(时间约等于25μs)，斩波器时钟信号CLKX(或斩波器时钟信号CLKXB)摆动小量，该量大于输入信号VIN的最大预期电平。这确保了在最大输入电压下，p型晶体管完全断开，漏电流可忽略不计。
当输入信号VIN(由波形704示出)具有在信号摆动的中间的电压时(例如，在时间50μs处)，波形708(其表示斩波器时钟信号CLKX或斩波器时钟信号CLKXB)在输入信号VIN附近居中(例如，以大约1.25V为中心并且具有大约2.25V的最大电压和大约0.25V的最小电压)。因此，当斩波器时钟信号CLKX和斩波器时钟信号CLKXB具有使能任何传输栅极604、608、610和612的电平时，相应的低压n型晶体管的栅极在高于其源极端子约1V驱动。源端子。类似地，当斩波器时钟信号CLKX和斩波器时钟信号CLKXB具有使能任何传输栅极604、608、610和612的电平时，相应的低压p型晶体管的栅极在低于其源极端子(或漏极端子)约1V驱动。结果，输入斩波电路402的使能传输栅极中的互补的晶体管的栅极到源极电压VGS的大小基本上大于相应的阈值电压，并且互补的晶体管并联工作以形成开关，开关传递输入信号VIN。当斩波器时钟信号CLKX和斩波器时钟信号CLKXB具有禁用任何传输栅极604、608、610和612的电平时，应该断开的低压n型晶体管的栅极电压低于源极电压大于1V。同样，当斩波器时钟信号CLKX和斩波器时钟信号CLKXB具有禁用传输栅极604、608、610或612的电平时，p型晶体管在其栅极端子处的电压电平比源极电压高大约1V。因此，被禁用的输入斩波电路402的传输栅极不通过输入信号VIN并且具有可忽略的漏电流。
当输入信号VIN(由波形704示出)具有恰好高于0V电压电平的最小输入电压电平时(例如，在时间75μs处)，没有一个低压晶体管具有的栅极到源极电压的幅度大于其最大指定的栅极到源极电压。传输栅极604、608、610和612中的低压n型晶体管在相关的斩波器时钟信号具有高电平(略低于2V)时导通。当使能时，低压n型晶体管的栅极到源极电压略低于2V。在断开状态下，低压n型晶体管的栅极到源极电压略高于0V，且n型晶体管完全断开，漏电流可忽略不计。相应的p型晶体管没有导通，并且从未看到栅极到源极电压大于2V。因此，响应于斩波器时钟信号CLKX和斩波器时钟信号CLKXB，输入斩波电路402的拓扑结构在输入信号VIN的整个范围内良好。
注意，在上电时，偏置和交流联接时钟信号稳定到目标电压电平。在建立时间期间，可能会超过安全电压水平。然而，栅极氧化物降级并非瞬时击穿，而是响应于适度地超过栅极氧化物降级电压而寿命减少。建立时间相对较短(即，对于电压范围，例如，10μs，基本上不影响栅极氧化物寿命)。在示例性制造技术中，施加几分钟的两倍于降级电压的电压对栅极氧化物寿命具有可忽略的影响。
参照图4和8，放大器302的示例性实施例包括响应于输入斩波器开关的输出的两个放大器级，斩波输入信号Vipx和斩波反馈信号Vinx。放大器302包括输出斩波器p 802和输出斩波器n 804，它们由斩波器时钟信号CLK_HV和斩波器时钟信号CLKB_HV控制。斩波器时钟信号CLK_HV和斩波器时钟信号CLKB_HV是CLKIN和CLKINB的较大摆动版本，并且具有与放大器302的高压晶体管一致的峰到峰电压。因为高压晶体管在放大器302内(其中，高电压晶体管作用于放大器302内的信号电流，而不作用于信号电压)，输出斩波器p 802和输出斩波器n804中的晶体管的端子电压不跟随信号。因此，高压晶体管具有合适的特性，即断开时、甚至在存在大输入信号摆动或输出信号摆动时的低漏。输出斩波器p 802电路包括由CLK_HV和CLKB_HV控制的p型高压晶体管，以及输出斩波器n 804包括由CLK_HV和CLKB_HV控制的n型高压晶体管。输出斩波器p 802和输出斩波器n 804的组合操作将对已斩波的输入Vinx和Vipx的缓冲版本进行斩波，以产生跟随输入信号VIN的输出直流信号VOUT。注意，放大器302仅是示例性的，并且可以使用使用高压晶体管实现的其他运算放大器拓扑。
返回参考图4和7，斩波器时钟信号CLKX和斩波器时钟信号CLKXB不是基于电源的，并且不在电源电压电平之间振荡。斩波器时钟信号CLKX和斩波器时钟信号CLKXB跟踪输入信号VIN，尽管可以使用用于产生参考中点电压的斩波器时钟信号CLKX和斩波器时钟信号CLKXB的其他技术。此外，传输栅极604、608、610和612中的每个晶体管的体端子联接到接收输入信号NIN的端子，以确保处于断开状态的晶体管的栅极氧化物上的电压降小于指定的降级电压(例如，对于低压晶体管小于2V)。因此，传输栅极604、608、610和612中的低压晶体管从不具有超过指定的降级电压的栅极到源极电压或栅极到漏极电压。
传输栅极604、608、610和612中的低压晶体管的体端子的这种配置与传统的体端子偏置形成对比，其将低压n型晶体管的体端子联接到接地电压(即0V)，和将低压p型晶体管的体端子联接到电源电压(即VDD，例如2V)。将每个传输栅极的晶体管的体端子联接到输入信号VIN的配置增加了传输栅极的布局面积，并增加了相应晶体管的寄生电容，这减缓了那些晶体管的切换。然而，由于斩波器时钟信号CLKX和斩波器时钟信号CLKXB的频率相对较低，并且传输栅极中晶体管的切换速度的降低对系统性能的影响最小(即，切换速度的降低远小于(例如，数量级小于)切换速度)，增加斩波稳定的放大器中的输入斩波电路的低压晶体管的有效信号范围的益处超过偏置技术的成本。除了增加输入电压范围之外，斩波稳定的放大器400的拓扑允许使用输入斩波电路402中的低压晶体管，其具有低的导通阻抗和对输入的低电荷注入电流。与在输入斩波器开关电路中使用具有更高阈值电压的高压晶体管的拓扑相比，低压晶体管范围内的恒定开关阻抗在其摆动时保持更恒定的阻抗和斩波器时钟信号的一致摆动，从而减少信号失真。
本文描述的技术可以用在包括接收直流或低频输入信号的输入电路的各种应用中。这里阐述的本发明的描述是说明性的，并不意图限制如以下权利要求中阐述的本发明的范围。例如，虽然已经在使用单位增益缓冲器的实施例中描述了本发明，但是本领域技术人员将理解的，本文的教导可以用在被配置为具有更高增益的斩波稳定的放大器400的其他实施例。另外，虽然已经在以下的实施例中描述了本发明：低压晶体管具有2V降级电压、高压晶体管具有5V的降级电压，和输入信号VIN具有2.5V的电压摆动，本领域技术人员将理解，本文的教导可以用在斩波稳定的放大器400的其他实施例，其被配置有低压晶体管和高压晶体管，其具有不同降级电压和具有超过低压晶体管的降级电压的不同电压摆动的输入信号VIN。本文描述的技术可以适用于包括两种以上电压类型的晶体管的制造技术。在本文描述的技术的其他实施例中，使用偏移信号范围(例如，0.5V＜V＜3V)和在信号范围的中点处的偏置点(例如，1.75V)。在不脱离所附权利要求中阐述的本发明的范围的情况下，可以基于本文进行的描述，做出对本文公开的实施例的变型和修改。

Claims (20)

1.一种使用斩波稳定的放大器接收直流或低频信号的方法，所述方法包括：
使用斩波器时钟信号将输入信号斩波，以产生已斩波的输入信号，
其中，输入信号具有第一电压范围，且斩波器时钟信号具有第二电压范围，其中，斩波器时钟信号在斩波器时钟信号的一周期内具有峰到峰电压，其中，峰到峰电压小于第一电压范围并且小于第二电压范围。
2.根据权利要求1所述的方法，
其中，第二电压范围大于或等于第一电压范围，以及
其中，输入信号的频率至少比斩波器时钟信号的频率小至少一个数量级。
3.根据权利要求1所述的方法，还包括：
基于电压参考信号和具有第一电压范围的输出信号产生偏置信号；以及
利用具有第三电压范围的交流联接的时钟信号调制偏置信号，以产生斩波器时钟信号，
其中，交流联接的时钟信号具有与斩波器时钟信号相同的周期，并且具有与斩波器时钟信号大致相同的一周期上的峰到峰电压，
其中，第三电压范围小于第一电压范围，以及第三电压范围小于第二电压范围。
4.根据权利要求1所述的方法，其中，将输入信号斩波包括使用输入信号偏置斩波稳定的放大器的输入斩波电路中的晶体管的体端子。
5.根据权利要求4所述的方法，其中，斩波保持小于或等于峰到峰电压，输入斩波电路中每个晶体管的栅极氧化物两端的所有电压。
6.根据权利要求1、2、3、4或5所述的方法，还包括：
将已斩波的输入信号放大和斩波，以产生输出信号。
7.根据权利要求6所述的方法，还包括：
产生高压版本的斩波时钟信号，其中，放大和斩波包括：使用高电压版本的斩波器时钟信号将已斩波的输入信号的放大版本斩波，以产生输出信号。
8.根据权利要求1、2、3、4或5所述的方法，其中，峰到峰电压小于斩波稳定的放大器的输入斩波电路中的第一晶体管的第一降级电压，第一电压范围小于联接到斩波稳定的放大器中的输入斩波电路的放大器电路中的第二晶体管的第二降级电压，第二降级电压大于第一降级电压。
9.根据权利要求1、2、3、4或5所述的方法，还包括：
将斩波器时钟信号提供给包括第一晶体管的输入斩波电路；以及
将输入斩波电路的输出提供给斩波稳定的放大器的放大器电路，放大器电路包括第二晶体管，第一晶体管具有第一栅极氧化物厚度，第二晶体管具有第二栅极氧化物厚度，第二栅极氧化物厚度大于第一栅氧化层厚度。
10.根据权利要求1、2、3、4或5所述的方法，还包括：
使用斩波器时钟信号和斩波器时钟信号的互补版本来控制第一传输栅极和第二传输栅极，以在斩波器时钟信号的第一交替相位上，将输入信号发送到第一节点和第二节点；以及
使用斩波器时钟信号和斩波器时钟信号的互补版本来控制第三传输栅极和第四传输栅极，以在斩波器时钟信号的第二交替相位上，将输出信号发送到第二节点和第一节点，与具有斩波器时钟信号的第一交替相位不同相。
11.一种斩波稳定的放大器电路，其包括：
放大器电路，其被配置为基于已斩波的输入信号、时钟信号和已斩波的反馈信号来生成输出信号；
偏置电路，其被配置为通过交流联接的时钟信号调制偏置信号，以产生斩波器时钟信号；以及
输入斩波电路，其被配置为基于输入信号和斩波器时钟信号，产生已斩波的输入信号。
12.根据权利要求11所述的斩波稳定的放大器电路，其中，输入斩波电路还被配置为基于输出信号和斩波器时钟信号产生已斩波的反馈信号。
13.根据权利要求11所述的斩波稳定的放大器电路，其中，所述偏置电路还被配置为基于所述输出信号和电压参考信号产生所述偏置信号。
14.根据权利要求11、12或13所述的斩波稳定的放大器电路，其中，输入斩波电路包括具有第一降级电压的第一晶体管，并且放大器电路包括具有第二降级电压的第二晶体管，第一降级电压小于第二降级电压，以及输入信号和已斩波的输入信号各自具有超过第一降级电压的电压范围。
15.根据权利要求14所述的斩波稳定的放大器电路，其中，所述第一晶体管的每一个包括源极端子、漏极端子、栅极端子和体端子，所述体端子联接到所述输入信号。
16.根据权利要求14所述的斩波稳定的放大器电路，其中，
第一晶体管包括配置为一对传输栅极的第一n型晶体管和第一p型晶体管，所述对传输栅极的每个传输栅极由斩波器时钟信号和互补的斩波器时钟信号控制，以在斩波器时钟信号的第一交替相位上将输入信号发送到第一节点和第二节点，并且在斩波器时钟信号的第二交替相位上将输出信号发送到第二节点和第一节点，第二交替相位与斩波器时钟信号的第一交替相位不同相。
17.根据权利要求16所述的斩波稳定的放大器电路，其中，第一晶体管具有第一栅极氧化物厚度，第二晶体管具有第二栅极氧化物厚度，第二栅极氧化物厚度大于第一栅极氧化物厚度。
18.根据权利要求11、12或13所述的斩波稳定的放大器电路，其中，放大器电路是非反相放大器，放大器电路包括：
至少一个放大器级，其包括第二晶体管；以及
输出斩波电路，其包括第二晶体管，输出斩波电路响应至少一个放大器级的输出和斩波器时钟信号的高电压版本。
19.一种使用斩波稳定的放大器来缓冲直流或低频信号的方法，所述方法包括：
基于电压参考信号和具有第一电压范围的斩波稳定的放大器输出信号，产生偏置信号；以及
用交流联接的时钟信号调制偏置信号，以产生斩波器时钟信号，斩波器时钟信号在斩波器时钟信号的周期内具有峰到峰电压，并具有大于峰到峰电压的第二电压范围；以及
将斩波器时钟信号提供给斩波稳定的放大器的输入斩波电路。
20.根据权利要求19所述的方法，还包括：
使用在斩波器时钟信号的频率处、由输入斩波电路斩波的输入信号，来偏置输入斩波电路中的晶体管的体端子。
CN201910909390.7A 2018-09-24 2019-09-24 用于高阻抗缓冲器的交流联接斩波器信号 Pending CN110943702A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/139,687 2018-09-24
US16/139,687 US10840863B2 (en) 2018-09-24 2018-09-24 AC-coupled chopper signal for a high-impedance buffer

Publications (1)

Publication Number Publication Date
CN110943702A true CN110943702A (zh) 2020-03-31

Family

ID=69725179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909390.7A Pending CN110943702A (zh) 2018-09-24 2019-09-24 用于高阻抗缓冲器的交流联接斩波器信号

Country Status (3)

Country Link
US (1) US10840863B2 (zh)
CN (1) CN110943702A (zh)
DE (1) DE102019125607A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11218123B2 (en) * 2020-03-12 2022-01-04 Texas Instruments Incorporated Chopper stabilized attenuation for sense amplifiers
US20230315138A1 (en) * 2022-03-30 2023-10-05 Renesas Electronics America Inc. Voltage reference with chopper circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604762B2 (en) * 2006-05-25 2013-12-10 Texas Instruments Incorporated Low noise, low dropout regulators
US8258863B2 (en) * 2011-01-05 2012-09-04 Texas Instruments Incorporated Circuit and method for reducing input leakage in chopped amplifier during overload conditions
US9143092B2 (en) * 2011-12-14 2015-09-22 Maxim Integrated Products, Inc. Fully capacitive coupled input choppers
CN103997306B (zh) * 2013-02-16 2018-07-27 马克西姆综合产品公司 快速稳定的电容耦合放大器

Also Published As

Publication number Publication date
DE102019125607A1 (de) 2020-03-26
US20200099351A1 (en) 2020-03-26
US10840863B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
US8305145B2 (en) Receiving circuit
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
US7999523B1 (en) Driver with improved power supply rejection
KR20020008515A (ko) 오프셋 전압을 갖는 비교기
US8446205B2 (en) Mixer circuit and method for adjusting common voltage of mixer circuit
US7868695B2 (en) Differential amplifier
TWI420805B (zh) 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置
US8570095B1 (en) Offset-compensated active load and method
CN110943702A (zh) 用于高阻抗缓冲器的交流联接斩波器信号
US8427204B2 (en) Mixed-mode input buffer
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
US10812059B2 (en) Comparator
CN111800101A (zh) 用于运算放大器的转换升压电路
US10418952B1 (en) Amplifier with hysteresis
EP3402071B1 (en) Circuit arrangement
US8471601B2 (en) Single-ended to differential converter
CN112346505B (zh) 增益调变电路
KR100453424B1 (ko) 반도체 집적 회로
CN114866049A (zh) 放大电路
TW200402189A (en) Class D amplifier
US9356587B2 (en) High voltage comparison circuit
US11646699B2 (en) Biasing technique for an operational amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210909

Address after: Massachusetts, USA

Applicant after: Tiangong Solutions

Address before: American Texas

Applicant before: Silicon Laboratories Inc.