DE102019125607A1

DE102019125607A1 - Ac-gekoppeltes choppersignal für einen hochwiderstandspuffer

Info

Publication number: DE102019125607A1
Application number: DE102019125607.0A
Authority: DE
Inventors: Dan Bernard Kasha
Original assignee: Silicon Laboratories Inc
Current assignee: Skyworks Solutions Inc
Priority date: 2018-09-24
Filing date: 2019-09-24
Publication date: 2020-03-26
Also published as: US20200099351A1; CN110943702A; US10840863B2

Abstract

Eine Technik zum Empfangen eines DC- oder niederfrequenten Signals unter Verwendung eines chopperstabilisierten Verstärkers umfasst das Abschneiden eines Eingangssignals unter Verwendung eines Choppertaktsignals zum Erzeugen eines abgeschnittenen Eingangssignals. Das Eingangssignal weist einen ersten Spannungsbereich auf und das Choppertaktsignal weist einen zweiten Spannungsbereich auf. Das Choppertaktsignal weist eine Spitze-Spitze-Spannung über einem Zeitraum des Choppertaktsignals auf. Die Spitze-Spitze-Spannung ist geringer als der erste Spannungsbereich und geringer als der zweite Spannungsbereich. Eine Frequenz des Eingangssignals ist mindestens eine Größenordnung kleiner als eine Frequenz des Choppertaktsignals. Der zweite Spannungsbereich kann größer als oder gleich wie der erste Spannungsbereich sein. Die Technik kann das Erzeugen eines Biassignals basierend auf einem Spannungsreferenzsignal und einem Ausgangssignal, das den ersten Spannungsbereich aufweist, umfassen.

Description

ALLGEMEINER STAND DER TECHNIK
Gebiet der Erfindung
Diese Anmeldung bezieht sich auf integrierte Schaltungen, und genauer auf integrierte Schaltungen, die Eingabeverstärker umfassen.
Beschreibung des Stands der Technik
In konventionellen integrierten Schaltungsanwendungen können Eingabesignale jede Spannung in einem Zielspannungsbereich aufweisen, von einer Mindestspannung (z. B. einer Erdungsspannung (d. h. 0 V)) bis zu einer maximalen Eingangsspannung (z. B. 2,5 V in einer Niederleistungsanwendung). Der Eingangsverstärker weist jedoch üblicherweise einen Spannungsabstand oder ein anderes niederfrequentes Rauschen auf, z. B. durch Bias-Fehler und Transistorabweichung. Mit Verweis auf 1 ist der Eingangsverstärker 100 eine konventionelle Umrichtverstärkertopologie mit einem Zuwachs, der durch das Verhältnis von Widerstand R₂ zu Widerstand R₁ bestimmt wird. Bei Konfiguration als Einheitszuwachsstufe für eine beispielhafte Anwendung sind Widerstand R₁ und Widerstand R₂ z. B. je 10 kOhm. Weist der Eingangsverstärker 100 einen großen offenen Schleifenzuwachs A auf, ist die Spannungsfluktuation V_x an den Eingangsanschlüssen relativ gering. Selbst bei einer großen Signalfluktuation des Eingangs V_IN und der entstehenden Signalfluktuation des Ausgangs V_OUT sehen die Knoten a und b eine relativ geringe Spannungsänderung. Die Chopperstabilisierung ist eine Technik, die DC-Abstände durch Abschneiden eines DC- oder Niederfrequenzeingangssignals an den Eingangsknoten des Verstärkers verringert, um ein Hochfrequenzsignal zu erzeugen, des gepuffert oder verstärkt ist, und das erneut am Ausgangsknoten abgeschnitten wird, um das Signal wieder zu einem DC- oder Niederfrequenzformatausgangssignal zurückzuwandeln. Die Technik wandelt ein Abstands- und Niederfrequenzrauschen in Hochfrequenzsignalkomponenten um, die am Ausgang ausgefiltert werden können.
In einem konventionellen integrierten Schaltungsherstellungsprozess haben Niederspannungstransistoren eine vorgegebene maximale Spannung (z. B. 2 V), die über ein Gateoxid eines Transistors (z. B. Gate-to-Source-Spannung, Gate-to-Drain-Spannung oder Gate-to-Bulk-Spannung) abfallen kann, worauf das Gateoxid durch Ausfall oder Verringerung einer Standzeit des Gateoxids verschlechtert wird, bis das Gateoxid ausfällt. Die vorgegebene maximale Spannung wird hierin als eine Ausfallspannung oder Verschlechterungsspannung bezeichnet. Einige Halbleiterherstellungsverfahren umfassen weitere Transistortypen. Mit Verweis auf 2 weisen beispielsweise Hochspannungstransistoren 204 Gateoxide höherer Dicke auf, wie durch ein rechteckiges Gate in dem Symbol dargestellt, als die Gateoxide (durch eine Zeile dargestellt) der Niederspannungstransistoren 202. Hochspannungstransistoren 204 weisen eine höhere Verschlechterungsspannung (z. B. +/- 5 V) auf als die Verschlechterungsspannung der Niederspannungstransistoren 202 (z. B. +/- 2 V). Die Hochspannungstransistoren weisen außerdem Grenzspannungen (z. B. Vth = 1 V für Hochspannung-n-Transistor 210 und Vth = -1 V für Hochspannungs-p-Transistor 212) auf, die die Grenzspannungen der jeweiligen Niederspannungstransistoren (z. B. Vth = 0.5 V für Niederspannungs-n-Transistor 206 und Vth = -0.5 V für einen Niederspannungs-p-Transistor 208) auf.
Hochspannungstransistoren werden üblicherweise in Eingangs- und Ausgangsschaltungen verwendet, in denen Spannungsfluktuationen (z. B. 3-V- oder 5-V-Spannungsfluktuationen) größer sein können als Spannungsfluktuationen in Kernschaltungen (z. B. 2 V), die aus Niederspannungstransistoren hergestellt werden. Mit Verweis zurück auf 1 werden jedoch aufgrund eines fehlendes der Signalfluktuation an Punkt a und b an den Eingängen des Betriebsverstärkers 102 typische Eingangschopperschaltungen (nicht dargestellt) mit Knoten a und Knoten b gekoppelt, und verwenden Niederspannungstransistoren. Wenn sich die Gleichtaktspannung in der Mitte des Transistorspannungsbereichs (z. B. 1 V) befindet, können Transistoren im der Eingangschopperschaltung, die durch einen Inverter angetrieben wird, Spannungsfluktuationen (z. B. von 0 V bis 2 V) aufweisen, die nicht die Transistorverschlechterungsspannung für Niederspannungstransistoren übersteigen. Beispielsweise weisen in einem An-Zustand eine Source und ein Drain eines n-Transistors der Eingangschopperschaltung am Sourceanschluss oder Drainanschluss 1 V auf, und weisen am Gateanschluss 2V auf, und die Gate-to-Source-Spannung oder Gate-to-Drain-Spannung beträgt IV, sodass der Transistor reichlich Overdrivespannung über der Grenzspannung (z. B. 0,5 V) erhält, um ein guter Schalter mit niedrigem Widerstand zu sein. Der n-Transistor, der aus ist, würde eine Gate-to-Source-Spannung oder eine Gate-to-Drain Spannung von -1 V sehen, was einen wesentlichen Leckstrom verursachen würde und seine Verschlechterungsspannung nicht überschreiten würde. Aufgrund der vernachlässigbaren Spannungsfluktuation an Punkt a und Punkt b, ist der Widerstand des Transistors konstant, was zu einem linearen Verhalten führt. Die Topologie aus 1 eignet sich nicht gut für einen Eingang mit hohem Widerstand wie nachfolgend besprochen. In der beispielhaften Umsetzung ist der Eingangswiderstand etwa gleich wie der Widerstand R₁ (z. B. 10 kOhm). Dementsprechend lädt der Eingangsverstärker 100 eine Source mit hohem Widerstand, was zu einer Angleichung oder Verzerrung des Eingangssignals V_IN führt und damit die Genauigkeit des Ausgangssignals V_OUT beeinflusst.
3 illustriert eine beispielhafte Verstärkertopologie mit einem Hochwiderstandseingang. Der Eingangsverstärker 300 stellt einen Unity-Zuwachs vom Eingang zum Ausgang bereit, wenn auch größere Zuwachse mit einem Feedback-Teiler umsetzbar sind (nicht dargestellt), der von dem Ausgangsanschluss zu dem Umwandlungseingangsabschluss des Betriebsverstärkers 302 gekoppelt ist. Der Eingangswiderstand des Eingangsverstärkers 300 kann in einem typischen Metalloxidhalbleiterprozess annähernd unendlich sein, wobei kein Strom in den nicht invertierenden Eingangsanschluss fließt und keine Widerstände mit dem Eingangsknoten verbunden sind. Aufgrund des hohen Verstärkerzuwachses (A) ist die Spannung V_x über Knoten a und Knoten b klein, da das Ausgangs-DC-Signal V_OUT dem Eingangssignal V_IN folgt und dieselbe Spannung aufweist, mit Ausnahme von Rausch- und Spannungsabstandsbeiträgen. Da jedoch Knoten a und Knoten b dem Eingangssignal folgen, macht die Topologie des Eingangsverstärkers 300 das Abschneiden, um den Abstand und das niederfrequente Rauschen zu entfernen zu einer Herausforderung. Wenn etwa das Eingangssignal V_IN von 0 auf 2,5V umschwingt, schwingen Knoten a und Knoten b über diesen Spannungsbereich. Einen stabilen und niedrigen An-Widerstand über diesen Bereich eines Transistors in einer Eingangs-Choppingschaltung zu erhalten, ist schwer und die Niederspannungstransistoren würden einem Überspannungszustand unterliegen. Hochspannungstransistoren weisen jedoch schlechte Schalteigenschaften auf, die sich auf die Leistung des Eingangsverstärkers 300 auswirken würden. Dementsprechend werden verbesserte Techniken für einen Hochwiderstandseingangsverstärker gewünscht.
ZUSAMMENFASSUNG DER AUSFÜHRUNGSFORMEN DER ERFINDUNG
In mindestens einer Ausführungsform der Erfindung umfasst ein Verfahren zum Empfangen eines DC- oder niederfrequenten Signals unter Verwendung eines chopperstabilisierten Verstärkers das Abschneiden eines Eingangssignals unter Verwendung eines Choppertaktsignals zum Erzeugen eines abgeschnittenen Eingangssignals. Das Eingangssignal weist einen ersten Spannungsbereich auf und das Choppertaktsignal weist einen zweiten Spannungsbereich auf. Das Choppertaktsignal weist eine Spitze-Spitze-Spannung über einem Zeitraum des Choppertaktsignals auf. Die Spitze-Spitze-Spannung ist geringer als der erste Spannungsbereich und geringer als der zweite Spannungsbereich. Der zweite Spannungsbereich kann größer als oder gleich wie der erste Spannungsbereich sein. Eine Frequenz des Eingangssignals kann mindestens eine Größenordnung kleiner als eine Frequenz des Choppertaktsignals sein. Das Verfahren kann das Erzeugen eines Biassignals basierend auf einem Spannungsreferenzsignal und einem Ausgangssignal, das den ersten Spannungsbereich aufweist, erzeugen. Das Verfahren kann das Modulieren des Biassignals mit einem AC-gekoppelten Taktsignal umfassen, das einen dritten Spannungsbereich aufweist, und das eine Spitze-Spitze-Spannung aufweist, um das Choppertaktsignal zu erzeugen. Das AC-gekoppelte Taktsignal kann denselben Zeitraum aufweisen wie das Choppertaktsignal und kann etwa dieselbe Spitze-Spitze-Spannung über den Zeitraum aufweisen wie das Choppertaktsignal. Der dritte Spannungsbereich kann kleiner als der erste Spannungsbereich sein und der dritte Spannungsbereich kann kleiner als der zweite Spannungsbereich sein. Das Abschneiden des Eingangssignals kann das Verwenden des Eingangssignals umfassen, um Körperanschlüsse von Transistoren in einer Eingangschopperschaltung des chopperstabilisierten Verstärkers vorzubeaufschlagen.
In mindestens einer Ausführungsform der Erfindung umfasst eine chopperstabilisierte Verstärkerschaltung eine Verstärkerschaltung, die konfiguriert ist, ein Ausgangssignal basierend auf einem abgeschnittenen Eingangssignal, einem Taktsignal und einem abgeschnittenen Feedbacksignal zu erzeugen. Die chopperstabilisierte Verstärkerschaltung umfasst eine Biasschaltung, konfiguriert zum Modulieren eines Biassignals durch ein AC-gekoppeltes Taktsignal zum Erzeugen des Choppertaktsignals. Die chopperstabilisierte Verstärkerschaltung umfasst eine Eingangschopperschaltung, konfiguriert zum Erzeugen des abgeschnittenen Eingangssignals basierend auf einem Eingangssignal und dem Choppertaktsignal. Die Eingangschopperschaltung kann ferner konfiguriert sein, das abgeschnittene Feedbacksignal basierend auf dem Ausgangssignal und dem Choppertaktsignal zu erzeugen. Die Biasschaltung kann ferner konfiguriert sein, das Biassignal basierend auf dem Ausgangssignal und einem Spannungsreferenzsignal zu erzeugen. Die Eingangschopperschaltung kann erste Transistoren umfassen, die eine erste Verschlechterungsspannung aufweisen. Die Verstärkerschaltung kann zweite Transistoren umfassen, die eine zweite Verschlechterungsspannung aufweisen. Die erste Verschlechterungsspannung kann kleiner als die zweite Verschlechterungsspannung sein. Das Eingangssignal und das abgeschnittene Eingangssignal kann jeweils einen Spannungsbereich aufweisen, der die erste Verschlechterungsspannung überschreitet.
In mindestens einer Ausführungsform der Erfindung umfasst ein Verfahren zum Puffern eines DC- oder niederfrequenten Signals unter Verwendung eines chopperstabilisierten Verstärkers das Erzeugen eines Biassignals basierend auf einem Spannungsreferenzsignal und ein chopperstabilisiertes Verstärkerausgangssignal mit einem ersten Spannungsbereich. Das Verfahren umfasst das Modulieren des Biassignals mit einem AC-gekoppelten Taktsignal zum Erzeugen eines Choppertaktsignals, das eine Spitze-Spitze-Spannung über einen Zeitraum des Choppertaktsignals aufweist und einen zweiten Spannungsbereich aufweist, der größer als die Spitze-Spitze-Spannung ist. Das Verfahren umfasst das Bereitstellen des Choppertaktsignals an eine Eingangschopperschaltung des chopperstabilisierten Verstärkers. Das Verfahren kann die Vorbeaufschlagung von Körperanschlüssen von Transistoren in der Eingangschopperschaltung unter Verwendung eines Eingangssignals umfassen, das durch die Eingangschopperschaltung an einer Frequenz des Choppertaktsignals abgeschnitten wird.
Figurenliste
Diese Erfindung ist mit Blick auf die beiliegenden Zeichnungen besser zu verstehen, und ihre zahlreichen Ziele, Merkmale und Vorteile werden dadurch für einen Fachmann offensichtlich.

1 illustriert ein Funktionsblockdiagramm eines konventionellen Invertierungsverstärkers, der sich für die Chopperstabilisierung eignet.
2 illustriert beispielhafte Transistoren, die in einem typischen integrierten Schaltungsherstellungsprozess zur Verfügung stehen.
3 illustriert ein Funktionsblockdiagramm eines Verstärkers mit hohem Eingangswiderstand.
4 illustriert ein Funktionsblockdiagramm eines Verstärkers mit hohem Eingangswiderstand, das mindestens einer Ausführungsform der Erfindung entspricht.
5 illustriert ein Funktionsblockdiagramm einer beispielhaften Umsetzung eines Chopperbiasgenerators aus 4, der mindestens einer Ausführungsform der Erfindung entspricht.
6 illustriert beispielhafte Wellenformen für den Verstärker mit hohem Eingangswiderstand aus 4, die mindestens einer Ausführungsform der Erfindung entsprechen.
7 illustriert einen Schaltplan einer beispielhaften Eingangschopperschaltung aus 4, die mindestens einer Ausführungsform der Erfindung entspricht.
8 illustriert einen Schaltplan eines beispielhaften Betriebsverstärkers aus 4, der mindestens einer Ausführungsform der Erfindung entspricht.

Der Verwendung gleicher Referenzsymbole in verschiedenen Zeichnungen weist auf ähnliche oder identische Punkte hin.
AUSFÜHRLICHE BESCHREIBUNG
Eine Technik verwendet Niederspannungstransistoren in einer Eingangschopperschaltung in Reaktion auf ein Eingangssignal mit einem Spannungsbereich, der größer ist als eine Verschlechterungsspannung der Niederspannungstransistoren. Die Niederspannungstransistoren weisen einen verbesserten linearen betrieb über dem Spannungsbereich des Eingangssignals im Vergleich mit Hochspannungstransistoren auf. Mit Verweis auf 4 umfasst der chopperstabilisierte Verstärker 400 die Eingangschopperschaltung 402, die mit Niederspannungstransistoren umgesetzt ist. Das Choppertaktsignal CLKX und das komplementäre Choppertaktsignal CLKXB steuern Niederspannungstransistoren in der Eingangschopperschaltung 402 und erweitern den nützlichen Bereich der Niederspannungstransistoren in der Eingangschopperschaltung 402.
Das Choppertaktsignal CLKX und das ergänzende Choppertaktsignal CLKXB werden durch das AC-Koppelungstaktsignal clk_IN und das komplementäre Taktsignal clk_INB erzeugt. In mindestens einer Ausführungsform weisen das Taktsignal clk_IN und das komplementäre Taktsignal clk_INB je eine feste Frequenz (und daher einen festen Zeitraum) auf. Das AC-gekoppelte Taktsignal und das AC-gekoppelte komplementäre Taktsignal modulieren das Biassignal V_B1 bzw. das Biassignal V_B2 , um das Choppertaktsignal CLKX bzw. das komplementäre Choppertaktsignal CLKXB zu erzeugen. Das Biassignal V_B1 und das Biassignal V_B2 sind skalierte Versionen des Ausgangssignals V_OUT , das dem Eingangssignal V_IN wie durch den Verstärker 302 erzeugt, folgt, mit einem Abstand. In mindestens einer Ausführungsform weisen das Choppertaktsignal CLKX und das komplementäre Choppertaktsignal CLKXB je dieselbe feste Frequenz des Taktsignals clk_IN bzw. des komplementären Taktsignals clk_INB , auf. Jeder Zeitraum des Choppertaktsignals CLKX und des komplementären Choppertaktsignals CLKXB hat etwa dieselbe Signalfluktuation (d. h. etwa dieselbe Spitze-Spitze-Spannung) wie das Taktsignal clk_IN bzw. das komplementäre Taktsignal clk_INB . In einigen Ausführungsformen tritt aufgrund der AC-Koppelung nur eine vernachlässigbare Differenz der Spitze-Spitze-Spannungen der Choppertaktsignale (d. h. Choppertaktsignal CLKX und komplementäres Choppertaktsignal CLKXB) und der jeweiligen Taktsignale (d. h. Taktsignal clk_IN bzw. komplementäres Taktsignal clk_INB ) auf. Der Spannungspegel des Choppertaktsignals CLKX und der Spannungspegel des komplementären Choppertaktsignals CLKXB haben einen Abstand von dem Spannungspegel des Taktsignals clk_IN bzw. des komplementären Taktsignals clk_INB , der dem Spannungspegel des Biassignal V_B1 bzw. des Biassignals V_B2 entspricht.
Der Verstärker 302 umfasst Ausgangschopperschalter (wie durch „Chop-Out“ angezeigt), die durch eine Hochspannungsversion des Taktsignals clk_IN und des komplementären Taktsignals clk_INB gesteuert werden. Die Hochspannungstransistoren eignen sich hier, da der Zuwachs einer ersten Stufe des Verstärkers 302 ihre Wirkung auf die Linearität verringert. Ein Standard-CMOS-Taktantrieb wird für den Ausgangschopperschalter verwendet. So folgen das Choppertaktsignal CLKX und das komplementäre Choppertaktsignal CLKXB je dem Eingangssignal V_IN .
Das Choppertaktsignal CLKX und das komplementäre Choppertaktsignal CLKXB weisen Spitze-Spitze-Spannungspegel auf, die mit den Niederspannungstransistoren kompatibel sind, die in der Eingangschopperschaltung 402 enthalten sind. Beispielsweise weisen das Taktsignal clk_IN und das komplementäre Taktsignal clk_INB je eine Spitze-Spitze-Spannung von 2 V und eine Spannungsfluktuation von 0 V bis 2 V auf. Der Kondensator C₁ und der Kondensator C₂ AC koppeln das Taktsignal clk_IN bzw. das komplementäre Taktsignal clk_INB , mit den Ausgängen des Biasgenerators 406. Der Choppertaktgenerator 408 verwendet die AC-gekoppelten Taktsignale zum Modulieren des Biassignals V_B1 und Biassignals V_B2 zum Erzeugen des Choppertaktsignals CLKX bzw. des komplementären Choppertaktsignals CLKB.
5 illustriert eine beispielhafte Umsetzung des Biasgenerators 406, der ein Spannungsteilernetzwerk umfasst, das auf die Spannung VMID referenziert ist, die das Biassignal zentriert. Die Widerstände R₁ , R₂ , R₃ und R₄ können gewählt sein, um einen größten erreichbaren Taktumschwung für den Zielsignalbereich zu erreichen, ohne die Niederspannungstransistorverschlechterungsspannung zu überschreiten. Der Widerstand R₁ und Widerstand R₂ werden gewählt, um angemessen dem Eingangssignal über die Signalbereiche zu folgen, die durch die Eingangschopperschaltung 402 empfangen werden. Mit Verweis auf 4 und 5 werden Widerstand R₃ und Widerstand R₄ gewählt, um einen hohen Widerstand zu erzeugen, sodass die AC-gekoppelten Taktsignale nicht wesentlich durch den Teiler angeglichen sind, der zwischen Kondensator C₁ oder Kondensator C₂ und einem entsprechenden Widerstand mit Blick zurück in dem Widerstand gebildet ist. Dementsprechend sind die DC-Biassignale V_B1 und V_B2 um V_MID zentriert und folgen dem Ausgangs-DC-Signal V_OUT .
6 illustriert Wellenformen, die einer Herstellungstechnologie entsprechen, die Niederspannungstransistoren mit einer Verschlechterungsspannung von 2 V aufweisen, und Hochspannungstransistoren, die eine Verschlechterungsspannung von 5 V aufweisen. Die Wellenform 702 illustriert das Taktsignal CLKIN (oder das Taktsignal CLKINB), das eine Spannungsfluktuation (d. h. Spitze-Spitze-Spannung) von 2 über jedem Zeitraum des Taktsignals clk_IN aufweist und schnell zwischen einem niedrigen Spannungspegel (0 V) und einem Hochspannungspegel (2 V) bei einer Choppingfrequenz variiert (z. B. 4 MHz). Die Wellenform 704 illustriert den Bereich des Eingangssignals V_IN (das ein DC-Signal oder ein niederfrequentes Signal ist, d. h. ein Signal mit einer Frequenz (z. B. 10 kHz), die mindestens eine Größenordnung kleiner als das Taktsignal clk_IN (z. B. 4 MHz) ist) und die Wellenform 706 illustriert das Biassignal V_B1 (oder Biassignal V_B2 ), das der Wellenform 704 folgt, da das Biassignal V_B1 (oder Biassignal V_B2 ) dem Eingangssignal V_IN folgt. Die Wellenform 706 weist eine Spannungsfluktuation auf, die von der Spannungsfluktuation des Ausgangs-DC-Signals V_OUT abhängt, und Werte der Widerstände des Spannungsteilers 406, z. B. ca. ¼ der Spannungsfluktuation der Wellenform 704, und ist dem Pegel der Spannungsreferenz V_MID , z. B. ca. in der Mitte des erwarteten Spannungsbereichs des Eingangssignals V_IN zentriert. Weiterhin umfasst 6 die Wellenform 708, die das Choppertaktsignal CLKX (oder Choppertaktsignal CLKXB) als eine Funktion der Spannung illustriert, da die Wellenform 704 sinusförmig über alle möglichen Spannungsherde in einem Zielsignalbereich von 0 bis 2,5 V für das Eingangssignal V_IN variiert. Die Wellenform 708 variiert zwischen zwei variierenden Pegeln bei der Choppingfrequenz, weist jedoch eine Spitze-Spitze-Spannung über jeden Zeitraum der Wellenform 708 in Höhe von etwa der Spannungsfluktuation des Taktsignals clk_IN (z. B. 2 V) auf und ist verschoben, um dem Eingangssignal V_IN (Wellenform 704) zu folgen, sodass die Wellenform 708 einen Spannungsbereich von 0 bis zu einer Spannung aufweist, die knapp über 2,5 V liegt. Die Wellenform 708 illustriert, dass das Choppertaktsignal CLKX (oder das Choppertaktsignal CLKXB) eine Spannungsfluktuation aufweist, die Spannungen über die Gateoxide in den Niederspannungstransistoren der Eingangschopperschaltung 402 einschränkt, während jedoch eine maximale vorgegebene Gate-to-Source-Spannung für die Niederspannungstransistoren bereitgestellt wird. In anderen Ausführungsformen ist der Spannungsbereich des Choppertaktsignals gleich wie oder kleiner als der Spannungsbereich des Eingangssignals V_IN , aber um einen Betrag, der die Spannungen über das Gateoxide der Niederspannungstransistoren einschränkt, aber ausreichende Overdrive zu diesen bereitstellt, größer als die Spitze-Spitze-Spannung des Choppertaktsignals.
Mit Verweis auf 6 und 7 umfasst eine beispielhafte Ausführungsform der Eingangschopperschaltung 402 Übertragungsgates 604, 608, 610 und 612. Jedes Übertragungsgate umfasst einen p-Niederspannungstransistor, der parallel mit einem entsprechenden n-Niederspannungstransistor gekoppelt ist und durch komplementäre Choppertaktsignale CLKX und CLKXB gesteuert wird. Das Eingangssignal V_IN ist mit dem Eingang des Übertragungsgates 604 und dem Eingang des Übertragungsgates 608 gekoppelt. Ähnlich ist das Feedbacksignal V_FB ist mit dem Eingang des Übertragungsgates 610 und dem Eingang des Übertragungsgates 612 gekoppelt. Die Wellenform 704 illustriert das Eingangssignal V_IN mit einer maximalen Spannung von 2,5 V zum Zeitpunkt 25 µs. Bei diesem Eingangsspannungspegel kann der entsprechende n-Niederspannungstransistor nicht eingeschaltet werden. Wenn die Gatespannung (z. B. Choppertaktsignal CLKX oder Choppertaktsignal CLKXB) um mehr als die Grenzspannung kleiner als die Source-Spannung ist (Eingangssignal V_IN , was zum Zeitpunkt 25 µs bei 2,5 V ist), schaltet sich der jeweilige p-Niederspannungstransistor ein. Wenn die Gatespannung auf eine Spannung von ca. 0,7 V umschaltet, was die niedrige Spannung der Choppertaktsignalschwingung bei ca. 25 µs ist, und um 1,8V niedriger ist als die Source/Drain, sind die Niederspannungs-p-Transistoren stark ein. Die Spannung über das Gateoxid übersteigt jedoch nicht das Spannungsrating der Niederspannungstransistoren. Im Gegensatz dazu würde, wenn ein Choppertaktsignal, das auf eine Niederspannung von 0 V umschwenkt, verwendet wird, während das Eingangssignal bei 2,5 V liegt, die Spannung über das Gateoxid die Verschlechterungsspannung übersteigen. Das heißt, die minimale Wellenform 708 wäre um 2,5 V geringer als die Eingangsspannung und die Source/Drain-Spannung wäre bei 2,5 V. Es ist zu beachten, dass zu diesem selben Punkt (Zeigt gleich etwa 25 µS) das Choppertaktsignal CLKX (oder Choppertaktsignal CLKXB) um eine kleine Menge höher schwingt als der größte erwartete Pegel der Eingangssignal V_IN . Dies stellt sicher, dass bei der maximalen Eingangsspannung der p-Transistor mit vernachlässigbarem Leckstrom vollständig abschaltet.
Wenn das Eingangssignal V_IN , der durch die Wellenform 704 illustriert ist, eine Spannung in der Mitte der Signalfluktuation (z. B. zum Zeitpunkt 50 µs) aufweist, ist die Wellenform 708, die das Choppertaktsignal CLKX oder Choppertaktsignal CLKXB darstellt. um das Eingangssignal V_IN (z. B. zentriert um 1,25 V und mit einer maximalen Spannung von ca. 2,25 V und einer minimalen Spannung von ca. 0,25 V). Dementsprechend weist, wenn das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB Pegel aufweisen, die eines der Übertragungsgates 604, 608, 610 und 612 aktivieren, ein entsprechender Niederspannungs-n-Transistor ein Gate auf, das durch ca. 1 V mehr als der Sourceanschluss angetrieben wird. Ähnlich weist, wenn das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB Pegel aufweisen, die eines der Übertragungsgates 604, 608, 610 und 612 aktivieren, ein entsprechender Niederspannungs-p-Transistor ein Gate auf, das durch ca. 1 V weniger als der Sourceanschluss (oder der Drainanschluss) angetrieben wird. Aufgrund dessen sind die Größenordnungen der Gate-to-Source-Spannungs- V_GS Bedingungen für die komplementären Transistoren in einem aktivierten Übertragungsgate der Eingangschopperschaltung 402 wesentlich größer als die entsprechenden Grenzspannungen, und die komplementären Transistoren funktionieren parallel dazu, um einen Schalter zu bilden, der das Eingangssignal V_IN weiterleitet. Wenn das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB Pegel aufweisen, die eines der Übertragungsgates 604, 608, 610 und 612 deaktivieren, weist ein Niederspannungs-n-Transistor, der aus sein sollte, eine Gatespannung auf, die ca. IV unter der Source-Spannung liegt. Ähnlich weisen, wenn das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB Pegel aufweisen, die das Übertragungsgate 604, 608, 610 oder 612 deaktivieren, die p-Transistoren Spannungspegel an ihren Gateanschlüssen auf, die ca. um 1 V höher sind als die Source-Spannung. So leiten die Übertragungsgates der Eingangschopperschaltung 402 die deaktiviert sind, das Eingangssignal V_IN nicht weiter und weisen vernachlässigbare Leckströme auf.
Wenn das Eingangssignal V_IN , das durch die Wellenform 704 illustriert ist, einen minimalen Eingangsspannungspegel knapp über einem Spannungspegel von 0 V aufweist (z. B. zum Zeitpunkt 75 µs), weist keiner der Niederspannungstransistoren eine Gate-to-Source-Spannung mit einer Größenordnung von mehr als der maximale vorgegebenen Gate-to-Source-Spannung auf. Niederspannungs-n-Transistoren in Übertragungsgate 604, 608, 610 und 612 schalten sich ein, wenn das assoziierte Choppertaktsignal einen hohen Pegel aufweist (knapp unter 2 V). Bei Aktivierung liegt die Gate-to-Source-Spannung eines Niederspannungs-n-Transistors knapp unter 2 V. In dem Auszustand liegt die Gate-to-Source-Spannung des Niederspannungs-n-Transistors knapp über 0 V und der n-Transistor schaltet sich vollständig mit vernachlässigbarem Leckstrom aus. Der entsprechende p-Transistor schaltet sich nicht ein und sieht nie eine Gate-to-Source-Spannung von mehr als 2 V. So zeigt in Reaktion auf das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB die Topologie der Eingangschopperschaltung 402 im gesamten Bereich des Eingangssignals V_IN ein gutes Verhalten.
Es ist anzumerken, dass sich die Vorbeaufschlagung und das AC-gekoppelte Taktsignal beim Einschalten auf Zielspannungspegeln einpendeln. Während der Einstellzeit können sichere Spannungspegel überschritten werden. Gateoxidverschlechterung ist jedoch kein sofortiger Ausfall, sondern eine Verringerung der Standzeit in Reaktion auf eine mäßige Überschreitung der Gateoxidverschlechterungsspannung. Die Einstellzeit ist relativ kurz (d. h. sie wirkt sich nicht wesentlich auf die Gateoxidstandzeit für einen Spannungsbereich, z. B. 10 µs, aus). In einer beispielhaften Herstellungstechnologie können Spannungen, die zweimal die Verschlechterungsspannung betragen, und die für Minuten angelegt werden, eine vernachlässigbare Wirkung auf die Gateoxidstandzeit aufweisen.
Mit Verweis auf 4 und 8 umfasst eine beispielhafte Ausführungsform des Verstärkers 302 zwei Verstärkerstufen, die auf den Ausgang der Eingangschopperschalter, das abgeschnittene Eingangssignal Vipx und das abgeschnittene Feedbacksignal Vinx reagieren. Der Verstärker 302 umfasst den Ausgangschopper p 802 und den Ausgangschopper n 804, die durch das Choppertaktsignal CLK_HV und das Choppertaktsignal CLKB_HV gesteuert werden. Das Choppertaktsignal CLK_HV und das Choppertaktsignal CLKB_HV sind stärker schwingende Versionen von CLKIN und CLKINB und weisen Spitze-Spitze-Spannungen auf, die Hochspannungstransistoren von Verstärker 302 entsprechen. Da die Hochspannungstransistoren innerhalb des Verstärkers 302 liegen, wo die Hochspannungstransistoren auf Signalströme innerhalb des Verstärkers 302 und nicht auf Signalspannungen wirken, folgen die Anschlussspannungen der Transistoren im Ausgangschopper p 802 und Ausgangschopper n 804 dem Signal nicht. Daher weisen die Hochspannungstransistoren geeignete Eigenschaften auf, einschließlich eines geringen Lecks, wenn sie ausgeschaltet sind, auch, wenn eine große Eingangssignalfluktuation oder Ausgangssignalfluktuation vorliegt. Die Ausgangschopper- p 802 Schaltung umfasst p-Hochspannungstransistoren, die durch CLK_HV und CLKB HV gesteuert werden, und der Ausgangschopper n 804 umfasst n-Hochspannungstransistoren, die durch CLK_HV und CLKB_HV gesteuert werden. Die kombinierte Funktion des Ausgangschoppers p 802 und des Ausgangschoppers n 804 schneiden gepufferte Versionen der abgeschnittenen Eingänge Vinx und Vipx ab, um das Ausgangs- DC-Signal V_OUT zu erzeugen, das auf das Eingangssignal V_IN folgt. Es ist zu beachten, dass der Verstärker 302 nur beispielhaft ist, und andere Betriebsverstärkertopologien, die unter Verwendung von Hochspannungstransistoren umgesetzt sind, verwendet werden können.
Mit Verweis auf 4 und 7 sind das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB nicht versorgungsbasiert und oszillieren nicht zwischen Leistungsversorgungsspannungspegeln. Das Choppertaktsignal CLKX und das Choppertaktsignal CLKXB verfolgen das Eingangssignal V_IN , wenn auch andere Techniken zum Erzeugen des Choppertaktsignals CLKX und des Choppertaktsignals CLKXB, die auf eine Mittelpunktspannung referenziert sind, verwendet werden können. Weiterhin sind der Körperanschluss jedes Transistors in den Übertragungsgates 604, 608, 610 und 612 mit dem Anschluss gekoppelt, der das Eingangssignal V_IN empfängt, um sicherzustellen, dass der Spannungsabfall über das Gateoxid des Transistors in einem Auszustand geringer ist als die vorgegebene Verschlechterungsspannung (z. B. geringer als 2 V für einen Niederspannungstransistor). Dementsprechend weisen die Niederspannungstransistoren in den Übertragungsgates 604, 608, 610 und 612 nie Gate-to-Source-Spannungen oder Gate-to-Drain-Spannungen auf, die die vorgegebene Verschlechterungsspannung überschreiten.
Diese Konfiguration der Körperanschlüsse der Niederspannungstransistoren in den Übertragungsgates 604, 608, 610 und 612 steht im Gegensatz zu konventioneller Körperanschlussvorbeaufschlagung, was den Körperanschluss eines Niederspannungs-n-Transistors an die Erdungsspannung (d. h. 0 V) koppelt, und den Körperanschluss eines Niederspannungs-p-Transistors und die Versorgungsspannung (d. h. VDD, z. B. 2 V) koppelt. Die Konfiguration, die die Körperanschlüsse der Transistoren jeder Übertragungsgate mit dem Eingangssignal V_IN koppelt, erhöht den Layoutbereich des Übertragungsgates und erhöht die parasitische Kapazität der jeweiligen Transistoren, was das Schalten dieser Transistoren verringert. Da jedoch die Frequenz des Choppertaktsignals CLKX und des Choppertaktsignals CLKXB relativ gering ist und die Verringerung der Schaltgeschwindigkeit der Transistoren in den Übertragungsgates eine besten Fall vernachlässigbare Auswirkung auf die Systemleistung aufweist (d. h. die Verringerung der Schaltgeschwindigkeit ist viel kleiner als (z. B. um Größenordnungen kleiner als) die Schaltgeschwindigkeit), sind die Vorteile des Erhöhens des effektiven Signalbereichs der Niederspannungstransistoren für eine Eingangschopperschaltung in einem chopperstabilisierten Verstärker größer als die Kosten für die Vorbeaufschlagungstechnik. Neben dem Erhöhen des Eingangsspannungsbereichs, erlaubt die Topologie des chopperstabilisierten Verstärkers 400 die Verwendung der Niederspannungstransistoren in der Eingangschopperschaltung 402, die einen niedrigen Einschaltwiderstand und niedrige Ladungszufuhrströme an den Eingang aufweisen. Der ständige Schaltwiderstand über dem Bereich der Niederspannungstransistoren unterhält einen konstanteren Widerstand und ein konstanteres Schwingen des Choppertaktsignals während des Schwingens, wodurch die Signalverzerrung im Vergleich zur Verwendung einer Topologie mit Hochspannungstransistoren mit höheren Grenzspannungen in der Eingangschopperschalterschaltung verringert wird.
Die hierin beschriebenen Techniken können in verschiedenen Anwendungen verwendet werden, die eine Eingangsschaltung umfassen, die ein DC- oder Niederfrequenzeingangssignal empfängt. Die Beschreibung der hierin dargelegten Erfindung ist illustrativ und nicht vorgesehen, den Umfang der Erfindung wie in den folgenden Ansprüchen dargelegt einzuschränken. Während beispielsweise die Erfindung in einer Ausführungsform beschrieben wurde, in der ein Unity-Zuwachspuffer verwendet wird, erkennt ein Fachmann, dass die Lehren hierin mit anderen Ausführungsformen eines chopperstabilisierten Verstärkers 400 ausgeführt werden können, der für einen höheren Zuwachs konfiguriert ist. Weiterhin wurde die Erfindung zwar in Ausführungsformen beschrieben, in denen Niederspannungstransistoren eine Verschlechterungsspannung von 2 V aufweisen, Hochspannungstransistoren eine Verschlechterungsspannung von 5 V aufweisen und das Eingangssignal V_IN eine Spannungsfluktuation von 2,5 V aufweist, ein Fachmann versteht jedoch, dass die Lehren hierin auch mit anderen Ausführungsformen des chopperstabilisierten Verstärkers 400 verwendet werden können, die mit Niederspannungstransistoren und Hochspannungstransistoren konfiguriert sind, die verschiedene Verschlechterungsspannungen aufweisen, sowie einem Eingangssignal V_IN , das eine andere Spannungsfluktuation aufweist, die über der Verschlechterungsspannung der Niederspannungstransistoren liegt. Hierin beschriebene Techniken können zur Verwendung mit Herstellungstechnologien angepasst werden, die mehr als zwei Spannungstypen von Transistoren umfassen. In noch anderen Ausführungsformen der hierin beschriebenen Techniken werden ein Abstandssignalbereich (z. B. 0,5 V ≤ V ≤ 3 V) und ein Vorbeaufschlagungspunkt an einem Mittelpunkt des Signalbereichs (z. B. 1,75 V) verwendet. Variationen und Änderungen der hierin offenbarten Ausführungsformen können basierend auf der Beschreibung erfolgen, die hierin dargelegt ist, ohne vom Umfang der Erfindung wie in den folgenden Ansprüchen dargelegt abzuweichen.

Claims

BEANSPRUCHT WIRD:
Verfahren zum Empfangen eines DC- oder niederfrequenten Signals unter Verwendung eines chopperstabilisierten Verstärkers, das Verfahren umfassend: Abschneiden eines Eingangssignals unter Verwendung eines Choppertaktsignals zum Erzeugen eines abgeschnittenen Eingangssignals, wobei das Eingangssignal einen ersten Spannungsbereich aufweist und das Choppertaktsignal einen zweiten Spannungsbereich aufweist, wobei das Choppertaktsignal eine Spitze-Spitze-Spannung über einem Zeitraum des Choppertaktsignals aufweist, wobei die Spitze-Spitze-Spannung geringer als der erste Spannungsbereich und geringer als der zweite Spannungsbereich ist.
Verfahren nach Anspruch 1, wobei der zweite Spannungsbereich größer als oder gleich wie der erste Spannungsbereich ist, und wobei eine Frequenz des Eingangssignals mindestens eine Größenordnung kleiner als eine Frequenz des Choppertaktsignals ist.
Verfahren nach Anspruch 1 oder 2, ferner umfassend: Erzeugen eines Biassignals basierend auf einem Spannungsreferenzsignal und einem Ausgangssignal, das den ersten Spannungsbereich aufweist; und Modulieren des Biassignals mit einem AC-gekoppelten Taktsignal, das einen dritten Spannungsbereich aufweist, um das Choppertaktsignal zu erzeugen, wobei das AC-gekoppelte Taktsignal denselben Zeitraum aufweisen kann wie das Choppertaktsignal und etwa dieselbe Spitze-Spitze-Spannung über den Zeitraum aufweist wie das Choppertaktsignal, wobei der dritte Spannungsbereich kleiner als der erste Spannungsbereich ist und der dritte Spannungsbereich kleiner als der zweite Spannungsbereich ist.
Verfahren nach Anspruch 1, 2 oder 3, wobei das Abschneiden des Eingangssignals das Verwenden des Eingangssignals umfasst, um Körperanschlüsse der Transistoren in einer Eingangschopperschaltung des chopperstabilisierten Verstärkers vorzubeaufschlagen.
Verfahren nach Anspruch 4, wobei das Abschneiden alle Spannungen über ein Gateoxid jedes Transistors in der Eingangschopperschaltung bei weniger als oder gleich der Spitze-Spitze-Spannung hält.
Verfahren nach Anspruch 1, 2, 3, 4 oder 5, ferner umfassend: Verstärken und Abschneiden des abgeschnittenen Eingangssignals zum Erzeugen eines Ausgangssignals.
Verfahren nach Anspruch 6, ferner umfassend: Erzeugen einer Hochspannungsversion des Choppertaktsignals, wobei das Verstärken und Abscheiden umfasst, eine verstärkte Version des abgeschnittenen Eingangssignals unter Verwendung der Hochspannungsversion des Choppertaktsignals abzuscheiden, um das Ausgangssignal zu erzeugen.
Verfahren nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, wobei die Spitze-Spitze-Spannung kleiner als eine erste Verschlechterungsspannung erster Transistoren in einer Eingangschopperschaltung des chopperstabilisierten Verstärkers ist, und der erste Spannungsbereich kleiner als eine zweite Verschlechterungsspannung zweiter Transistoren in einer Verstärkerschaltung ist, die mit der Eingangschopperschaltung in dem chopperstabilisierten Verstärker gekoppelt ist, wobei die zweite Verschlechterungsspannung größer als die erste Verschlechterungsspannung ist.
Verfahren nach Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, ferner umfassend: Bereitstellen des Choppertaktsignals an eine Eingangschopperschaltung, die erste Transistoren umfasst; und Bereitstellen eines Ausgangs der Eingangschopperschaltung an eine Verstärkerschaltung des chopperstabilisierten Verstärkers, wobei die Verstärkerschaltung zweite Transistoren umfasst, die ersten Transistoren eine erste Gateoxiddicke aufweisen und die zweiten Transistoren eine zweite Gateoxiddicke aufweisen, wobei die zweite Gateoxiddicke größer als die erste Gateoxiddicke ist.
Verfahren nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8 oder 9, ferner umfassend: Steuern eines ersten Übertragungsgates und eines zweiten Übertragungsgates unter Verwendung des Choppertaktsignals und einer komplementären Version des Choppertaktsignals zum Übertragen des Eingangssignals an einen ersten Knoten und einen zweiten Knoten auf ersten abwechselnden Phasen des Choppertaktsignals; und Steuern eines dritten Übertragungsgates und eines vierten Übertragungsgates unter Verwendung des Choppertaktsignals und der komplementären Version des Choppertaktsignals zum Übertragen eines Ausgangssignals an den zweiten Knoten und den ersten Knoten auf zweiten abwechselnden Phasen des Choppertaktsignals phasenverschoben zu den ersten abwechselnden Phasen des Choppertaktsignals.
Chopperstabilisierte Verstärkerschaltung, umfassend: eine Verstärkerschaltung, konfiguriert zum Erzeugen eines Ausgangssignals basierend auf einem abgeschnittenen Eingangssignal, einem Taktsignal und einem abgeschnittenen Feedbacksignal; eine Biasschaltung, konfiguriert zum Modulieren eines Biassignals durch ein AC-gekoppeltes Taktsignal zum Erzeugen eines Choppertaktsignals; und eine Eingangschopperschaltung, konfiguriert zum Erzeugen des abgeschnittenen Eingangssignals basierend auf einem Eingangssignal und dem Choppertaktsignal.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 11, wobei die Eingangschopperschaltung ferner konfiguriert ist, das abgeschnittene Feedbacksignal basierend auf dem Ausgangssignal und dem Choppertaktsignal zu erzeugen.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 11 oder 12, wobei die Biasschaltung ferner konfiguriert ist, das Biassignal basierend auf dem Ausgangssignal und einem Spannungsreferenzsignal zu erzeugen.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 11, 12 oder 13, wobei die Eingangschopperschaltung erste Transistoren umfasst, die eine erste Verschlechterungsspannung aufweisen, und die Verstärkerschaltung zweite Transistoren umfasst, die eine zweite Verschlechterungsspannung aufweisen, wobei die erste Verschlechterungsspannung kleiner als die zweite Verschlechterungsspannung ist und das Eingangssignal und das abgeschnittene Eingangssignal je einen Spannungsbereich aufweisen, der die erste Verschlechterungsspannung überschreitet.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 14, wobei die ersten Transistoren je einen Sourceanschluss, einen Drainanschluss, einen Gateanschluss und einen Körperanschluss umfassen und der Körperanschluss mit dem Eingangssignal gekoppelt ist.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 14, wobei die ersten Transistoren erste n-Transistoren und erste p-Transistoren umfassen, die als ein Paar Übertragungsgates konfiguriert sind, wobei jedes Übertragungsgate des Paars Übertragungsgates durch das Choppertaktsignal und ein komplementäres Choppertaktsignal gesteuert wird, um das Eingangssignal auf den ersten abwechselnden Phasen des Choppertaktsignals an einen ersten Knoten und einen zweiten Knoten zu übertragen und das Ausgangssignal auf den zweiten abwechselnden Phasen des Choppertaktsignals phasenverschoben zu den ersten abwechselnden Phasen des Choppertaktsignals an den zweiten Knoten und den ersten Knoten zu übertragen.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 16, wobei die ersten Transistoren eine erste Gateoxiddicke aufweisen und die zweiten Transistoren eine zweite Gateoxiddicke aufweisen, wobei die zweite Gateoxiddicke größer als die erste Gateoxiddicke ist.
Chopperstabilisierte Verstärkerschaltung nach Anspruch 11, 12, 13, 14, 15, 16 oder 17, wobei die Verstärkerschaltung ein nicht invertierender Verstärker ist, und die Verstärkerschaltung umfasst: mindestens eine Verstärkerstufe, die zweite Transistoren umfasst; und eine Ausgangschopperschaltung, die zweite Transistoren umfasst, wobei die Ausgangschopperschaltung auf einen Ausgang der mindestens einen Verstärkerstufe und eine Hochspannungsversion des Choppertaktsignals reagiert.
Verfahren zum Puffern eines DC- oder niederfrequenten Signals unter Verwendung eines chopperstabilisierten Verstärkers, das Verfahren umfassend: Erzeugen eines Biassignals basierend auf einem Spannungsreferenzsignal und einem chopperstabilisierten Verstärkerausgangssignal, das einen ersten Spannungsbereich aufweist; und Modulieren des Biassignals mit einem AC-gekoppelten Taktsignal zum Erzeugen eines Choppertaktsignals, das eine Spitze-Spitze-Spannung über einen Zeitraum des Choppertaktsignals aufweist und einen zweiten Spannungsbereich aufweist, der größer als die Spitze-Spitze-Spannung ist; und Bereitstellen des Choppertaktsignals an eine Eingangschopperschaltung des chopperstabilisierten Verstärkers.
Verfahren nach Anspruch 19, ferner umfassend: Vorbeaufschlagen von Körperanschlüssen von Transistoren in der Eingangschopperschaltung unter Verwendung eines Eingangssignals, das durch die Eingangschopperschaltung an einer Frequenz des Choppertaktsignals abgeschnitten wird.