DE102018100248B4 - Verstärkerschaltungen und Verfahren zur Signalverstärkung - Google Patents

Verstärkerschaltungen und Verfahren zur Signalverstärkung Download PDF

Info

Publication number
DE102018100248B4
DE102018100248B4 DE102018100248.3A DE102018100248A DE102018100248B4 DE 102018100248 B4 DE102018100248 B4 DE 102018100248B4 DE 102018100248 A DE102018100248 A DE 102018100248A DE 102018100248 B4 DE102018100248 B4 DE 102018100248B4
Authority
DE
Germany
Prior art keywords
input
stage
voltage
differential input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018100248.3A
Other languages
English (en)
Other versions
DE102018100248A1 (de
Inventor
Sharad Vijaykumar
Gerald Mora-Puchalt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of DE102018100248A1 publication Critical patent/DE102018100248A1/de
Application granted granted Critical
Publication of DE102018100248B4 publication Critical patent/DE102018100248B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45165—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45309—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45318—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45462—Indexing scheme relating to differential amplifiers the CSC comprising a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Verstärkerschaltung, die eine Ausgangsspannung generiert, die eine relativ konstante Offset-Spannung aufweist, wobei die Verstärkerschaltung Folgendes aufweist:eine erste und eine zweite Differentialeingangsstufe, die an eine Ausgangsstufe gekoppelt sind, um die Ausgangsspannung zu generieren, wobei die erste Differentialeingangsstufe ein Paar von ersten Eingangstransistoren aufweist und die zweite Differentialeingangsstufe ein Paar von zweiten Eingangstransistoren aufweist, wobei die zweiten Eingangstransistoren vom Typ her zu den ersten Eingangstransistoren komplementär sind; undein Schaltnetzwerk, das ausgebildet ist zum Koppeln eines Differentialeingangssignals an die erste Differentialeingangsstufe und einer Referenzspannung an die zweite Differentialeingangsstufe als Reaktion darauf, dass ein Steuersignal einen ersten Zustand aufweist, und das Schaltnetzwerk weiterhin ausgebildet ist zum Koppeln des Differentialeingangssignals an die zweite Differentialeingangsstufe und der Referenzspannung an die erste Differentialeingangsstufe als Reaktion darauf, dass das Steuersignal einen zweiten Zustand aufweist.

Description

  • GEBIET DER OFFENBARUNG
  • Das vorliegende Dokument betrifft allgemein, aber nicht als Beschränkung, das Gebiet der integrierten Schaltungen und insbesondere Verstärkerschaltungen mit Chopper-Schaltungen.
  • ALLGEMEINER STAND DER TECHNIK
  • Eine Verstärker-Offset-Spannung kann als eine Spannung definiert werden, die zwischen zwei Eingangsanschlüssen des Verstärkers angelegt wird, um am Ausgang null Volt zu erhalten. Idealerweise sollte der Ausgang der Verstärkerschaltung auf null Volt liegen, wenn die Eingänge geerdet sind. In der Praxis jedocfh sind die Eingangsanschlüsse aufgrund inhärenter Fehlanpassungen von Eingangstransistoren und Komponenten während der Fabrikation des Silizium-Die auf geringfügig unterschiedlichen Spannungen. Diese Effekte erzeugen kollektiv eine Fehlanpassung der Bias-Ströme, die durch die Eingangsschaltung fließen, was zu einer Differentialspannung (differential voltage) an den Eingangsanschlüssen der Verstärkerschaltung führt. Verstärker-Offset-Spannungen sind mit modernen Herstellungsprozessen durch erhöhte Komponentenanpassung und verbesserte Package-Materialien und Montage reduziert worden, doch sie sind nicht eliminiert worden und können während des Schaltungsbetriebs zu Fehlern bei der Signalverstärkung führen.
  • Eine Chopper-Schaltung ist eine Schalteinrichtung, die ein festes DC-Eingangssignal in ein variables DC-Ausgangssignal umwandelt. Im Wesentlichen ist eine Chopper-Schaltung ein elektronischer Schalter, der zum Unterbrechen eines Signals unter der Steuerung eines anderen verwendet wird. Chopper-Schaltungen können in Verstärkerschaltungen verwendet werden, um Offset-Spannungen und niederfrequentes Rauschen einer Verstärkerschaltung weiter zu reduzieren. Eine Art von Chopper-Schaltung ist aus dem US-Patent 6,380,801 an McCartney bekannt. Damit jedoch eine Offset-Spannung während des Zerhackens (chopping) aufgehoben werden kann, sollte die Offset-Spannung für alle Zerhackphasen konstant bleiben.
  • Die US 6 380 801 B1 offenbart einen Operationsverstärker mit zwei differentiellen Eingangsstufen. Eine erste Stufe umfasst ein Paar von ersten Eingangstransistoren und eine zweite Stufe umfasst ein Paar von zweiten Eingangstransistoren. Die zweiten Eingangstransistoren sind vom Typ her komplementär zu den ersten Eingangstransistoren. Ein Komparator wird mit einem Erfassungssignal und einem Referenzsignal gespeist, wobei das Erfassungssignal mit mindestens einem nicht-invertierenden oder einem invertierenden Eingangssignal, das dem Operationsverstärker zugeführt wird, in Beziehung steht. Der Komparator erzeugt ein Steuersignal in Abhängigkeit von der Differenz zwischen dem Abtastsignal und dem Referenzsignal.
  • Die US 2007 / 0 159 248 A1 offenbart eine Differenzverstärkerschaltung, die in der Lage ist, die Amplitudendifferenzabweichung über einen gesamten Bereich von Graustufenspannungen einschließlich Spannungen in der Nähe der Versorgungsspannung zu reduzieren, die Schaltung mit einem ersten und ein einem zweiten Differenzpaar mit voneinander verschiedenen Polaritäten, wobei die Ausgänge der Differenzpaare durch eine Kopplungsstufe gekoppelt sind. Eines der ersten und zweiten Differentialpaare empfängt ein Eingangssignal von einer Eingangsklemme und ein Rückkopplungssignal von einer Ausgangsklemme an einem Paar von Eingängen davon, und das andere Differentialpaar empfängt Referenzsignale, die Spannungspegel haben, die die Transistoren des anderen Differentialpaares in einen Ein-Zustand versetzen, an einem Paar von Eingängen des anderen Differentialpaares.
  • Die US 2015 / 0 288 336 A1 offenbart Geräte und Verfahren für mehrkanalige Autozero-und Chopper-Verstärker. In bestimmten Konfigurationen enthält ein Verstärker mindestens drei Kanäle, die unter Verwendung mehrerer Phasen arbeiten, einschließlich mindestens einer nicht-invertierenden Chopper-Phase, einer invertierenden Chopper-Phase und einer Autozero-Phase. Der Verstärker enthält außerdem eine Autozero- und Chopping-Zeitsteuerungsschaltung, die die Phasen der Kanäle zumindest teilweise verschachtelt oder zeitlich versetzt. Beispielsweise arbeiten in bestimmten Konfigurationen, wenn einer oder mehrere der Kanäle zu einem bestimmten Zeitpunkt automatisch nullgestellt werden, zumindest einige der übrigen Kanäle in der nichtinvertierenden Chopper-Phase oder der invertierenden Chopper-Phase.
  • KURZE DARSTELLUNG DER OFFENBARUNG
  • Die Erfinder der vorliegenden Erfindung haben unter anderem eine Notwendigkeit für eine Verstärkerschaltung mit einer reduzierten oder aufgehobenen Offset-Spannung erkannt. Die Verstärkerschaltung enthält ein Paar von Differentialeingangsstufen, die an eine Ausgangsstufe gekoppelt sind, wobei sowohl eine gewählte Eingangsstufe als auch eine ungewählte Eingangsstufe mit einem eines Differentialeingangssignals oder einer Gleichtaktspannung aktiv sind. Ein Schaltnetzwerk koppelt ein erstes Differentialeingangssignal an eine erste Differentialeingangsstufe und eine Gleichtaktspannung an eine zweite Differentialeingangsstufe, wenn ein Verstärkereingangssignal unter einem Schwellwert liegt. Ein zweites Differentialeingangssignal ist vollständig aus der Verstärkersignalkette entfernt, wenn das erste Differentialeingangssignal an den Verstärkereingang gekoppelt ist. Der Schaltkreis koppelt auch das zweite Differentialeingangssignal an die zweite Differentialeingangsstufe, wenn das Verstärkereingangssignal über dem Schwellwert liegt. Das erste Differentialeingangssignal ist vollständig aus der Verstärkerkette entfernt, wenn das zweite Differentialeingangssignal an den Verstärkereingang gekoppelt ist. Somit bleibt ein etwaiger restlicher Spannungsoffset über dem ganzen Eingangsspannungsbereich einigermaßen konstant und in der restlichen Offset-Spannung treten keine Spannungsspitzen auf.
  • Ein Beispiel enthält eine Verstärkerschaltung nach Anspruch 1.
  • Ein weiteres Beispiel enthält eine Verstärkerschaltung nach Anspruch 13.
  • Noch ein weiteres Beispiel enthält ein Verfahren nach Anspruch 17.
  • Dieser Abschnitt soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung vermitteln. Er soll keine ausschließliche oder erschöpfende Erläuterung der Erfindung liefern. Die detaillierte Beschreibung ist enthalten, um weitere Informationen bereitzustellen.
  • Figurenliste
  • In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Zahlen in verschiedenen Ansichten ähnliche Komponenten beschreiben. Gleiche Zahlen mit unterschiedlichen Buchstabensuffixen können verschiedene Instanzen von ähnlichen Komponenten darstellen. Die Zeichnungen veranschaulichen allgemein beispielhaft, aber nicht als Beschränkung, verschiedene, in dem vorliegenden Dokument erörterte Ausführungsformen.
    • 1 ist ein Blockdiagramm einer Verstärkerschaltung, wie etwa gemäß verschiedenen Ausführungsformen.
    • 2 ist eine graphische Darstellung einer Verstärker-Offset-Spannungsvariation mit einer eingegebenen Gleichtaktspannung, wie etwa gemäß der Ausführungsform von 1.
    • 3 ist eine graphische Darstellung einer restlichen Verstärker-Offset-Spannung, wie etwa gemäß der Ausführungsform von 1 und 2.
    • 4 ist ein Blockdiagramm eines Beispiels einer Verstärkerschaltung mit Chopper-Schaltungen für die Aufhebung der Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen.
    • 5A, 5B sind ein Schemadiagramm einer beispielhaften Verstärkerschaltung mit und ohne Chopper-Schaltungen für eine Aufhebung der Offset-Spannung, wie etwa gemäß der Ausführungsform von 4.
    • 6 ist ein Blockdiagramm eines weiteren Beispiels einer Verstärkerschaltung mit Chopper-Schaltungen für die Aufhebung der Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen.
    • 7 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung mit Chopper-Schaltungen für eine Aufhebung der Offset-Spannung, wie etwa gemäß der Ausführungsform von 6.
    • 8A-8D veranschaulichen graphische Darstellungen von Vergleichen von Simulationsergebnissen für eine Offset-Stufenspannung für eine herkömmliche Verstärkerschaltung gegenüber einer Offset-Stufenspannung von verschiedenen Ausführungsformen.
    • 9 ist ein Blockdiagramm einer Auto-Zero-Schaltung, wie etwa gemäß verschiedenen Ausführungsformen.
    • 10 sind graphische Darstellungen des Auto-Zero-Betriebs, wie etwa gemäß verschiedenen Ausführungsformen.
    • 11 ist ein Flussdiagramm eines Verfahrens für eine Aufhebung der Verstärker-Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen.
    • 12 ist ein Blockdiagramm einer weiteren Auto-Zero-Schaltung, wie etwa gemäß verschiedenen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Einige Verstärkeranwendungen (z.B. Operationsverstärker, Analog-DigitalWandler(ADW)-Abtast- und -Halte-Schaltung) erfordern möglicherweise, dass die Verstärkerschaltung damit arbeitet, dass ihre Eingänge sehr nahe bei oder sogar jenseits der beiden Spannungsversorgungen des Verstärkers liegen. Eine derartige Verstärkerschaltung kann in der Technik so bezeichnet werden, dass sie einen Rail-to-Rail-Eingangsspannungsbereich aufweist. Diese Verstärker besitzen im Allgemeinen zwei Differentialeingangspaare. Die Transistoren in einem der Differentialpaare sind vom Typ her zu den Transistoren in dem anderen Paar komplementär. Ein Blockdiagramm einer Verstärkerschaltung ist in der nachfolgend beschriebenen 1 bereitgestellt.
  • Rail-to-Rail-Verstärkerschaltungen können während des Betriebs infolge von inhärenten Fehlanpassungen von Komponenten während der Fabrikation eine Offset-Spannung generieren. In solchen Schaltungen ist eines der beiden Differentialeingangspaare inaktiv und/oder nicht an die Stromspiegelstufe gekoppelt, während sich die Eingangsspannung in einem gewissen Spannungsbereich befindet und das andere Differentialeingangspaar aktiv ist. Die Offset-Spannung eines derartigen Verstärkers ist in 2 gezeigt. Diese Art von Offset, die mit der Eingangsspannung nichtlinear variiert, führt zur Nichtlinearität der Ausgangsspannung. Diese Offset-Spannungen können unter Verwendung von Zerhacken oder von Auto-Zero nicht vollständig entfernt werden. Eine Chopper-Funktion erfordert typischerweise, dass die Offset-Spannung während beider Phasen des Chopper-Schaltungsbetriebs stabil ist. Während eine Chopper-Stabilisierung in Verstärkerschaltungen mit einem einzelnen Differentialeingangspaar gut funktioniert, können Probleme beim Zerhacken einer Verstärkerschaltung mit zwei Differentialeingangspaaren auftreten. Das restliche Offset nach dem Zerhacken eines derartigen Verstärkers ist in 3 gezeigt.
  • 1 ist ein Blockdiagramm einer Verstärkerschaltung, wie etwa gemäß verschiedenen Ausführungsformen. Die Verstärkerschaltung enthält eine n-Metalloxidhalbleiter(NMOS)-Eingangsstufe 101, eine p-MOS(PMOS)-Eingangsstufe 102, eine Kaskodenstromspiegelstufe 104 und eine Verstärkerausgangsstufe 105. Ein derartiger Verstärker kann in einer ADW-Abtast- und -Halteschaltung sowie bei anderen Verwendungen verwendet werden.
  • Die NMOS-Eingangsstufe 101 und die PMOS-Eingangsstufe 102 sind an Differentialeingangsspannungen Vinp (d.h. positive Eingangsspannung) und Vinm (d.h. negative Eingangsspannung) gekoppelt, die auch als invertierende und nicht invertierende Eingangssignale bezeichnet werden können. Der Ausgang der Stromspiegelstufe 104 wird in die Verstärkerausgangsstufe 105 eingegeben. Die Verstärkerausgangsstufe 105 generiert die verstärkte Ausgangsspannung Vout auf Basis der Differentialeingangsspannungen Vinp und Vinm und der Rückkopplungskonfiguration.
  • Im Betrieb enthält die Verstärkerschaltung eine Versorgungsspannung über eine obere Spannungsschiene Vcc (z.B. 5V) und eine untere Spannungsschiene (z.B. GND). Eine Differentialspannung (z.B. Vinp, Vinm) wird in die NMOS- und PMOS-Eingangsstufen 101, 102 eingegeben. Die PMOS-Eingangsstufe 102 ist während eines unteren Teils des Eingangsspannungsbereichs aktiv.
  • Die NMOS-Eingangsstufe 101 ist während des oberen Teils des Eingangsspannungsbereichs aktiv. Ein Beispiel für diesen Betrieb ist in 2 dargestellt.
  • 2 ist eine graphische Darstellung einer Verstärker-Offset-Spannungsvariation mit einer eingegebenen Gleichtaktspannung, wie etwa gemäß verschiedenen Ausführungsformen. Die Eingangsspannung Vinput ist entlang der x-Achse in Volt aufgetragen, und die Ausgangsspannung ist entlang der y-Achse in Millivolt (mV) aufgetragen.
  • Die graphische Darstellung zeigt die verschiedenen Arbeitsgebiete der Verstärkerschaltungskomponenten. Beispielsweise ist für einen unteren Eingangsspannungsbereich 201 (z.B. 0 bis 0,4 V) nur die PMOS-Eingangsstufe 102 von 1 aktiv. Für einen höheren Eingangsspannungsbereich 202 (z.B. 2,8 V bis 3,2 V) ist nur die NMOS-Eingangsstufe 101 von 1 aktiv. Die Mitte der graphischen Darstellung 213 zeigt die Ausgangsspannung, wo sowohl die NMOS-Eingangsstufe 101 als auch die PMOS-Eingangsstufe 102 aktiv sind.
  • Zwischen dem unteren Spannungsbereich 201 und dem Mittelbereich 213 befindet sich eine Übergangsspannung 210, die von dem unteren Spannungsbereich 201 zum Mittelbereich 213 zunimmt. Zwischen dem Mittelbereich 213 und dem höheren Eingangsspannungsbereich 202 befindet sich eine Übergangsspannung 211, die von dem Mittelbereich 213 zu dem höheren Bereich 202 zunimmt. Diese Nichtlinearität der Offset-Spannung führt zu der Nichtlinearität der Verstärkerausgangsspannung. Das Zerhacken eines derartigen Verstärkers kann diese Nichtlinearität nicht vollständig entfernen. Die Übergangsspannungen 210, 211 erzeugen restliche Offset-Spannungsspitzen, wie in 3 dargestellt. Das Zerhacken erfordert, dass die Offset-Spannung für die beiden Zerhackphasen konstant bleibt. Dies trifft an den Übergangsgebieten 210 und 211 nicht zu.
  • 3 ist eine graphische Darstellung einer restlichen Verstärker-Offset-Spannung, wie etwa gemäß der Ausführungsform von 1. Die Eingangsspannung Vinput ist entlang der x-Achse in Volt aufgetragen, und die restliche Offset-Spannung ist entlang der y-Achse in Mikrovolt (µV) aufgetragen.
  • Diese graphische Darstellung veranschaulicht die Spannungsspitzen 301, 302, die während den Spannungsübergängen 210, 211 von 2 auftreten. Somit können die offenbarten Ausführungsformen zum Reduzieren oder Eliminieren dieser Spannungsspitzen verwendet werden, um eine relativ konstante Offset-Spannung von der Verstärkerschaltung aufrechtzuerhalten.
  • Der Fehlanpassungsstrom der Schaltung von 1 kann durch ΔIPMOS = ΔIP + ΔIM dargestellt werden, wenn die PMOS-Stufe 102 aktiv ist, und ΔINMOS = ΔIN + ΔIM, wenn die NMOS-Stufe 101 aktiv ist, wobei ΔIP den Fehlanpassungsstrom zwischen den beiden Schenkeln der PMOS-Differentialeingangsstufe 102 darstellt, ΔIN den Fehlanpassungsstrom zwischen den beiden Schenkeln der NMOS-Differentialeingangsstufe 101 darstellt und ΔIM die Fehlanpassung der Stromspiegelstufe 104 darstellt. Somit kann die eingegebene referierte Offset-Spannung, die induziert wird, wenn die PMOS-Eingangsstufe aktiv ist, durch V o s p = Δ I p m o s g m p
    Figure DE102018100248B4_0001
      
    Figure DE102018100248B4_0002
    dargestellt werden, und die Offset-Spannung, die induziert wird, wenn die NMOSgmp Eingangsstufe 101 aktiv ist, kann durch V o s n = Δ I n m o s g m n
    Figure DE102018100248B4_0003
    dargestellt werden, wobei gmn die Transkonduktanz des Eingangspaars der NMOS-Eingangsstufe 102 ist und gmp die Transkonduktanz des Eingangspaars der PMOS-Eingangsstufe 101 ist.
  • Die Ausführungsformen der 4-7 liefern eine stabilere Offset-Spannung. Durch Verbinden beider Differentialeingangspaare mit dem Stromspiegel während des Betriebs und Schalten einer Referenzspannung zu dem Eingang des Differentialeingangspaars, während das andere Differentialeingangspaar an die Differentialeingangsspannung gekoppelt ist, können beide Eingangsstufen ohne Schalten aktiv und direkt mit der Stromspiegelstufe verbunden bleiben. Die Stromspiegelstufe ist ebenfalls ohne Schalten direkt mit der Ausgangsstufe verbunden. Der Fehlanpassungsstrom bleibt der gleiche ungeachtet dessen, welches Eingangspaar gewählt ist. Dies kann als ΔI=ΔIP + ΔIM + Δ IN ausgedrückt werden. Der eingegebene referierte Offset, wenn das PMOS-Eingangspaar aktiv ist, kann als Vosp = Δ I g m p
    Figure DE102018100248B4_0004
    ausgedrückt werden, und das Gleiche, wenn das NMOS-Eingangspaar aktiv ist, kann als Vosn = Δ I g m n
    Figure DE102018100248B4_0005
    ausgedrückt werden. Die Differenz bei diesen beiden Offsets beträgt Δ I = ( g m n − g m p g m p ∗ g m n ) .
    Figure DE102018100248B4_0006
    Diese Größe ist viel kleiner als die in 2 gesehenen Offset-Stufen. Dies ist der Fall, weil bei einem traditionellen Rail-zu-Rail-Verstärker die Differenz im Offset (ΔIN+ ΔIM)/gmn - (ΔIP+ ΔIM)/gmp . ΔIP und ΔIN unabhängige Größen sind und entgegengesetzte Vorzeichen haben können. Dies bewirkt, dass die Offset-Differenz groß ist.
  • 4 ist ein Blockdiagramm eines Beispiels einer Verstärkerschaltung mit Zerhackschaltungen für die Aufhebung der Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen. Die Schaltungen enthalten ein Schaltnetzwerk, aufweisend vier Multiplexer 430-433, Chopper-Schaltungen 410, 411, 414, 415 (z.B. Chopper-Funktion), komplementäre Differentialeingangsverstärkerstufen 412, 413, eine Ausgangsstufe 416 und eine Vergleicherschaltung 401 aufweisend einen Vergleicher 419, einen Zwischenspeicher oder Flipflop (z.B. D-Flipflop) 418 und einen Inverter 420.
  • Das Schaltnetzwerk 400 ist an Eingangssignalknoten und einen Referenzsignalknoten gekoppelt. Beispielsweise stellt Vinp einen positiven Eingangsspannungsknoten dar, und Vinm stellt einen negativen Eingangsspannungsknoten dar. Der Referenzsignalknoten Vref kann eine beliebige Spannung sein, wobei sowohl das PMOS- als auch das NMOS-Paar vollständig eingeschaltet sind. Vref kann Vinp, Vinm, oder Voutp betragen.
  • Jeder Schaltnetzwerk-Multiplexer 430-433 besitzt einen an den Referenzsignalknoten gekoppelten Eingang und einen an einen der Eingangssignalknoten gekoppelten anderen Eingang (z.B. Vinp, Vinm). Beispielsweise besitzt der erste Multiplexer 430 an den Vinp-Knoten und den Vref-Knoten gekoppelte Eingänge. Der zweite Multiplexer 431 besitzt an den Vinm-Knoten und den Vref-Knoten gekoppelte Eingänge. Der dritte Multiplexer 432 besitzt an den Vinp-Knoten und den Vref-Knoten gekoppelte Eingänge. Der vierte Multiplexer 433 besitzt an den Vinm-Knoten und den Vref-Knoten gekoppelte Eingänge.
  • Jeder der Multiplexer 430-433 besitzt einen Schaltsteuereingang, der an eines eines Schaltwahlsignals SEL oder SELB gekoppelt ist. Wie hiernach unter Bezugnahme auf die Vergleicherschaltung 401 beschrieben, befindet sich, wenn sich das Schaltwahlsignal SEL in einem ersten Zustand befindet, das Schaltwahlsignal SELB in einem zweiten Zustand, der dem ersten Zustand entgegengesetzt ist. Wenn beispielsweise SEL ein logisches L ist, ist SELB ein logisches H. Die Schaltwahlsignale können dann zum Schalten zwischen einem der an den Eingängen des jeweiligen Multiplexers 430-433 vorliegenden beiden Signale verwendet werden.
  • Jeder Multiplexer weist einen jeweiligen Ausgang auf, der an einen Eingang einer Eingangszerhackschaltung 410, 411 gekoppelt ist. Beispielsweise sind die jeweiligen Ausgänge der Multiplexer 430, 431 an Eingänge einer ersten Eingangszerhackschaltung 410 gekoppelt. Die jeweiligen Ausgänge der Multiplexer 432, 433 sind an Eingänge einer zweiten Eingangszerhackschaltung 411 gekoppelt. Wie hiernach beschrieben, sind diese Eingänge Differentialeingänge. Die Eingangszerhackschaltungen 410, 411 zerhacken die Offset-Spannung von den durch das Schaltnetzwerk 400 geschalteten Eingangssignalen (z.B. Vinp, Vinm), bevor diese Signale ihren jeweiligen Differentialeingangsstufen 412, 413 zugeführt werden.
  • Die Ausgänge der Eingangszerhackschaltungen 410, 411 werden in jeweilige Differentialeingangsstufen 412, 413 eingegeben. Beispielsweise sind die Differentialausgänge der ersten Zerhackschaltung 410 an die Eingänge einer ersten Differentialeingangsstufe 412 gekoppelt. Die Differentialausgänge der zweiten Zerhackschaltung 411 sind an die Eingänge einer zweiten Differentialeingangsstufe 413 gekoppelt. Bei einer Ausführungsform ist die erste Differentialeingangsstufe 412 eine PMOS/PNP-Eingangsstufe 412 und die zweite Differentialeingangsstufe 413 ist eine NMOS/NPN-Eingangsstufe 413.
  • Ausgänge der ersten und zweiten Differentialeingangsstufe 412, 413 werden jeweils in Ausgangszerhackschaltungen 414, 415 eingegeben. Die Ausgänge der Ausgangszerhackschaltungen 414, 415 werden in die Ausgangsstufe 416 eingegeben. Die Ausgangsstufe ist an den Ausgangssignalknoten Voutp gekoppelt.
  • Die Vergleicherschaltung 401 enthält einen an einen der Eingangssignalknoten (z.B. Vinp) und ein Vthres-Signal gekoppelten Vergleicher 419. Vthres stellt eine Schwellwertspannung Vthres dar, die separat generiert werden kann und gleich Vref sein kann, die eine Referenzspannung liefert, mit der die Eingangssignalspannung verglichen wird. Der Vergleicher 419 kann eine Hysterese besitzen. Der Ausgang des Vergleichers 419 ist an einen Zwischenspeicher oder einen Flipflop 418 (z.B. D-Flipflop) gekoppelt, der das SEL-Wahlsignal ausgibt. Der Zwischenspeicher 418 ist an einen Inverter 420 gekoppelt, der das SELB-Wahlsignal mit dem entgegengesetzten Zustand liefert.
  • Im Betrieb werden das Referenzsignal und die Differentialeingangssignale Vinp und Vinm an die Eingangsknoten des Schaltnetzwerks 400 angelegt. Eines der Eingangssignale (z.B. Vinp) wird an den Eingang des Vergleichers angelegt, der das Eingangssignal mit der Schwellwertspannung Vthres vergleicht. Falls Vinp unter Vthres liegt, gibt der Vergleicher ein L-Signal aus, das durch den Takt COMP im Zwischenspeicher 418 zwischengespeichert wird. Somit geht das Wahlsignal SEL zu einem L-Signal über, und das Wahlsignal SELB geht zu einem H-Signal über. Das L-Wahlsignal SEL wählt den „0“-Eingang der Multiplexer 430, 431, so dass der Ausgang der Multiplexer 430, 431 die Differentialspannungen Vinp und Vinm ist. Das H-Wahlsignal SELB wählt die „1“-Eingänge der Multiplexer 432, 433, so dass der Ausgang der Multiplexer 432, 433 die Referenzspannung Vref ist. Somit sind die Eingänge zu der Eingangszerhackschaltung 410 und ihrer jeweiligen Eingangsstufe 412 (z.B. PMOS/PNP-Eingangsstufe) die Differentialspannungen Vinp und Vinm. Der Eingang zu der Eingangszerhackschaltung 411 und ihrer jeweiligen Eingangsstufe 413 (z.B. NMOS/NPN-Eingangsstufe) ist die Referenzspannung. Während die PMOS/PNP-Eingangsstufe der Schaltung an ein Eingangssignal zur Verstärkung gekoppelt ist, ist die NMOS/NPN-Eingangsstufe somit immer noch betriebsbereit mit der Referenzspannung.
  • Falls umgekehrt Vinp über Vctrl liegt, gibt der Vergleicher ein H-Signal aus, das durch den Takt COMP in dem Zwischenspeicher 418 zwischengespeichert wird. Somit geht das Wahlsignal SEL zu einem H-Signal über, und das Wahlsignal SELB geht zu einem L-Signal über. Das H-Wahlsignal SEL wählt den „1“-Eingang der Multiplexer 430, 431, so dass der Ausgang der Multiplexer 430, 431 die Referenzspannung Vref ist. Das L-Wahlsignal SELB wählt die „0“-Eingänge der Multiplexer 432, 433, so dass der Ausgang der Multiplexer 432, 433 die Differentialspannungen Vinp und Vinm ist. Somit sind die Eingänge zu der Eingangszerhackschaltung 410 und ihrer jeweiligen Eingangsstufe 412 (z.B. PMOS/PNP-Eingangsstufe) die Referenzspannung. Der Eingang zu der Eingangszerhackschaltung 411 und ihrer jeweiligen Eingangsstufe 413 (z.B. NMOS/NPN-Eingangsstufe) ist die Differentialspannungen Vinp und Vinm. Während die NMOS/NPN-Eingangsstufe 413 der Schaltung an ein Eingangssignal zur Verstärkung gekoppelt ist, ist die PMOS/PNP-Eingangsstufe 412 somit immer noch betriebsbereit mit der Referenzspannung.
  • Die Eingangsstufen 412, 413 schicken ihre jeweiligen Signale in Ausgangszerhackschaltungen 414, 415. Die Ausgänge der Ausgangszerhackschaltungen 414, 415 werden dann in die Verstärkerausgangsstufe 416 eingegeben, um die Ausgangsspannungen Voutp zu generieren.
  • 5A ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung mit Zerhackschaltungen für die Aufhebung der Offset-Spannung, wie etwa gemäß der Ausführungsform von 4. 5B ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung ohne Zerhackschaltungen für eine Aufhebung der Offset-Spannung, wie etwa gemäß der Ausführungsform von 4. Diese Schemadiagramme dienen nur dem Zweck der Veranschaulichung, da andere Schaltungen zum Implementieren des Blockdiagramms von 4 verwendet werden können.
  • Die Schaltung von 5A enthält das Schaltnetzwerk 400, die Vergleicherschaltung 401 mit den Eingangszerhackschaltungen 410, 411, die NMOS-Eingangsstufe 413, die PMOS-Eingangsstufe 412, eine Kaskodenstromspiegelstufe 500, die Ausgangszerhackschaltungen 414, 415 und die Ausgangsstufe 416.
  • Das Schaltnetzwerk 400 ist an die Eingangszerhackschaltungen 410, 411 gekoppelt. Eine Eingangszerhackschaltung 410 ist an die NMOS-Eingangsstufe 413 gekoppelt. Die andere Eingangszerhackschaltung 411 ist an die PMOS-Eingangsstufe 412 gekoppelt.
  • Die NMOS-Eingangsstufe 413 und die PMOS-Eingangsstufe 412 enthalten jeweils ein jeweiliges Paar von Differentialeingangstransistoren 510, 511 und 520, 521. Das NMOS-Eingangsstufen-Differentialtransistorpaar 510, 511 ist in einer Ausführungsform NMOS-Transistoren. Das PMOS-Eingangsstufen-Differentialtransistorpaar 520, 521 ist PMOS-Transistoren.
  • Die Stromspiegelstufe 500 ist eine Schaltung, die ausgelegt ist zum Kopieren eines Stroms durch eine aktive Einrichtung durch Steuern des Stroms in einer anderen aktiven Einrichtung einer Schaltung, wodurch der Ausgangsstrom ungeachtet der Belastung konstant gehalten wird. Die Transistoren dieser Stufe 500 sind kaskodiert, insofern sie einen zweistufigen Verstärker mit einer gemeinsamen Source-Stufe aufweisen, die in eine gemeinsame Gate-Stufe einspeist. Somit steuert die Stromspiegelstufe 500 den Strom entweder von der NMOS-Eingangsstufe 413 oder der PMOS-Eingangsstufe 42, um den Strom in der anderen Stufe konstant zu halten.
  • Die Stromspiegelstufe 500 ist an die Ausgangszerhackschaltungen 414, 415 gekoppelt, die das Spannungs-Offset von den Verstärkereingangsstufen 412, 413 entfernen.
  • Die Ausgänge der Ausgangszerhackschaltungen 414, 415 werden in die Ausgangsverstärkerstufe 416 geschickt. Diese Stufe 416 generiert die durch Voutp dargestellten Ausgangsspannungssignale. Die Rückkopplung bestimmt die Skalierung zwischen Voutp und Vinp.
  • Die Schaltung von 5B ist im Wesentlichen die gleiche wie die von 5A, außer dass die Zerhackschaltungen 410, 411, 414, 415 nicht in der Schaltung von 5B hinzugefügt worden sind. Somit ist die Beschreibung von 5B im Wesentlichen die gleiche wie die Beschreibung des Schemadiagramms von 5A unter Ausschluss der Zerhackschaltungen 410, 411, 414, 415.
  • 6 ist ein Blockdiagramm eines weiteren Beispiels einer Verstärkerschaltung mit Zerhackschaltungen für die Aufhebung der Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen. Diese Ausführungsform differiert von der Ausführungsform von 4 und 5 dadurch, dass die Eingangszerhackschaltungen 610, 611 vor das Schaltnetzwerk 600 bewegt worden sind.
  • Die Schaltungen enthalten ein Schaltnetzwerk 600, aufweisend vier Multiplexer 630-633, Chopper-Schaltungen 610, 611, 614, 615 (z.B. Chopper-Funktion), komplementäre Differentialeingangsverstärkerstufen 612, 613, eine Ausgangsstufe 616 und eine Vergleicherschaltung 601 aufweisend einen Vergleicher 619, einen Zwischenspeicher (z.B. D-Flipflop) 618 und einen Inverter 620.
  • Die durch Vinp und Vinm dargestellten Differentialeingangssignale werden in die Eingangszerhackschaltungen 610, 611 eingegeben. Die Eingangszerhackschaltungen 610, 611 zerhacken ein beliebiges Spannungs-Offset von den Eingangssignalen (z.B. Vinp, Vinm), bevor diese Signale in ihre jeweiligen Multiplexer 630-633 geschickt werden.
  • Das Schaltnetzwerk 600 ist so an die Eingangszerhackschaltungen 610, 611 gekoppelt, dass die von den Zerhackschaltungen 610, 611 ausgegebenen Differentialeingangssignale in die Multiplexer 630-633 eingegeben werden. Der durch Vref dargestellte Referenzsignalknoten ist an den gleichen entsprechenden Eingang jedes Multiplexers 630-633 gekoppelt (z.B. Eingang<1>). Das Referenzsignal kann eine beliebige Spannung sein, wo beide PMOS- und NMOS-Paare vollständig eingeschaltet sind. Jeder Schaltnetzwerkmultiplexer 630-633 besitzt einen jeweiligen entsprechenden Eingang (z.B. Eingang <0>), der an einen der Eingangssignalknoten (z.B. Vinp, Vinm) gekoppelt ist. Auf Basis der Zerhackphase wird der Eingang <0> von 630 entweder mit Vinp oder Vinm verbunden. In einer Zerhackphase wird er mit Vinp verbunden, und in der anderen Zerhackphase wird er mit Vinm verbunden. Ähnliches gilt für die anderen Multiplexer.
  • Jeder der Multiplexer 630-633 besitzt einen Schaltsteuereingang, der an eines eines Schaltwahlsignals SEL oder SELB gekoppelt ist. Wenn das Schaltwahlsignal SEL sich in einem ersten Zustand befindet, befindet sich das Schaltwahlsignal SELB in einem zweiten Zustand, der dem ersten Zustand entgegengesetzt ist. Wenn beispielsweise SEL ein logisches L ist, ist SELB ein logisches H. Die Schaltwahlsignale können dann zum Schalten zwischen eines der beiden Signale verwendet werden, die an den Eingängen des jeweiligen Multiplexers 630-633 anliegen.
  • Jeder Multiplexer 630-633 weist einen jeweiligen Ausgang auf, der an einen Eingang seiner jeweiligen Eingangsverstärkerstufe 612, 613 gekoppelt ist. Beispielsweise sind die jeweiligen Ausgänge der Multiplexer 630, 631 an Eingänge der ersten Eingangsverstärkerstufe 612 gekoppelt. Die jeweiligen Ausgänge der Multiplexer 632, 633 sind an Eingänge der zweiten Eingangsverstärkerstufe 613 gekoppelt. Bei einer Ausführungsform ist die erste Differentialeingangsstufe 612 eine PMOS/PNP-Eingangsstufe 612, und die zweite Differentialeingangsstufe 613 ist eine NMOS/NPN-Eingangsstufe 613.
  • Ausgänge der ersten und zweiten Differentialeingangsstufe 612, 613 werden jeweils in Ausgangszerhackschaltungen 614, 615 eingegeben. Die Ausgänge der Ausgangszerhackschaltungen 614, 615 werden in die Ausgangsstufe 616 eingegeben. Die Ausgangsstufe ist an Ausgangssignalknoten Voutp gekoppelt.
  • Die Vergleicherschaltung 601 enthält einen Vergleicher 619, der an einen der Eingangssignalknoten (z.B. Vinp) und ein Vthres-Signal gekoppelt ist. Vthres stellt eine Schwellwertspannung dar, mit der die Eingangssignalspannung verglichen wird. Der Vergleicher 619 kann eine Hysterese besitzen. Der Ausgang des Vergleichers 619 ist an einen Zwischenspeicher oder einen Flipflop 618 (z.B. D-Flipflop) gekoppelt, der das SEL-Wahlsignal ausgibt. Der Zwischenspeicher 618 ist an einen Inverter 620 gekoppelt, der das SELB-Wahlsignal mit dem entgegengesetzten Zustand liefert.
  • Im Betrieb werden das Referenzsignal und die Differentialeingangssignale Vinp und Vinm, an die Eingangsknoten des Schaltnetzwerks 600 angelegt. Eines der Eingangssignale (z.B. Vinp) wird an den Eingang des Vergleichers angelegt, der das Eingangssignal mit der Schwellwertspannung Vthres vergleicht. Falls Vinp unter Vthres liegt, gibt der Vergleicher ein L-Signal aus, das durch den Takt COMP im Zwischenspeicher 618 zwischengespeichert wird. Somit geht das Wahlsignal SEL zu einem L-Signal über, und das Wahlsignal SELB geht zu einem H-Signal über. Das L-Wahlsignal SEL wählt den „0“-Eingang der Multiplexer 630, 631, so dass der Ausgang der Multiplexer 630, 631 die Differentialspannungen Vinp und Vinm ist. Das H-Wahlsignal SELB wählt die entsprechenden „1"-Eingänge der Multiplexer 632, 633, so dass der Ausgang der Multiplexer 632, 633 die Referenzspannung Vref ist. Somit sind die Eingänge zu der Eingangszerhackschaltung 610 und ihrer jeweiligen Eingangsstufe 612 (z.B. PMOS/PNP-Eingangsstufe) die Differentialspannungen Vinp und Vinm. Der Eingang zu der Eingangszerhackschaltung 611 und ihrer jeweiligen Eingangsstufe 613 (z.B. NMOS/NPN-Eingangsstufe) ist die Referenzspannung. Während die PMOS-Eingangsstufe der Schaltung an ein Eingangssignal zur Verstärkung gekoppelt ist, ist die NMOS-Eingangsstufe somit immer noch betriebsbereit mit der Referenzspannung.
  • Falls umgekehrt Vinp über Vthres liegt, gibt der Vergleicher ein H-Signal aus, das durch den Takt COMP in dem Zwischenspeicher 618 zwischengespeichert wird. Somit geht das Wahlsignal SEL zu einem H-Signal über, und das Wahlsignal SELB geht zu einem L-Signal über. Das H-Wahlsignal SEL wählt den „1“-Eingang der Multiplexer 630, 631, so dass der Ausgang der Multiplexer 630, 631 die Referenzspannung Vref ist. Das L-Wahlsignal SELB wählt die „0“-Eingänge der Multiplexer 632, 633, so dass der Ausgang der Multiplexer 632, 633 die Differentialspannungen Vinp und Vinm ist. Somit sind die Eingänge zu der Eingangszerhackschaltung 610 und ihrer jeweiligen Eingangsstufe 612 (z.B. PMOS/PNP-Eingangsstufe) die Referenzspannung. Der Eingang zu der Eingangszerhackschaltung 611 und ihrer jeweiligen Eingangsstufe 613 (z.B. NMOS/NPN-Eingangsstufe) ist die Differentialspannungen Vinp und Vinm. Während die NMOS-Eingangsstufe 613 der Schaltung an ein Eingangssignal zur Verstärkung gekoppelt ist, ist die PMOS-Eingangsstufe 612 somit immer noch betriebsbereit mit der Referenzspannung.
  • Die Eingangsstufen 612, 613 schicken ihre jeweiligen Signale in Ausgangszerhackschaltungen 614, 615. Die Ausgänge der Ausgangszerhackschaltungen 614, 615 werden dann in die Verstärkerausgangsstufe 616 eingegeben, um die Ausgangsdifferentialspannungen Voutp zu generieren.
  • 7 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung mit Zerhackschaltungen für Aufhebung der Offset-Spannung, wie etwa gemäß der Ausführungsform von 6. Dieses Schemadiagramm dient nur dem Zweck der Veranschaulichung, da andere Schaltungen verwendet werden können, um das Blockdiagramm von 6 zu implementieren.
  • Die Schaltung von 7 enthält das Schaltnetzwerk 600, die Vergleicherschaltung 601 mit den Eingangszerhackschaltungen 610, 611, die NMOS-Eingangsstufe 613, die PMOS-Eingangsstufe 612, eine Kaskodenstromspiegelstufe 700, die Ausgangszerhackschaltungen 614, 615 und die Ausgangsstufe 616.
  • Die Differentialeingangssignale Vinp und Vinm werden in die Eingangszerhackschaltungen 610, 611 eingegeben. Die Eingangszerhackschaltungen 610, 611 sind an das Schaltnetzwerk 600 gekoppelt. Ein Paar von Multiplexern 630, 631 ist an die NMOS-Eingangsstufe 613 gekoppelt. Das andere Paar von Multiplexern 632, 633 ist an die PMOS-Eingangsstufe 612 gekoppelt.
  • Die NMOS-Eingangsstufe 613 und die PMOS-Eingangsstufe 612 enthalten jeweils ein jeweiliges Paar von Differentialeingangstransistoren 710, 711 und 720, 721. Das NMOS-Eingangsstufen-Differentialtransistorpaar 710, 711 ist in einer Ausführungsform NMOS-Transistoren. Das PMOS-Eingangsstufen-Differentialtransistorpaar 720, 721 ist PMOS-Transistoren.
  • Die Stromspiegelstufe 700 ist eine Schaltung, die ausgelegt ist zum Kopieren eines Stroms durch eine aktive Einrichtung durch Steuern des Stroms in einer anderen aktiven Einrichtung einer Schaltung, wodurch der Ausgangsstrom ungeachtet der Belastung konstant gehalten wird. Die Transistoren dieser Stufe 700 sind kaskodiert, insofern sie einen zweistufigen Verstärker mit einer gemeinsamen Source-Stufe aufweisen, die in eine gemeinsame Gate-Stufe einspeist. Somit steuert die Stromspiegelstufe 700 den Strom entweder von der NMOS-Eingangsstufe 613 oder der PMOS-Eingangsstufe 612, um den Strom in der anderen Stufe konstant zu halten.
  • Die Stromspiegelstufe 700 ist an die Ausgangszerhackschaltungen 614, 615 gekoppelt. Die Ausgänge der Ausgangszerhackschaltungen 614, 615 werden in die Ausgangsverstärkerstufe 616 geschickt. Diese Stufe 616 generiert die durch Voutp dargestellten Ausgangsspannungssignale. Die Rückkopplung bestimmt die Skalierung zwischen Voutp und Vinp.
  • Die Vorzüge der obigen Ausführungsformen können durch Bestimmen der Änderung bei der Amplitude der Chopping-Welligkeit und der Offset-Stufe veranschaulicht werden.
  • Tatsächlich ist die Änderung bei der Amplitude der Chopping-Welligkeit die gleiche wie die Offset-Stufe, die in Verstärkern ohne Zerhacken gesehen wird.
  • 8A-8D veranschaulichen Kurven von Vergleichen von Simulationsergebnissen für eine Offset-Stufenspannung für eine herkömmliche Verstärkerschaltung gegenüber einer Offset-Stufenspannung von verschiedenen Ausführungsformen. Diese graphischen Darstellungen zeigen den restlichen Offset nach dem Zerhacken und die Änderung bei der Amplitude der Chopping-Welligkeit.
  • Die obere Kurve von 8A zeigt die Offset-Stufe in mV über der Eingangsspannung. Dies ist ähnlich der Kurve von 2. Die untere Kurve von 8A zeigt das restliche Offset in µV über der Eingangsspannung nach dem Zerhacken. Dies ist ähnlich der Kurve von 3.
  • Die obere Kurve von 8B zeigt, dass sich die Welligkeitsamplitude aufgrund des Zerhacken nach 50 us von 10 mV, wenn das PMOS-Eingangsdifferentialpaar aktiv ist, zu -10 mV ändert, wenn das NMOS-Eingangsdifferentialpaar aktiv ist. Die untere Kurve von 8B zeigt die verschiedenen Chopping-Phasen relativ zu der oberen Kurve.
  • Die obere Kurve von 8C zeigt die Offset-Stufe des Operationsverstärkers von verschiedenen Ausführungsformen. Es ist ersichtlich, dass das Offset über den ganzen Eingangsbereich hinweg recht konstant ist.
  • Die untere Kurve von 8C zeigt den restlichen Offset nach dem Zerhacken. Es gibt keine Spitzen, wie in der unteren Kurve von 8A zu sehen ist.
  • 8D zeigt, dass die Differenz bei der Amplitude der Chopping-Welligkeit lediglich 400 µV beträgt im Vergleich zu 20 mV, wie in der Kurve von 8B zu sehen ist.
  • Anhand der Kurven der 8A-8D ist ersichtlich, dass bei Ausführungsformen, wo die Eingangsstufen nicht zur gleichen Zeit eingeschaltet sind, die Offset-Spannung bis auf etwa 6 mV ansteigen kann. Bei den Ausführungsformen, bei denen beide Eingangsstufen gleichzeitig eingeschaltet sind, kann die Offset-Spannung etwa 400 µV betragen.
  • Während das Zerhacken das dargestellte Verfahren zum Aufheben der Offset-Spannung der Verstärkerschaltungen der 4-7 ist, kann ein anderes Verfahren das Auto-Zeroing verwenden. Die Ausführungsformen der 9-11 setzen die Eingangsdifferentialspannung von 2 voraus. Das variierende Eingangssignal wird möglicherweise keinem korrekten Auto-Zeroing unterzogen, weil das Auto-Zeroing an einem Punkt einer steigenden Eingangsspannung das Offset an einem anderen Punkt mit einer anderen Eingangsspannung möglicherweise nicht korrekt aufhebt.
  • 9 ist ein Blockdiagramm einer Auto-Zero-Schaltung, wie etwa gemäß verschiedenen Ausführungsformen. Die Schaltung enthält einen Block 912, der die NMOS-Eingangsstufe darstellt, einen Block 913, der die PMOS-Eingangsstufe darstellt, einen Block 917, der die Ausgangsstufe darstellt, mehrere Eingangsschalter 930-939, einen ersten Auto-Zero-Schleifen-Stufen-Block (auto-zero loop first stage block) 916, einen zweiten Auto-Zero-Schleifen-Stufen-Block (auto-zero loop second stage block) 915 und Kapazitäten 960, 962. Die Auto-Zero-Schaltung kann eine Vergleicherschaltung enthalten, die einen Vergleicher 980, einen Zwischenspeicher oder Flipflop (z.B. D-Flipflop) 981 und einen Inverter 982 enthält.
  • Die Schalter 930, 934 koppeln das Vinp-Signal an den NMOS-Eingangsstufenblock 912. Die Schalter 930, 935 koppeln das Vinp-Signal an den PMOS-Eingangsstufenblock 913. Die Schalter 931, 932 koppeln das Vinm-Signal an den NMOS-Eingangsstufenblock 912. Die Schalter 931, 933 koppeln das Vinm-Signal an den PMOS-Eingangsstufenblock 913. Die Schalter 936, 937 koppeln die Referenzspannung Vref an die jeweiligen Eingänge des NMOS-Eingangsstufenblocks 912 und des PMOS-Eingangsstufenblocks 913. Kurzschließende Schalter 938, 939 sind zwischen die Eingänge ihres jeweiligen Eingangsstufenblocks 912, 913 gekoppelt.
  • Die Differentialausgänge des NMOS-Eingangsstufenblocks 912 und des PMOS-Eingangsstufenblocks 913 sind durch Schalter 942, 943 an die Differentialeingänge des Sekundärschleifenblocks 916 und an die Differentialeingänge des Ausgangsstufenblocks 917, der die Voutp-Ausgangsspannung ausgibt, gekoppelt. Die Differentialausgänge der ersten Stufe des Auto-Zero-Schleifenblocks 916 sind an die Eingänge der zweiten Stufe des Auto-Zero-Schleifenblocks 915 durch Schalter 940, 941 gekoppelt. Die Kapazitäten 960, 962 sind an die jeweiligen Eingänge des Auto-Zero-Schleifenblocks 915 gekoppelt. Der Verstärkerblock 916, der Verstärkerblock 915, die koppelnden Schalter 940-943 und die Kapazitäten 960, 962 sind Teil einer Sekundärschleife, die die Auto-Zero-Funktion steuert.
  • Die Vergleicherschaltung enthält den an einen der Eingangssignalknoten (z.B. Vinp) und ein Vthres-Signal gekoppelten Vergleicher 980. Vthres stellt eine Schwellwertspannung Vthres dar, die separat generiert werden kann und gleich Vref sein kann, die eine Referenzspannung liefert, mit der die Eingangssignalspannung verglichen wird. Der Vergleicher 980 kann eine Hysterese besitzen. Der Ausgang des Vergleichers 980 ist an einen Zwischenspeicher oder einen Flipflop 981 (z.B. D-Flipflop) gekoppelt, der das SEL-Wahlsignal ausgibt. Der Zwischenspeicher 981 ist an einen Inverter 982 gekoppelt, der das SELB-Wahlsignal mit dem entgegengesetzten Zustand liefert.
  • Im Betrieb sind während der Auto-Zero-Phase die Schalter 936, 937 geschlossen, so dass Vref an die Eingänge der NMOS- und PMOS-Eingangsstufenblöcke 912, 913 gekoppelt ist. Die kurzschließenden Schalter 938, 939 sind zu diesem Zeitpunkt geschlossen, um die jeweiligen Eingänge dieser Blöcke 912, 913 kurzzuschließen. Die Schalter 940-943 sind geschlossen. Das Offset des Verstärkers versucht, den Differentialausgang der NMOS/PMOS-Stufen in entgegengesetzte Richtungen zu ziehen, doch stellt die Auto-Zero-Schleife durch Injizieren eines ausreichenden Stroms von Block 915 sicher, dass sie nahegebracht werden. In diesem Prozess werden die Kondensatoren 960 und 962 geladen und für die Verfolgungsphase des Verstärkers erhalten.
  • Nachdem sich die Schaltung außerhalb der Auto-Zero-Phase befindet und sich in der Verfolgungsphase befindet, wählt der Vergleicher 980, welches Eingangsdifferentialpaar mit den Eingangsknoten Vinp und Vinm verbunden werden muss. Das ungewählte Differentialpaar bleibt mit der Referenzspannung Vref verbunden. Bewerkstelligt wird dies durch Öffnen nur der entsprechenden kurzschließenden Schalter 936, 937, 938, 939 und Schließen der geeigneten Schalter 930-935. Die Schalter 940, 941 sind offen, so dass die in den Kapazitäten gespeicherte Offset-Spannung nicht abgeändert wird.
  • Somit sind wie in vorausgegangenen Ausführungsformen sowohl die gewählte als auch die ungewählte Eingangsstufe mit entweder der Differentialeingangsspannung (d.h. gewählte Stufe) oder der Referenzspannung (d.h. ungewählte Stufe) aktiv. Das Auto-Zero ist gültig ungeachtet dessen, welches Eingangsdifferentialpaar gewählt wird.
  • 10 sind Kurven des Auto-Zero-Betriebs, wie etwa gemäß verschiedenen Ausführungsformen. Die Kurven besitzen eine Zeit (in Mikrosekunden (µs)) entlang der x-Achse und Volt (V) entlang der y-Achse.
  • Die obere Kurve 1030 zeigt die Zeitsteuerung der Auto-Zero-Phase 1000 und der Verfolgungsphase 1001. Die Kurve 1031 zeigt, dass der Ausgang des Verstärkers während der Auto-Zero-Phase nahe bei Vref 1011 einschwingt. Nachdem die Verfolgungsphase 1001 initiiert ist, verfolgt der Ausgang die Eingangsspannung.
  • Die Kurve 1032 zeigt die Offset-Spannung. Es ist ersichtlich, dass während der Auto-Zero-Phase 1000 ein gewisses Ausmaß an Offset größer als null existiert. Nachdem die Auto-Zero-Phase 1000 vorüber ist und die Verfolgungsphase 1001 initiiert ist, ist die Offset-Spannung sehr nahe bei null Volt gezeigt.
  • Die Kurve 1033 zeigt den Vergleicherausgang, der während der Auto-Zero-Phase 1000 null ist, aber während der Verfolgungsphase 1001 auf eine Spannung zum Wählen des Schalternetzwerks zum Koppeln der Differentialeingangsspannungen entweder an die NMOS-Eingangsstufe oder die PMOS-Eingangsstufe geht.
  • 11 ist ein Flussdiagramm eines Verfahrens für die Aufhebung der Verstärker-Offset-Spannung, wie etwa gemäß verschiedenen Ausführungsformen. In Block 1101 wird eine Differentialspannung zu einer ersten eines Paars von Differentialeingangsstufen geschaltet. In Block 1103 wird eine Referenzspannung zu der Differentialeingangsstufe geschaltet, die nicht an die Differentialspannung gekoppelt ist. Die Referenzspannung wird zu der anderen Eingangsstufe geschaltet, während die Differentialspannung an die erste Differentialeingangsstufe gekoppelt ist. In Block 1105 wird eine Verstärkerausgangsspannung als Reaktion auf die Differentialspannung generiert, das Ausgangssignal besitzt eine Offset-Spannung. In Block 1107 wird die Offset-Spannung entweder durch eine Chopper-Funktion oder eine Auto-Zero-Funktion von der Ausgangsspannung entfernt.
  • 12 ist ein Blockdiagramm einer weiteren Auto-Zero-Schaltung, wie etwa gemäß verschiedenen Ausführungsformen. Die Schaltung enthält einen Block 1212, der die NMOS-Eingangsstufe darstellt, einen Block 1213, der die PMOS-Eingangsstufe darstellt, einen Block 1217, der die Ausgangsstufe darstellt, mehrere Eingangsschalter 1230-939, einen Auto-Zero-Schleifen-Erster-Stufen-Block [Auto-Zero Loop First Stage Block] 1216, einen Auto-Zero-Schleifen-Zweiter-Stufen-Block [Auto-Zero Loop Second Stage Block] 1215 und Kapazitäten 1260, 1262. Die Auto-Zero-Schaltung kann eine Vergleicherschaltung enthalten, die einen Vergleicher 1280, einen Zwischenspeicher oder Flipflop (z.B. D-Flipflop) 1281 und einen Inverter 1282 enthält.
  • Die Schalter 1230, 1234 koppeln das Vinp-Signal an den NMOS-Eingangsstufenblock 1212. Die Schalter 1230, 1235 koppeln das Vinp-Signal an den PMOS-Eingangsstufenblock 1213. Die Schalter 1231, 1232 koppeln das Vinm-Signal an den NMOS-Eingangsstufenblock 1212. Die Schalter 1231, 1233 koppeln das Vinm-Signal an den PMOS-Eingangsstufenblock 1213. Die Schalter 1236, 1237 koppeln die Referenzspannung Vref an die jeweiligen Eingänge des NMOS-Eingangsstufenblocks 1212 und des PMOS-Eingangsstufenblocks 1213. Kurzschließende Schalter 1238, 1239 sind zwischen die Eingänge ihres jeweiligen Eingangsstufenblocks 1212, 1213 gekoppelt.
  • Die Differentialausgänge des NMOS-Eingangsstufenblocks 1212 und PMOS-Eingangsstufenblocks 1213 sind an die Differentialeingänge des Ausgangsstufenblocks 1217 gekoppelt, der die Voutp-Ausgangsspannung ausgibt. Die Ausgangsspannung Voutp und die Referenzspannung Vref sind an die Eingänge der ersten Stufe des Auto-Zero-Schleifenblocks 1216 gekoppelt. Die Differentialausgänge der ersten Stufe des Auto-Zero-Schleifenblocks 1216 sind durch die Schalter 1240, 1241 an die Eingänge der zweiten Stufe des Auto-Zero-Schleifenblocks 1215 gekoppelt. Die Kapazitäten 1260, 1262 sind an die jeweiligen Eingänge des Auto-Zero-Schleifenblocks 1215 gekoppelt. Der Verstärkerblock 1216, der Verstärkerblock 1215 und die Kapazitäten 1260, 1262 sind Teil einer Sekundärschleife, die die Auto-Zero-Funktion steuert.
  • Die Vergleicherschaltung enthält den an einen der Eingangssignalknoten (z.B. Vinp) und ein Vthres-Signal gekoppelten Vergleicher 1280. Vthres stellt eine Schwellwertspannung Vthres dar, die separat generiert werden kann und gleich Vref sein kann, die eine Referenzspannung liefert, mit der die Eingangssignalspannung verglichen wird. Der Vergleicher 1280 kann eine Hysterese besitzen. Der Ausgang des Vergleichers 1280 ist an einen Zwischenspeicher oder einen Flipflop 1281 (z.B. D-Flipflop) gekoppelt, der das SEL-Wahlsignal ausgibt. Der Zwischenspeicher 1281 ist an einen Inverter 1282 gekoppelt, der das SELB-Wahlsignal mit dem entgegengesetzten Zustand liefert.
  • Im Betrieb sind während der Auto-Zero-Phase die Schalter 1236, 1237 geschlossen, so dass Vref an die Eingänge der NMOS- und PMOS-Eingangsstufenblöcke 1212, 1213 gekoppelt ist. Die kurzschließenden Schalter 1238, 1239 sind zu diesem Zeitpunkt geschlossen, um die jeweiligen Eingänge dieser Blöcke 1212, 1213 kurzzuschließen. Das Offset des Verstärkers versucht, den Differentialausgang der NMOS/PMOS-Stufen in entgegengesetzte Richtungen zu ziehen, doch stellt die Auto-Zero-Schleife durch Injizieren eines ausreichenden Stroms von Block 1215 sicher, dass sie nahegebracht werden. In diesem Prozess werden die Kondensatoren 1260 und 1262 geladen und für die Verfolgungsphase des Verstärkers erhalten.
  • Nachdem sich die Schaltung außerhalb der Auto-Zero-Phase befindet und sich in der Verfolgungsphase befindet, wählt der Vergleicher 1280, welches Eingangsdifferentialpaar mit den Eingangsknoten Vinp und Vinm verbunden werden muss. Das ungewählte Differentialpaar bleibt mit der Referenzspannung Vref verbunden. Bewerkstelligt wird dies durch Öffnen nur der entsprechenden kurzschließenden Schalter 1236, 1237, 1238, 1239 und Schließen der geeigneten Schalter 1230-1235. Die Schalter 1240, 1241 sind offen, so dass die in den Kapazitäten gespeicherte Offset-Spannung nicht abgeändert wird.
  • Das Schalten der Differentialspannung beinhaltet das Schalten der Differentialspannung zu einer n-Eingangsstufe des Paars von Differentialeingangsstufen, wenn die Eingangsspannung über der Schwellwertspannung liegt, und das Schalten der Differentialspannung zu einer p-Eingangsstufe des Paars von Differentialeingangsstufen, wenn die Eingangsspannung unter der Schwellwertspannung liegt.
  • Die obige detaillierte Beschreibung enthält Referenzen auf die beiliegenden Zeichnungen, die einen Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hierin auch als „Beispiele“ bezeichnet. Alle Veröffentlichungen, Patente und Patentdokumente, auf die in diesem Dokument Bezug genommen wird, sind in ihrer Gänze hier unter Bezugnahme aufgenommen, als wenn sie individuell durch Bezugnahme aufgenommen wären. Im Fall unstimmiger Verwendungen zwischen diesem Dokument und solchen, durch Bezugnahme so aufgenommenen Dokumenten sollte die Verwendung in der oder den aufgenommenen Referenzen als ergänzend zu der dieses Dokuments angesehen werden; bei unvereinbaren Widersprüchen ist die Verwendung in diesem Dokument beherrschend.
  • In diesem Dokument werden die Ausdrücke „ein/einer/eine“, wie bei Patentdokumenten üblich, so verwendet, dass sie unabhängig von irgendwelchen anderen Instanzen oder Verwendungen von „mindestens ein“ oder „ein oder mehrere“ eines oder mehr als eines beinhalten. In diesem Dokument wird der Ausdruck „oder“ verwendet, um sich auf ein nichtexklusives Oder zu beziehen, so dass „A oder B“ „A, aber nicht B“, „B, aber nicht A“ und „A und B“ beinhaltet, sofern nicht etwas anderes angegeben ist. In den angefügten Ansprüchen werden die Ausdrücke „mit“ und „in denen“ als Äquivalente in einfacher deutscher Sprache der jeweiligen Ausdrücke „aufweisend“ und „wobei“ verwendet. Außerdem sind in den folgenden Ansprüchen die Ausdrücke „mit“ und „aufweisend“ offen, d. h. ein System, eine Einrichtung, ein Artikel oder ein Prozess, das/die/der Elemente zusätzlich zu jenen nach einem derartigen Ausdruck in einem Anspruch aufgeführten enthalten, werden weiterhin so angesehen, dass sie in den Schutzbereich dieses Anspruchs fallen. Zudem werden in den folgenden Ansprüchen die Ausdrücke „erster“, „zweiter“ und „dritter“ usw. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen. Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein.
  • Die obige Beschreibung soll veranschaulichend und nicht restriktiv sein. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können verwendet werden, wie etwa durch einen Durchschnittsfachmann, der sich die obige Beschreibung ansieht. Die Zusammenfassung wird vorgelegt, damit der Leser die Natur der technischen Offenbarung schnell ermitteln kann. Sie wird in dem Verständnis vorgelegt, dass sie nicht zum Auslegen oder Begrenzen des Schutzbereichs oder der Bedeutung der Ansprüche verwendet wird. Außerdem können in der obigen detaillierten Beschreibung verschiedene Merkmale miteinander gruppiert werden, um die Offenbarung zu vereinfachen. Dies sollte nicht so ausgelegt werden, dass damit beabsichtigt ist, dass ein unbeanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann der erfindungsgemäße Gegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Somit werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als eine separate Ausführungsform für sich selbst steht. Der Schutzbereich der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang an Äquivalenten, auf die solche Ansprüche ein Anrecht haben, bestimmt werden.

Claims (21)

  1. Verstärkerschaltung, die eine Ausgangsspannung generiert, die eine relativ konstante Offset-Spannung aufweist, wobei die Verstärkerschaltung Folgendes aufweist: eine erste und eine zweite Differentialeingangsstufe, die an eine Ausgangsstufe gekoppelt sind, um die Ausgangsspannung zu generieren, wobei die erste Differentialeingangsstufe ein Paar von ersten Eingangstransistoren aufweist und die zweite Differentialeingangsstufe ein Paar von zweiten Eingangstransistoren aufweist, wobei die zweiten Eingangstransistoren vom Typ her zu den ersten Eingangstransistoren komplementär sind; und ein Schaltnetzwerk, das ausgebildet ist zum Koppeln eines Differentialeingangssignals an die erste Differentialeingangsstufe und einer Referenzspannung an die zweite Differentialeingangsstufe als Reaktion darauf, dass ein Steuersignal einen ersten Zustand aufweist, und das Schaltnetzwerk weiterhin ausgebildet ist zum Koppeln des Differentialeingangssignals an die zweite Differentialeingangsstufe und der Referenzspannung an die erste Differentialeingangsstufe als Reaktion darauf, dass das Steuersignal einen zweiten Zustand aufweist.
  2. Verstärkerschaltung nach Anspruch 1, weiterhin aufweisend eine Vergleicherschaltung, die an ein Verstärkerschaltungseingangssignal und ein Schwellwertsignal gekoppelt ist, wobei die Vergleicherschaltung ausgebildet ist zum Generieren des Steuersignals als Reaktion auf eine Differenz zwischen dem Verstärkerschaltungseingangssignal und dem Schwellwertsignal.
  3. Verstärkerschaltung nach einem vorhergehenden Anspruch, wobei die Ausgangsspannung eine Differential- oder Eintaktspannung ist und die Referenzspannung das Verstärkerschaltungseingangssignal ist.
  4. Verstärkerschaltung nach einem vorhergehenden Anspruch, wobei das Schaltnetzwerk weiterhin ausgebildet ist zum Schalten eines ersten positiven Eingangssignals zu einem Transistor der ersten Eingangstransistoren und eines ersten negativen Eingangssignals zu einem anderen Transistor der ersten Eingangstransistoren als Reaktion darauf, dass das Steuersignal den ersten Zustand aufweist, und das Schaltnetzwerk weiterhin ausgebildet ist zum Schalten eines zweiten positiven Eingangssignals zu einem Transistor der zweiten Eingangstransistoren und eines zweiten negativen Eingangssignals zu einem anderen der zweiten Eingangstransistoren als Reaktion darauf, dass das Steuersignal den zweiten Zustand aufweist.
  5. Verstärkerschaltung nach einem vorhergehenden Anspruch, weiterhin aufweisend eine Kaskodenstromspiegelstufe, die zwischen die beiden Differentialeingangsstufen und die Ausgangsstufe gekoppelt ist.
  6. Verstärkerschaltung nach Anspruch 5, wobei die beiden Differentialeingangsstufen direkt mit der Kaskodenstromspiegelstufe verbunden sind und die Kaskodenstromspiegelstufe direkt mit der Ausgangsstufe verbunden ist.
  7. Verstärkerschaltung nach einem vorhergehenden Anspruch, weiterhin aufweisend eine Auto-Zero-Funktion oder eine Chopper-Funktion, die ausgebildet ist zum Entfernen der Offset-Spannung.
  8. Verstärkerschaltung nach Anspruch 7, wobei die Chopper-Funktion mehrere Chopper-Schaltungen aufweist.
  9. Verstärkerschaltung nach Anspruch 8, wobei die mehreren Chopper-Schaltungen Eingangs-Chopper-Schaltungen enthalten, die an das Schaltnetzwerk gekoppelt sind, und Ausgangs-Chopper-Schaltungen, die zwischen die Differentialeingangsstufen und die Ausgangsstufe gekoppelt sind.
  10. Verstärkerschaltung nach Anspruch 9, wobei die Eingangs-Chopper-Schaltungen zwischen das Schaltnetzwerk und die Differentialeingangsstufen gekoppelt sind.
  11. Verstärkerschaltung nach Anspruch 9, wobei die Eingangs-Chopper-Schaltungen zwischen die Differentialeingangssignalknoten und das Schaltnetzwerk gekoppelt sind.
  12. Verstärkerschaltung nach einem der Ansprüche 7 bis 11, wobei die Auto-Zero-Funktion eine sekundäre Rückkopplungsschleife mit einer Kapazität zum Speichern der Offset-Korrekturspannung aufweist.
  13. Verstärkerschaltung, die Offset-Spannungen von einer Ausgangsspannung entfernt, wobei die Verstärkerschaltung Folgendes aufweist: eine erste und eine zweite Differentialeingangsstufe, die an eine Ausgangsstufe gekoppelt sind, um die Ausgangsspannung zu generieren, wobei die erste Differentialeingangsstufe ein Paar von ersten Eingangstransistoren aufweist und die zweite Differentialeingangsstufe ein Paar von zweiten Eingangstransistoren aufweist, wobei die zweiten Eingangstransistoren vom Typ her zu den ersten Eingangstransistoren komplementär sind; ein Schaltnetzwerk, das an eine Vergleicherschaltung gekoppelt und ausgebildet ist zum Wählen der ersten Differentialeingangsstufe oder der zweiten Differentialeingangsstufe durch Schalten eines Differentialeingangssignals zu der gewählten Stufe als Reaktion auf ein durch die Vergleicherschaltung generiertes Steuersignal, wobei eine ungewählte Stufe der ersten oder zweiten Differentialeingangsstufe aktiv ist; und eine einer Chopper-Funktion oder einer Auto-Zero-Funktion, die die Offset-Spannung entfernt.
  14. Verstärkerschaltung nach Anspruch 13, weiterhin aufweisend die Vergleicherschaltung, die an einen Differentialeingangssignalknoten und einen Schwellwertsignalknoten gekoppelt ist, wobei die Vergleicherschaltung ausgebildet ist zum Generieren des Steuersignals als Reaktion auf eine Differenz zwischen einem Eingangssignal an dem Differentialeingangssignalknoten und einem Schwellwertsignal an dem Schwellwertsignalknoten.
  15. Verstärkerschaltung nach Anspruch 13 oder Anspruch 14, wobei die Chopper-Funktion Folgendes aufweist: eine jeweilige Eingangs-Chopper-Schaltung, die zwischen das Schaltnetzwerk und jede der ersten und zweiten Differentialeingangsstufen gekoppelt ist; und eine jeweilige Ausgangs-Chopper-Schaltung, die zwischen jede der ersten und zweiten Differentialeingangsstufen und die Ausgangsstufe gekoppelt ist.
  16. Verstärkerschaltung nach einem der Ansprüche 13 bis 15, wobei mindestens eines der Folgenden gilt: (a) das Schaltnetzwerk schaltet ein Referenzsignal zu der ungewählten Stufe, während das Eingangssignal zu der gewählten Stufe geschaltet wird; (b) das Schaltnetzwerk weist ein erstes Paar von Multiplexern auf, die an die erste Differentialeingangsstufe gekoppelt sind, und ein zweites Paar von Multiplexern, die an die zweite Differentialeingangsstufe gekoppelt sind.
  17. Verfahren zur Signalverstärkung mit dem Entfernen einer Offset-Spannung, wobei das Verfahren Folgendes aufweist: Schalten einer Differentialeingangspannung zu einer ersten Differentialeingangsstufe eines Paars von Differentialeingangsstufen; Schalten einer Referenzspannung zu einer zweiten Differentialeingangsstufe des Paars von Differentialeingangsstufen, die nicht an die Differentialeingangsspannung gekoppelt ist, während die Differentialeingangsspannung an die erste Differentialeingangsstufe gekoppelt ist, wobei die erste Differentialeingangsstufe ein Paar von ersten Eingangstransistoren aufweist und die zweite Differentialeingangsstufe ein Paar von zweiten Eingangstransistoren aufweist, wobei die zweiten Eingangstransistoren vom Typ her zu den ersten Eingangstransistoren komplementär sind; Generieren einer Verstärkerausgangsspannung als Reaktion auf die Differentialeingangsspannung, wobei das Ausgangssignal eine Offset-Spannung aufweist; und Entfernen der Offset-Spannung von der Ausgangsspannung.
  18. Verfahren nach Anspruch 17, weiterhin aufweisend das Vergleichen der Differentialeingangsspannung mit einer Schwellwertspannung, um ein Steuersignal mit einem ersten Zustand zu generieren, wenn die Differentialeingangsspannung über der Schwellwertspannung liegt, und einem zweiten Zustand, wenn die Differentialeingangsspannung unter der Schwellwertspannung liegt, wobei der zweite Zustand von dem ersten Zustand verschieden ist.
  19. Verfahren nach Anspruch 18, wobei das Schalten der Differentialeingangsspannung Folgendes aufweist: Schalten der Differentialeingangsspannung zu einer Eingangsstufe vom n-Typ des Paars von Differentialeingangsstufen als Reaktion auf einen ersten Zustand des Steuersignals; und Schalten der Differentialeingangsspannung zu einer Eingangsstufe vom p-Typ des Paars von Differentialeingangsstufen als Reaktion auf den zweiten Zustand des Steuersignals.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Entfernen der Offset-Spannung das Verwenden einer Zerhackfunktion zum Entfernen des Offset-Signals aufweist.
  21. Verfahren nach einem der Ansprüche 17 bis 20, wobei das Entfernen der Offset-Spannung das Verwenden einer Auto-Zero-Funktion zum Entfernen der Offset-Spannung aufweist.
DE102018100248.3A 2017-01-09 2018-01-08 Verstärkerschaltungen und Verfahren zur Signalverstärkung Active DE102018100248B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/401,522 2017-01-09
US15/401,522 US10116268B2 (en) 2017-01-09 2017-01-09 Operational amplifier

Publications (2)

Publication Number Publication Date
DE102018100248A1 DE102018100248A1 (de) 2018-07-12
DE102018100248B4 true DE102018100248B4 (de) 2023-05-11

Family

ID=62637025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100248.3A Active DE102018100248B4 (de) 2017-01-09 2018-01-08 Verstärkerschaltungen und Verfahren zur Signalverstärkung

Country Status (3)

Country Link
US (1) US10116268B2 (de)
CN (1) CN108288955B (de)
DE (1) DE102018100248B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211823B2 (en) * 2016-07-13 2019-02-19 Nuvoton Technology Corporation Method and apparatus for protecting gate-source junction of low-voltage MOSFET in high-voltage circuit
TWI665865B (zh) * 2018-12-05 2019-07-11 Hycon Technology Corp. 使用偏壓切換電路補償前端偏移量之精密測量電路
US11936352B2 (en) * 2020-03-30 2024-03-19 Apple Inc. Amplifier circuit with distributed dynamic chopping
US11251760B2 (en) 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
US11228291B2 (en) 2020-05-22 2022-01-18 Analog Devices, Inc. Chopper amplifiers with multiple sensing points for correcting input offset
US11139789B1 (en) * 2020-06-05 2021-10-05 Analog Devices, Inc. Chopper amplifiers with tracking of multiple input offsets
CN112564632B (zh) * 2021-02-23 2021-06-18 坤元微电子(南京)有限公司 一种自调零放大器及其控制方法、多级运算放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380801B1 (en) 2000-06-08 2002-04-30 Analog Devices, Inc. Operational amplifier
US20070159248A1 (en) 2005-12-28 2007-07-12 Nec Electronics Corporation Differential amplifier, data driver and display device
US20150288336A1 (en) 2014-04-08 2015-10-08 Analog Devices, Inc. Apparatus and methods for multi-channel autozero and chopper amplifiers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796300A (en) 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
US6194962B1 (en) 1999-04-13 2001-02-27 Analog Devices, Inc. Adaptive operational amplifier offset voltage trimming system
JP4548562B2 (ja) * 2001-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 カレントミラー回路及びアナログデジタル変換回路
US6734723B2 (en) * 2002-04-05 2004-05-11 Maxim Integrated Products, Inc. Chopper chopper-stabilized operational amplifiers and methods
DE10231183A1 (de) * 2002-07-10 2004-01-29 Infineon Technologies Ag Verstärkerschaltung
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
KR100564606B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 연산 증폭기의 오프셋 제거 장치
US7321260B2 (en) * 2006-03-07 2008-01-22 Honeywell International, Inc. Ping-pong auto-zero amplifier with glitch reduction
US7265622B1 (en) * 2006-03-27 2007-09-04 Winbond Electronics Corporation Differential difference amplifier
US7408406B2 (en) * 2006-05-24 2008-08-05 Tektronix, Inc. Mode selection amplifier circuit usable in a signal acquisition probe
US7719351B2 (en) 2007-05-17 2010-05-18 National Semiconductor Corporation Autozeroing current feedback instrumentation amplifier
US7852252B2 (en) * 2008-12-31 2010-12-14 Intel Corporation Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled DC-DC converters
US8253470B2 (en) * 2010-08-04 2012-08-28 Broadcom Corporation Offset calibration for amplifiers
JP5616762B2 (ja) * 2010-11-24 2014-10-29 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
US8258863B2 (en) * 2011-01-05 2012-09-04 Texas Instruments Incorporated Circuit and method for reducing input leakage in chopped amplifier during overload conditions
US8624668B2 (en) * 2011-07-12 2014-01-07 Analog Devices, Inc. Common-mode step response for autozero amplifiers
US8421536B2 (en) 2011-09-21 2013-04-16 Analog Devices, Inc. Apparatus and methods for electronic amplification
FR2986390A1 (fr) 2012-01-30 2013-08-02 St Microelectronics Rousset Amplificateur operationnel a suppression de tension de decalage
US8665021B2 (en) 2012-07-17 2014-03-04 Analog Devices, Inc. Apparatus and methods for amplifier power supply control
JP6363822B2 (ja) * 2013-05-15 2018-07-25 ルネサスエレクトロニクス株式会社 信号処理回路、およびレゾルバデジタルコンバータ
US9140747B2 (en) 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
US9312825B2 (en) 2014-05-09 2016-04-12 Analog Devices Global Amplifier input stage and amplifier
US9473074B1 (en) * 2015-09-14 2016-10-18 Ixys Corporation Chopper stabilized amplifier with synchronous switched capacitor noise filtering
CN106093532A (zh) * 2016-07-26 2016-11-09 成都知人善用信息技术有限公司 一种高稳定性的电压检测装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380801B1 (en) 2000-06-08 2002-04-30 Analog Devices, Inc. Operational amplifier
US20070159248A1 (en) 2005-12-28 2007-07-12 Nec Electronics Corporation Differential amplifier, data driver and display device
US20150288336A1 (en) 2014-04-08 2015-10-08 Analog Devices, Inc. Apparatus and methods for multi-channel autozero and chopper amplifiers

Also Published As

Publication number Publication date
DE102018100248A1 (de) 2018-07-12
US20180198417A1 (en) 2018-07-12
US10116268B2 (en) 2018-10-30
CN108288955B (zh) 2021-09-24
CN108288955A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
DE102018100248B4 (de) Verstärkerschaltungen und Verfahren zur Signalverstärkung
DE102009054113B4 (de) Prozess-, Spannungs- und Temperaturregelung für Hochgeschwindigkeits-Verstärker mit festem Verstärkungsgrad sowie mit variabler Verstärkung und geringem Stromverbrauch auf der Basis von MOSFET-Widerständen
DE112012000470B4 (de) Vorrichtung und Verfahren zur Miller-Kompensation bei mehrstufigen Verstärkern
DE3631099C2 (de) CMOS Ausgangsstufe
DE69725322T2 (de) Spannung-strom-umsetzer für hochfrequente anwendungen
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE102019134300A1 (de) Stromüberwachungseinrichtung mit Fehlererkennung
DE10142707A1 (de) Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis
DE102010001694B4 (de) Klasse-AB-Ausgangsstufe
DE60319297T2 (de) System und Verfahren für eine Anlaufschaltung eines CMOS Differenzverstärkers
EP1352467B1 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
WO2011124480A1 (de) Differenzverstärker mit einem rail-to-rail-eingangsspannungsbereich
DE112016006788B4 (de) Integrierte Halbleiterschaltung, Sensor-Lesevorrichtung sowie Sensor-Auslese-Verfahren
DE2340849B2 (de) Differenzverstärker mit symmetrischem Eingang und asymmetrischem Ausgang
DE102019125607A1 (de) Ac-gekoppeltes choppersignal für einen hochwiderstandspuffer
EP1545000B1 (de) Schaltungsanordnung zur Regelung des Duty Cycle eines elektrischen Signals
DE102021106859B4 (de) Komparator mit konfigurierbaren betriebsmodi
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
DE102020000135A1 (de) Verstärker mit verringertem leistungsverbrauch und verbesserter flankensteilheit
DE102013018076B4 (de) Vorrichtung zur Differenzverstärkung mit einer Erweiterung des Gleichtakteingangsspannungsbereiches
DE102014101911A1 (de) Begrenzender Verstärker
EP1187315B1 (de) Schaltbarer Operationsverstärker für Switched-Opamp-Anwendungen
EP1430596B1 (de) Temperaturstabilisierte verstärkerschaltung
DE102008023518B4 (de) Differenzverstärker mit Mehrfachsignalverstärkung und grossem dynamischem Bereich
DE102017120420B4 (de) Schnell einschwingende kapazitive gain-verstärkerschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE

Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL UNLIMITED COMPANY, HAMILTON, BM

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final