DE102008023518B4

DE102008023518B4 - Differenzverstärker mit Mehrfachsignalverstärkung und grossem dynamischem Bereich

Info

Publication number: DE102008023518B4
Application number: DE102008023518.0A
Authority: DE
Inventors: Kenneth J. Carroll
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 2007-05-15
Filing date: 2008-05-15
Publication date: 2017-08-03
Anticipated expiration: 2028-05-16
Also published as: US20080284514A1; US7567125B2; DE102008023518A1; TW200947851A; WO2008144327A1

Abstract

Vorrichtung mit einem Differenzverstärker mit mehreren Signalverstärkungen zum Verstärken eines Differenzeingangssignals über einem großen dynamischen Bereich, mit folgenden Merkmalen: Differenzeingangssignalelektroden (Basen von QN1 und QN3; Basen von QN2 und QN4) zum Übertragen eines Differenzeingangssignals; Differenzausgangssignalelektroden (OUTP, OUTN) zum Übertragen eines Differenzausgangssignals; ein erster Differenzverstärker-Schaltkreis (QN3, QN4, R4, R5, IS4) mit einer ersten Signalverstärkung, der zwischen den Differenzeingangs- und Differenzausgangselektroden gekoppelt ist, um wenigstens einen ersten Teil des Differenzeingangssignals zu empfangen und einen ersten Teil des Differenzausgangssignals zu liefern; und ein zweiter Differenzverstärker-Schaltkreis (QN1, QN2, R2, R3, IS3) mit einer zweiten Signalverstärkung, die niedriger ist als die erste Signalverstärkung, der zwischen den Differenzeingangs- und Differenzausgangselektroden gekoppelt ist, um wenigstens einen zweiten Teil des Differenzeingangssignals zu empfangen und einen zweiten Teil des Differenzausgangssignals zu liefern; wobei ein Verhältnis des ersten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem ersten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des zweiten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem zweiten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des Differenzausgangssignals zu dem Differenzeingangssignal über einem dritten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, und der dritte Wertebereich größer ist als der erste Wertebereich und kleiner als der zweite Wertebereich; und wobei der erste und der zweite Teil des Differenzausgangssignals addiert werden, um das Differenzausgangssignal zu bilden, so dass über dem dritten Wertebereich des Differenzeingangssignals sich ein Verhältnis des Differenzausgangssignals zum Differenzeingangssignal in Beziehung zu einer kontinuierlichen Kombination der ersten und der zweiten Signalverstärkung ändert; gekennzeichnet durch ...

Description

HINTERGRUND
1. Gebiet der Erfindung
Die Erfindung betrifft Differenzverstärker, einschließlich Geräteverstärker, und spezieller Differenzverstärker, die eine hohe Signalverstärkung und einen weiten Eingangssignalbereich benötigen.
2. Beschreibung des verwandten Standes der Technik
In vielen Anwendungen für Differenzverstärker, insbesondere Geräteverstärker, ist eine häufige Designanforderung, verschiedene Verstärkungseinstellungen vorzusehen, von denen eine oder mehrere häufig das Vorsehen einer maximalen Kreisverstärkung erfordern, um eine angemessene Verstärkungsgenauigkeit sicherzustellen. Eine oder mehrere der verbleibenden Verstärkungseinstellungen erfordern möglicherweise nicht, dass die Kreisverstärkung so hoch ist, es kann jedoch notwendig sein, einen wesentlich breiteren Eingangssignalbereich zu berücksichtigen, als möglicherweise bei den höheren Verstärkungseinstellungen zur Verfügung steht. Diese Anforderungen stehen im Allgemeinen im Konflikt und werden häufig nur dadurch gelöst, dass die Komplexität des Schaltkreises erhöht wird.
In einem Verstärker mit zwei Verstärkungseinstellungen, z. B. 10 und 1.000, kann die Anforderung an den maximalen Eingangssignalbereich für die höhere Verstärkungseinstellung z. B. bei nur +/– 5 Millivolt liegen. Für die höhere Verstärkung von 1.000 wird ein solcher Signalbereich ein Ausgangssignal von +/– 5 Volt erzeugen, was in der Nähe oder bei der maximalen Versorgungsspannung VDD der Schaltung liegen kann. Um bei dieser höheren Verstärkungseinstellung eine Verstärkungsgenauigkeit von 0,1% aufrechtzuerhalten, muss die gesamte Kreisverstärkung des Systems jedoch deutlich höher sein, z. B. 1.000.000.
Für die niedrigere Verstärkung von 10 erfordert das Aufrechterhalten einer Verstärkungsgenauigkeit von 0,1% nur eine Kreisverstärkung von 10.000. Mit dem Eingangssignalbereich von +/– 5 Millivolt ergibt sich der Ausgangssignalsbereich jedoch zu nur +/– 50 Millivolt, was einem kleinen Teil des verfügbaren Ausgangssignalbereichs entspricht. In diesem Fall kann ein breiterer Eingangssignalbereich, z. B. +/– 500 Millivolt, wünschenswerter sein. Ein solch hoher Eingangssignalbereich wäre jedoch für die höhere Verstärkung problematisch. Barrie Gilbert beschreibt in „The Multi-tanh Principle: A Tutorial Overview”, in IEEE Journal of Solid-state Circuits, Vol. 33, No. 1, Januar 1998, lineare Transkonduktanz-Zellen, welche differentielle Bipolartransistor-Paare verwenden, wobei diese Paare mit einem Differenzeingangssignal verbunden sind. Die einzelnen Stufen können unterschiedliche Verstärkungsfaktoren haben. Die US 5,461,342 A beschreibt einen Breitband-Verstärker mit zwei Verstärkerzellen und einem Summations-Schaltkreis. Die Verstärkungsfaktoren der Zellen können gleich oder unterschiedlich sein. Eine Vorrichtung gemäß dem Oberbegriff von Patentanspruch 1 ist aus der US 6.084.472 A bekannt.
ÜBERBLICK ÜBER DIE ERFINDUNG
Die Erfindung sieht eine Vorrichtung mit einem Differenzverstärker gemäß Patentanspruch 1 sowie ein Verfahren zum Verstärken des Differenzeingangssignals gemäß Patentanspruch 2 vor. Ausführungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein schematisches Schaltbild eines Differenzverstärkers gemäß einer Ausführung der Erfindung.
2A und 2B zeigen Transkonduktanzkurven der Schaltung der 1.
3 ist ein funktionales Blockdiagramm eines Regelsystems mit Differenzverstärkern gemäß einer anderen Ausführung der Erfindung.
DETAILLIERTE BESCHREIBUNG
Die folgende detaillierte Beschreibung bezieht sich auf beispielhafte Ausführungen der beanspruchten Erfindung mit Bezug auf die Zeichnungen. Diese Beschreibung soll die Erfindung illustrieren und den Bereich der Erfindung nicht begrenzen. Die Ausführungen sind ausreichend detailliert beschrieben, damit ein Fachmann die Erfindung umsetzen kann, und man wird verstehen, dass andere Ausführungen mit Abwandlungen realisiert werden können, ohne den Bereich der Erfindung zu verlassen.
In der gesamten Offenbarung wird man davon ausgehen, dass die einzelnen beschriebenen Schaltungselemente im Singular oder Plural stehen können, außer, dass sich aus dem Kontext eindeutig das Gegenteil ergibt. Begriffe wie ”Schaltung” und ”Schaltkreis” können z. B. entweder eine einzelne Komponente oder mehrere Komponenten umfassen, die aktiv und/oder passiv sind und die verbunden oder auf andere Weise gekoppelt sind (z. B. als einer oder mehrere integrierte Schaltkreischips), um die beschriebene Funktion vorzusehen. Der Begriff ”Signal” kann z. B. einen oder mehrere Ströme oder eine oder mehrere Spannungen oder ein Datensignal bezeichnen. In den Zeichnungen werden gleiche oder verwandte Elemente mit gleichen oder verwandten alphabetischen, numerischen oder alphanumerischen Bezugszeichen bezeichnet. Während die Erfindung im Kontext der Realisierung mit einem diskreten elektronischen Schaltkreis (vorzugsweise in der Form eines oder mehrerer integrierte Schaltungschips) erörtert ist, können ferner die Funktionen sämtlicher Teile dieses Schaltkreises alternativ unter Verwendung eines oder mehrerer geeignet programmierter Prozessoren realisiert werden, abhängig von den Signalfrequenzen oder zu verarbeitenden Datenraten.
Wie unten mit weiteren Einzelheiten beschrieben ist, verwendet ein Differenzverstärker gemäß der Erfindung mehrere Signalverstärkungen, um eine hohe Signalverstärkung für kleine Differenzeingangssignale und einen allmählichen Übergang auf eine niedrigere Signalverstärkung für größere Differenzeingangssignale vorzusehen. Gemäß einer weiteren Ausführungsform sind die Signalverstärkungen Transkonduktanzverstärkungen, wobei eine Differenzeingangssignalstufe einen Metalloxid-Halbleiter(MOS)-Eingangstransistor mit niedriger Spannungstoleranz (low voltage tolerant) aufweist, wie man sie üblicherweise in einem komplementären MOS(CMOS)- oder bipolaren CMOS(BiCMOS)-Prozess in einem Hochspannungsdesign findet, so dass die Eingangs-MOS-Bauteile von im übrigen zerstörenden höheren Spannungen getrennt sind. Ein solcher Verstärker gemäß der Erfindung begegnet somit den widerstreitenden Anforderungen einer hohen Verstärkung und eines niedrigen Signalbereichs für hohe Verstärkungseinstellungen und einer niedrigen Verstärkung und eines hohen Signalbereichs für niedrige Verstärkungseinstellungen. Zusätzlich sind die Eingangs MOS-Feldeffekttransistoren (MOSFETs) in einer Bootstrapped-Konfiguration realisiert (weitere Information hierzu findet sich in der US 6,914,485 , auf deren Offenbarung Bezug genommen wird).
Mit Bezug auf 1 kann ein Differenzverstärker 100 gemäß einer Ausführung der Erfindung im Wesentlichen wie gezeigt realisiert werden. Transistoren MP1 und MP2 (MOSFETs des p-Typs) empfangen die positiven VINP- und negativen VINN-Phasen des Differenzeingangssignals an ihren jeweiligen Gate-Elektroden. Diese Transistoren MP1 und MP2 empfangen Vorspannungsströme I1, I2 von Stromquellen IS1, IS2 und werden über Transistoren QP1 und QP2 (bipolare PNP-Übergangstransistoren) zwischen den Energieversorgungsanschlüssen VDD, VSS wie gezeigt geladen (bootstrapped). Diese Transistoren MP1, MP2 schaffen einen Eingang mit hoher Impedanz zum Empfangen der Differenzeingangsspannung zum Vorsehen einer gepufferten Differenzeingangsspannung über die Source-Folgerfunktion an den Basiselektroden der Transistoren QN1, QN2, QN3 und QN4 (bipolare NPN-Transistoren).
Die Transistoren QN1 und QN2 bilden gemeinsam mit den Widerständen R2 und R3 und der Stromquelle IS3 eine Differenzverstärkerschaltung mit niedrigem Verstärkungsfaktor. Die Stromquelle IS3 liefert einen Reststrom I3 zum Vorspannen der Transistoren QN1 und QN2, die ihrerseits die positiven, IQN2, und negativen, IQN1, Teile der positiven, IOUTP, und negativen, IOUTN, Phasen des Differenzausgangsstroms erzeugen. Die resultierende Spannung V3 über der Stromquelle IS3 und die Basisströme IQP1, IQP2 der geladenen (bootstrapped) Transistoren QP1, QP2 besorgen das Vorspannen der bootstrapped Transistoren QP1, QP2.
Die Transistoren QN3 und QN4 (bipolare NPN-Transistoren) bilden zusammen mit den Widerständen R4 und R5 und der Stromquelle IS4 eine Differenzverstärkerschaltung mit hohem Verstärkungsfaktor. Die Stromquelle IS4 liefert den Reststrom I4 für das Differenztransistorpaar QN3, QN4, das seinerseits zusätzliche positive, IQN4, und negative, IQN3, Teile der positiven, IOUTP, und negativen, IOUTN, Phasen des Differenzausgangsstroms liefert.
Mit Bezug auf 2A sind die verschiedenen Beiträge des Differenzverstärkerpaares QN1, QN2 mit niedrigem Verstärkungsfaktor (z. B. niedrige Transkonduktanz) und des Differenzverstärkerpaares QN3, QN4 mit hohem Verstärkungsfaktor (z. B. hohe Transkonduktanz) gezeigt. Wie angegeben, zeigen die Ausgangsstromkomponenten IQN1, IQN2 für das Differenzverstärkerpaar QN1, QN2 mit niedrigem Verstärkungsfaktor eine im Wesentlichen lineare Kennlinie über einem großen Bereich der Amplituden des Eingangssignals VIN, während sie zwischen ihrem maximalen und minimalen möglichen Wert, basierend auf der verfügbaren Versorgungsspannung VDD-VSS, verlaufen. Im Gegensatz hierzu zeigen die Ausgangsstromkomponenten IQN3, IQN4 für das Differenzverstärkerpaar QN3, QN4 mit hohem Verstärkungsfaktor eine im Wesentlichen lineare Kennlinie über einem schmaleren Wertebereich des Eingangssignals VIN, während sie zwischen ihrem minimalen und ihrem maximalen verfügbaren Wert verlaufen.
Mit Bezug auf 2B werden die Ausgangsstromkomponenten IQN1, IQN2, IQN3 und IQN4 an den Ausgangselektroden OUTP, OUTN miteinander kombiniert, um die resultierenden positiven, IOUTP, und negativen, IOUTN, Phasen des Ausgangssignalstroms zu bilden. In anderen Worten werden die positiven Ausgangssignalkomponenten IQN2 und IQN4 summiert, um die positive Ausgangssignalkomponente IOUTP zu bilden, und die negativen Ausgangssignalkomponenten IQN1 und IQN3 werden summiert, um die negative Phase IOUTN des Ausgangssignalstroms zu bilden. Während diese Ausgangsstromsignalphasen IOUTP, IOUTN nicht über einem genauso breiten Bereich wie ihre Teilströme IQN1, IQN2, IQN3, IQN4 eine lineare Kennlinie haben, sind sie gleichwohl über einem großen Bereich der Eingangssignalwerte, in ihrem Übergang zwischen ihren minimalen und maximalen Signalwerten, monoton. Wie unten mit weiteren Einzelheiten erörtert ist, können die nichtlinearen Eigenschaften auf Systemebene jedoch kompensiert werden.
Man erkennt somit aus den Transkonduktanzkurven der 2A und 2B, dass ein Differenzverstärker gemäß der Erfindung zwei Verstärkungsbereiche vorsieht. Ein höherer Verstärkungsbereich, der von den Transistoren QN3 und QN4 über einem relativ schmalen Bereich des Eingangssignals VINP–VINN vorgesehen wird, geht gleichmäßig über in einen niedrigen Verstärkungsbereich, der von den Transistoren QN1 und QN2 über einem breiteren Teil des Eingangssignalbereichs VINP–VINN vorgesehen wird.
Mit Bezug auf 3 kann der Schaltkreis der 1 in ein Regelsystem 300 integriert werden, um wie folgt eine lineare Ausgangsspannung VOUT vorzusehen. Der Schaltkreis der 1 wird repliziert, wobei eine solche Schaltung 100a das Differenzeingangssignal VIN wie oben erörtert verstärkt, während eine andere solche Schaltung 100b als ein Rückkopplungsverstärker dient, um einen Spannungsteil des Ausgangssignals VOUT zurückzuführen. Die jeweiligen positiven, IOUTPa, IOUTPb, und negativen, IOUTNa, IOUTNb, Phasen des Differenzausgangssignalstroms werden summiert, um die Ströme IRP, IRN über die Pullup-Widerstände RP, RN vorzusehen. Dies erzeugt eine Differenzspannung V1 an dem Eingang eines Operationsverstärkers A1, dessen Ausgangsspannung VOUT geteilt und mit einer Referenzspannung VREF summiert wird. Dieser Vorgang der Spannungsteilung wird von einer Widerstandsanordnung RA, RB durchgeführt, wobei der Wert des Serienwiderstandes RA selektiv verändert wird, indem dieser bei verschiedenen Punkten mit der Ausgangselektrode OUT, welche die Ausgangselektrodespannung VOUT liefert, kurzgeschlossen wird. Der Verstärkungsfaktor dieses Spannungsteilernetzwerkes ist (RA + RB)/RB, wobei der Widerstandswert RA verwendet wird, um die gewünschte Kreisverstärkung zu erreichen. Für eine Kreisverstärkung von 1 wird z. B. der Widerstand R1 vollständig kurzgeschlossen, indem die Elektrode G = 1 mit der Ausgangselektrode OUT verbunden wird, während die anderen Verstärkungselektroden 0 = 10, G = 100 frei bleiben. Ähnlich wird für eine Kreisverstärkung von 10 die Elektrode G = 10 mit der Ausgangselektrode OUT kurzgeschlossen, während die verbleibenden Verstärkungssteuerelektroden G = 1, G = 100 frei bleiben. Hierdurch ergibt sich eine gegenseitige Auslöschung der inhärenten nichtlinearen Kennlinien der Verstärker 100a, 100b.
Zahlreiche andere Modifikationen und Änderungen in der Struktur und dem Verfahren dieser Erfindung ergeben sich dem Fachmann, ohne den Bereich der Erfindung zu verlassen. Obwohl die Erfindung in Bezug auf bestimmte bevorzugte Ausführungen beschrieben wurde, muss man verstehen, dass die beanspruchte Erfindung durch diese bestimmten Ausführungen nicht unangemessen beschränkt werden sollte. Die folgenden Ansprüche definieren den Bereich der Erfindung, und Strukturen und Verfahren innerhalb des Bereichs dieser Ansprüche und ihrer Äquivalente sind abgedeckt.

Claims

Vorrichtung mit einem Differenzverstärker mit mehreren Signalverstärkungen zum Verstärken eines Differenzeingangssignals über einem großen dynamischen Bereich, mit folgenden Merkmalen: Differenzeingangssignalelektroden (Basen von QN1 und QN3; Basen von QN2 und QN4) zum Übertragen eines Differenzeingangssignals; Differenzausgangssignalelektroden (OUTP, OUTN) zum Übertragen eines Differenzausgangssignals; ein erster Differenzverstärker-Schaltkreis (QN3, QN4, R4, R5, IS4) mit einer ersten Signalverstärkung, der zwischen den Differenzeingangs- und Differenzausgangselektroden gekoppelt ist, um wenigstens einen ersten Teil des Differenzeingangssignals zu empfangen und einen ersten Teil des Differenzausgangssignals zu liefern; und ein zweiter Differenzverstärker-Schaltkreis (QN1, QN2, R2, R3, IS3) mit einer zweiten Signalverstärkung, die niedriger ist als die erste Signalverstärkung, der zwischen den Differenzeingangs- und Differenzausgangselektroden gekoppelt ist, um wenigstens einen zweiten Teil des Differenzeingangssignals zu empfangen und einen zweiten Teil des Differenzausgangssignals zu liefern; wobei ein Verhältnis des ersten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem ersten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des zweiten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem zweiten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des Differenzausgangssignals zu dem Differenzeingangssignal über einem dritten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, und der dritte Wertebereich größer ist als der erste Wertebereich und kleiner als der zweite Wertebereich; und wobei der erste und der zweite Teil des Differenzausgangssignals addiert werden, um das Differenzausgangssignal zu bilden, so dass über dem dritten Wertebereich des Differenzeingangssignals sich ein Verhältnis des Differenzausgangssignals zum Differenzeingangssignal in Beziehung zu einer kontinuierlichen Kombination der ersten und der zweiten Signalverstärkung ändert; gekennzeichnet durch Transistoren (MP1 und MP2) zum Empfangen von positiven und negativen Phasen des Differenzeingangssignals (VINP und VINN) an ihren jeweiligen Gate-Elektroden und zum Empfangen von Vorspannungsströmen (I1, I2); und Bootstrap-Transistoren (QP1 und QP2), die mit den Transistoren (MP1 und MP2) zwischen Energieversorgungsanschlüssen (VDD, VSS) in Reihe geschaltet sind, wobei die Bootstrap-Transistoren (QP1, QP2) einen Eingang mit hoher Impedanz zum Empfangen der Differenzeingangsspannung zum Vorsehen einer gepufferten Differenzeingangsspannung über Source-Folgerfunktion an den Differenzeingangssignalelektroden schaffen.
Verfahren zum Verstärken eines Differenzeingangssignals mit mehreren Signalverstärkungen über einem großen dynamischen Bereich, mit folgenden Verfahrensschritten: Empfangen eines Differenzeingangssignals; Verstärken wenigstens eines ersten Teils des Differenzeingangssignals mit einer ersten Signalverstärkung, um einen ersten Teil eines Differenzausgangssignals vorzusehen; Verstärken wenigstens eines zweiten Teils des Differenzeingangssignals mit einer zweiten Signalverstärkung, die niedriger ist als die ersten Signalverstärkung, um einen zweiten Teil des Differenzausgangssignals vorzusehen; und Kombinieren des ersten und des zweiten Teils des Differenzausgangssignals, um das Differenzausgangssignal vorzusehen, wobei ein Verhältnis des ersten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem ersten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des zweiten Teils des Differenzausgangssignals zu dem Differenzeingangssignal über einem zweiten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, ein Verhältnis des Differenzausgangssignals zu dem Differenzeingangssignal über einem dritten Wertebereich des Differenzeingangssignals im Wesentlichen linear ist, und der dritte Wertebereich größer ist als der erste Wertebereich und kleiner als der zweite Wertebereich; und wobei der erste und der zweite Teil des Differenzausgangssignals addiert werden, um das Differenzausgangssignal zu bilden, so dass über dem dritten Wertebereich des Differenzeingangssignals sich ein Verhältnis des Differenzausgangssignals zum Differenzeingangssignal in Beziehung zu einer kontinuierlichen Kombination der ersten und der zweiten Signalverstärkung ändert; wobei Transistoren (MP1 und MP2) positive und negative Phasen des Differenzeingangssignals (VINP und VINN) an ihren jeweiligen Gate-Elektroden empfangen und Vorspannungsströme (I1, I2) empfangen; und Bootstrap-Transistoren (QP1 und QP2), die mit den Transistoren (MP1 und MP2) zwischen Energieversorgungsanschlüssen (VDD, VSS) in Reihe geschaltet sind, einen Eingang mit hoher Impedanz zum Empfangen der Differenzeingangsspannung zum Vorsehen einer gepufferten Differenzeingangsspannung über Source-Folgerfunktion als ersten und zweiten Teils des Differenzeingangssignals schaffen.