DE19959180A1

DE19959180A1 - Verstärker mit dynamischer Kompensation und zugehöriges Verfahren

Info

Publication number: DE19959180A1
Application number: DE19959180A
Authority: DE
Inventors: Satoshi Sakurai
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1998-12-08
Filing date: 1999-12-08
Publication date: 2000-06-15
Anticipated expiration: 2019-12-09
Also published as: TW431066B; JP2000183671A; DE19959180C2; KR100353295B1; KR20000052438A; JP3388721B2; US6114907A

Abstract

Ein Differentialverstärker mit hohem Verstärkungsfaktor, kurzer Einschwingzeit und Niederspannungsbetrieb. Ein Differentialtransistorpaar wird an eine aktive Last angeschlossen, die zwei oder mehr Transportpaare in Kaskadenschaltung aufweist. Zusatzverstärker werden zwischen dem Gate und der Source eines der Lastpaare angeschlossen, um die effektive Impedanz des Lastpaares und dadurch den Verstärkungsfaktor zu erhöhen. Ein Ausgleichskondensator wird zwischen dem Gate jedes Lasttransistors und dem Drain des anderen Lasttransistors angeschlossen, wobei die Drains gleiche und entgegengesetzte Spannungsausschläge aufweisen. Während des Verstärkeranstiegs wird eine Ladung zu und von dem Gate des Lasttransistors über die Ausgleichskondensatoren übertragen, wodurch die Ausgangseinschwingzeit reduziert wird.

Description

Die Erfindung betrifft im allgemeinen Verstärkerschaltungen und insbesondere Hochge schwindigkeits-Verstärkerschaltungen, die mit niedriger Spannung und niedriger Leistung arbeiten können.

Operationsverstärker sind Schlüsselelemente in vielen analogen und gemischt ana logdigitalen Anwendungen. Solche Verstärker müssen üblicherweise mit Niederleistungs- Versorgungsspannungen arbeiten, bei denen es schwierig ist, große Spannungsausschläge vorzusehen, die für einen breiten dynamischen Bereich notwendig sind. Um den effektiven Spannungsausschlag zu erhöhen, werden Volldifferentialverstärker verwendet, wie der in Fig. 1 gezeigte herkömmliche Verstärker 10.

Der Verstärker 10 umfaßt ein Paar MOS-Transistoren 12A und 12B vom n-Typ in Differenz schaltung, deren Gates Differenzeingangsspannungen Vi⁺ bzw. Vi^- empfangen. Die Sources der Transistoren 12A und 12B sind mit einer gemeinsamen Reststromquelle 13 verbunden. Die Drains der Transistoren 12A und 12B sind mit den Sources von n-Transistoren 14A bzw. 14B verbunden. Die Gates der Transistoren 14A und 14B sind mit einer gemeinsamen Vor spannung V_BN verbunden. Die Transistoren 14A und 14B sind somit in einer Gateschaltungs konfiguration angeschlossen, so daß die Transistoren 12A und 14A ein Kaskodenpaar und die Transistoren 12B und 14B ein Kaskodenpaar bilden. Wie allgemein bekannt ist, erhöht das Vorhandensein der Transistoren 14A und 14B die effektive Ausgangsimpedanz aus Sicht der Last des Verstärkers 10.

Die Last des Verstärkers 10 ist eine aktive Last, die p-Transistoren 16A und 16B, p- Transistoren 18A und 18B und p-Transistoren 20A und 20B umfaßt. Die Sources des Transi storpaars 20A und 20B sind mit der Versorgungsspannung V_DD verbunden, und ihre Gates sind mit einer gemeinsamen Vorspannung V_BP1 verbunden. Das Transistorpaar 18A, 18B ist zwischen dem Paar 16A, 16B und dem Paar 20A, 20B angeschlossen, und seine Gates sind mit einer anderen gemeinsamen Vorspannung V_BP2 verbunden. Das Transistorpaar 16A, 16B ist zwischen dem Transistorpaar 14A, 14B und dem Transistorpaar 18A, 18B angeschlossen, wobei der Knoten zwischen den Drains der Transistoren 16A und 14A die Ausgangsspannung Vout^- des Differenzausgangs bildet. Der Knoten zwischen den Drains der Transistoren 16B und 14B bildet die Ausgangsspannung Vout⁺ des Differenzausgangs. Die Gates der Transisto ren 16A und 16B sind mit einer anderen gemeinsamen Vorspannung V_BP3 verbunden.

Um den gewünschten hohen Verstärkungsfaktor zu erreichen, sind die Transistoren 16A, 18A und 20A effektiv in Reihe geschaltet, um die Lastimpedanz aus Sicht des Transistors 14A zu erhöhen. Ähnlich sind die Transistoren 16B, 18B und 20B in Reihe geschaltet, um die Last impedanz aus Sicht des Transistors 14B zu erhöhen. Wenn die Anforderungen an den Ver stärkungsfaktor besonders hoch sind, kann es notwendig sein, die Anzahl der gestapelten p- Transistoren der aktiven Last von drei auf sogar vier oder mehr zu erhöhen. Zusätzlich arbei ten die Lasttransistoren 16A, 16B, 18A, 18B, 20A und 20B im Sättigungsbereich, im Gegen satz zu dem linearen oder Trioden-Bereich, um eine relativ hohe Impedanz vorzusehen. Ein Transistor ist in der Sättigung, wenn die Größe der Drain-Source-Spannung V_DS die Differenz zwischen der Schwellspannung des Transistors V_T und der Gate-Source-Spannung V_GS über schreitet.

Es ist wichtig, daß alle Transistoren eine ausreichend große Drain-Source-Spannung V_DS aufweisen, um sicherzuzstellen, daß alle Lasttransistoren im Sättigungsmodus bleiben. Dies erfordert eine sorgfältige Auswahl der absoluten und relativen Größen der drei Vorspannun gen V_BP1, V_BP2, V_BP3. Dadurch reduziert sich auch der dynamische Bereich der Ausgangs spannung Vout⁺ und Vout^-, weil der maximale Ausgangsausschlag auf die Versorgungsspan nung V_DD minus 3.V_SAT begrenzt ist, wobei V_SAT die minimale Drain-Source-Spannung ist, die notwendig ist, um die Transistoren in der Sättigung zu halten. Der maximale Spannungs ausschlag wird sogar noch weiter reduziert, wenn die Anzahl der Lasttransistoren zur Erhö hung der Verstärkung erhöht wird. Dieses Problem wird dadurch verstärkt, daß es einen Trend zur Verringerung der Größe der Versorgungsspannung V_DD gibt.

Anstatt viele p-Lasten zu verwenden, hat es sich als möglich herausgestellt, den Verstär kungsfaktor mit Zusatzverstärkern oder Boost-Verstärkern zu erhöhen. Ein weiterer konven tioneller Differentialverstärker 22 ist in Fig. 2 gezeigt. Anstatt die drei aktiven Laststufen vom p-Typ zu verwenden, die in Fig. 1 gezeigt sind, werden zwei Stufen eingesetzt. Ein erster in vertierender Spannungsverstärker A1 ist zwischen der Source und dem Gate eines Lasttransi stors 16A angeschlossen, der dazu dient, die Impedanz des Transistors 16A aus Sicht des Transistors 14A um einen Faktor zu erhöhen, der gleich dem Verstärkungsfaktor des Verstär kers A1 ist. Wenn beispielsweise die Spannung an der Source des Transistors 16A aus ir gendeinem Grund erhöht werden soll, wird die Spannungszunahme von dem Verstärker A1 verstärkt und invertiert. Die Spannung am Ausgang des Verstärkers A1, der mit dem Gate des Transistors 16A verbunden ist, fällt also ab, wodurch der Transistor 16A vorübergehehd här ter einschaltet, so daß die Spannung an der Source des Transistors abfällt, wodurch die ur sprüngliche Zunahme verschoben wird. Die Gate-Source-Spannung des Transistors 16A kann somit konstant bleiben, so daß der Strom durch den Transistor 16A konstant bleiben kann. Der Verstärker A1 ist somit ebenso wie der Verstärker A2 ein Zusatzverstärker, der zwischen Gate und Source des Transistors 16B angeschlossen ist.

Der Verstärker 22 der Fig. 2 sieht im Vergleich zum Verstärker 10 der Fig. 1 einen größeren dynamischen Bereich vor, weil der Ausgangsausschlag um ein V_SAT größer sein kann. Zu sätzlich wird durch Vorsehen der Zusatzverstärker A1 und A2 ein hoher Verstärkungsfaktor aufrechterhalten. Es wurde jedoch beobachtet, daß Differentialverstärker, wie der in Fig. 2 gezeigte, ein schlechtes Einschwingverhalten haben, das sich in Schwingungen (ringing) in dem Ausgangssignal manifestiert.

Die Erfindung sieht eine erhebliche Verbesserung gegenüber der zuvor beschriebenen Wer stärkerschaltung vor. Der offenbarte Verstärker hat einen hohen Verstärkungsfaktor und redu zierte Leistungsversorgungspegel mit einem relativ breiten dynamischen Bereich und einem verbesserten Einschwingverhalten. Diese sowie weitere Vorteile der Erfindung ergeben sich dem Fachmann aus der Lektüre der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den Zeichnungen.

Es wird ein Differentialverstärker mit einem Differenzeingang und einem Differenzausgang offenbart. Ein erster und ein zweiter Transistor mit einer ersten Polarität, wie MOS- Transistoren des n-Typs, bilden ein Differenzpaar, dessen Sources mit einer gemeinsamen Reststromquelle verbunden sind. Eine aktive Last, die MOS-Transistoren einer zweiten Pola rität, wie p-Transistoren, umfaßt, wird vorgesehen, wobei ein erster p-Transistor so ange schlossen ist, daß er einen ersten seriellen Weg mit dem ersten n-Transistor bildet. Die aktive Last umfaßt einen zweiten p-Transistor, der so angeschlossen ist, daß er mit dem zweiten n- Transistor einen zweiten seriellen Weg bildet. Ein erster und ein zweiter Verstärkerausgang sind auf dem ersten und dem zweiten seriellen Weg bei Knoten zwischen den p- und n- Transistoren definiert.

Die Gates der p-Transistoren sind voneinander elektrisch isoliert. Üblicherweise ist ein Zu satzverstärker zwischen den Sources und Gates jedes der p-Lasttransistoren angeschlossen. Ein erster Ausgleichkondensator ist zwischen dem Gate des ersten p-Lasttransistors und dem zweiten Verstärkerausgang angeschlossen. Ein zweiter Ausgleichkonderisator ist zwischen dem Gate des zweiten p-Lasttransistors und dem ersten Verstärkerausgang angeschlossen.

Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert. In den Figuren zeigen:

Fig. 1 einen Schaltplan eines herkömmlichen Voll-Differentialverstärkers mit einer aktiven Last in der Form von drei gestapelten Kaskodenstufen;

Fig. 2 einen Schaltplan eines konventionellen Voll-Differentialverstärkers mit zwei Zusatzverstärkern als Teil der aktiven Last;

Fig. 3 einen Schaltplan eines Voll-Differentialverstärkers gemäß einer Ausführungs form der Erfindung;

Fig. 4A und 4B Schaltpläne einer ersten bzw. einer zweiten Ausführungsform eines Zu satzverstärkers zur Verwendung in dem Differentialverstärker der Fig. 3.

In den Zeichnungen zeigt Fig. 3 einen Schaltplan einer Ausführungsform der Erfindung. Fig. 3 zeigt einen Voll-Differentialverstärker 24 mit zwei n-Eingangstransistoren 12A und 12B in Differenzschaltung, wobei Transistoren 14A und 14B in Gateschaltung mit den Eingangstran sistoren verbunden sind, um Kaskodenpaare zu bilden. Der Verstärker 24 umfaßt eine aktive Last, der ein p-Transistorpaar 20A und 20B und ein p-Transistorpaar 16A und 16B aufweist. Die Gates der Transistoren 20A und 20B sind mit einer gemeinsamen Vorspannung V_BP ver bunden und werden im Sättigungsbereich gehalten. Die Source des Transistors 16A ist mit dem Eingang eines invertierenden Verstärkers A1 verbunden, und das Gate ist mit dem Aus gang des Verstärkers A1 verbunden. Ähnlich ist die Source des Transistors 16B mit dem Ein gang eines invertierenden Verstärkers A2 verbunden, und der Drain ist mit dem Ausgang des Verstärkers A2 verbunden. Die Verstärker A1 und A2 sind Zusatzverstärker (Boost- Verstärker), die dazu dienen, den Gesamtverstärkungsfaktor des Verstärkers 22 aus den oben in bezug auf Fig. 2 erläuterten Gründen zu erhöhen.

Ein Ausgleich- oder Kompensationskondensator 22A ist zwischen dem Drain des Lasttransi stors 16A (Vout^-) und dem Gate des Lasttransistors 16B angeschlossen. Ein anderer Aus gleichkondensator 22B ist zwischen dem Drain des Lasttransistors 16B und dem Gate des Lasttransistors 16A angeschlossen. Die Kondensatoren 22A und 22B werden mit einem p- Transistor gebildet, wobei der Drain und die Sources miteinander verbunden sind, um einen Anschluß zu bilden, und wobei das Gate den anderen Anschluß bildet. Die effektive Kapazität ist somit ungefähr gleich der Summe der Gate-Drain- und Gate-Source-Störkapazitäten der Transistoren. Die Transistoren 22A und 228 sind vorzugsweise halb so groß wie die Transi storen 16A und 16B, so daß die von jedem der Transistoren 22A und 22B vorgesehene Ge samtkapazität ungefähr gleich der Gate-Drain-Kapazität der Transistoren 16A und 16B ist.

Fig. 4A zeigt ein Schaltbild einer Ausführungsform der Zusatzverstärker A1 und A2. Die fol gende Beschreibung gilt für den Leerlaufbetrieb oder Betrieb mit offener Schleife (open loop) der Zusatzverstärker, obwohl der tatsächliche Betrieb des Verstärkers 24 mit geschlossener Schleife (closed loop) erfolgt. Die Source eines p-Transistors 26 dient als Zusatzverstär kereingang In. Das Gate ist mit einer Vorspannung V_A1 verbunden, so daß ein Drain-Source- Strom I_DS im Transistor 26 erzeugt wird, der proportional zu dem Eingangswert In ist, der an dem Gate des Transistors 16A (oder 16B) erzeugt wird. n-Transistoren 28 und 30 bilden einen Stromspiegel, so daß der Drain-Source-Strom I_DS des Transistors 30 proportional zu In ist. Ein Transistor 32 in Kaskodenschaltung, dessen Gate mit einer zweiten Vorspannung V_A2 verbunden ist, verbindet den Ausgang des Stromspiegels mit dem Verstärkerausgang Out. Eine Vormagnetisierungs-Stromquelle 24 ist ebenfalls mit dem Ausgang verbunden, so daß dann, wenn der Stromspiegel-Ausgangsstrom des Transistors 30 aufgrund einer Abnahme von In auf weniger als den Ausgangswert I_BA der Stromquelle fällt, die Spannung von Out zu nimmt. Wenn umgekehrt der Stromspiegel-Ausgangsstrom aufgrund einer Zunahme von In zunimmt, nimmt die Spannung von Out ab.

Der Spannungspegel des Eingangs In des Verstärkers A1 wird auf einem Pegel gehalten, der ausreichend unter der Versorgungsspannung V_DD liegt, um sicherzustellen, daß der Lasttransi stor 20A in dem Sättigungsbereich bleibt. Der Pegel des Eingangs In (Fig. 4A), die Source- Spannung des Transistors 26, wird durch die Gate-Vorspannung V_A1 und den Betrag des Stroms durch den Transistor 26 bestimmt, der durch den Betrag des Stroms I_BA bestimmt wird. Der Zusatzverstärker A1 stellt somit effektiv die Source-Spannung des Transistors 16A ein.

Die Gate-Spannung des Transistors 16A ist eine Funktion des Stroms durch den Transistor und der Source-Spannung. Da der Strom durch die Stromquelle 13 relativ fest ist, erkennt man, daß der Zusatzverstärker A1 so betrieben wird, daß er den Lasttransistor 16A vorspannt. Der Zusatzverstärker A2 dient auch zum Vorspannen des Lasttransistors 16B auf ähnliche Weise. In diesem Sinne kann gesagt werden, daß die Gates der Transistoren 16A und 16B unabhängig voneinander vorgespannt sind, im Vergleich z. B. zu dem Verstärker des Standes der Technik, der in Fig. 1 gezeigt ist, bei dem die Gates jedes der drei Transistorpaare, welche die aktive Last bilden, direkt miteinander verbunden und von einer gemeinsamen Spannungs quelle vorgespannt werden. Ferner kann gesagt werden, daß die Gates der Transistoren 16A und 16B voneinander elektrisch isoliert sind.

Im Betrieb sieht der Verstärker 24 der Fig. 3 einen Differenzausgang mit einem dynamischen Bereich vor, der vergleichbar dem des Verstärkers 22 der Fig. 3 ist, weil in der aktiven Last weniger gestapelte Transistoren vorhanden sind. Ferner ist der Verstärkungsfaktor des Ver stärkers 24 so hoch wie der des Verstärkers 22 der Fig. 2. Die Anstiegs- und Abfallgeschwin digkeit des Verstärkers 24 ist etwas geringer als die des Verstärkers 22. Unter Anstiegs- oder Abfallbedingungen wird der gesamte Strom, der von der Quelle 13 vorgesehen wird, auf eine Seite des Verstärkers geschaltet; so daß eine maximale Strommenge zum Laden und Entladen der Kapazitäten am Verstärkerausgang vorhanden ist. Die Transistoren 22A und 22B erhöhen diese Kapazität, wodurch die Anstiegs- oder Abfallrate gesenkt wird. Wie noch erläutert wird, reduzieren die Transistoren 22A und 22B jedoch erheblich die Einschwingzeit des Verstärkers 24 im Vergleich zu dem Verstärker 22.

Die Zusatzverstärker A1 und A2 haben im allgemeinen eine relativ hohe Ausgangsimpedanz und eine begrenzte Ausgangsleistung zum Ansteuern der Gate-Source- und Gate-Drain- Kapazitäten der Transistoren 16A und 16B. Diese begrenzte Ansteuerfähigkeit ergibt sich teilweise aus der Tatsache, daß die Zusatzverstärker vorzugsweise einstufige Verstärker sind, die Spannungsverstärkung vorsehen. Bei mehrstufigen Verstärkern ist es wahrscheinlicher, daß sie die Gesamtstabilität des Differentialverstärkers negativ beeinflussen. Die Ansteuerfä higkeit des Zusatzverstärkers könnte auch erhöht werden, indem der Betrag des Ausgangs stroms I_BA der Stromquelle 34 und der Betrag des von der Stromspiegelschaltung der Transi storen 28 und 30 erzeugten Stromes erhöht werden. Dies erhöht jedoch die Leistungsanforde rungen des Verstärkers 24, was nicht erwünscht ist, insbesondere weil solche Verstärker nor malerweise in Niederleistungsanwendungen eingesetzt werden sollen.

Die Einschwingzeit des Verstärkers 24 wird durch das Vorhandensein der Transistoren 22A und 22B in Kondensatorschaltung reduziert. Wenn der Ausgang Vout⁺ zwischen dem maxi malen und dem minimalen Wert umschaltet, müssen die Gate-Source- und Gate-Drain- Kapazitäten, die zu dem Transistor 16A gehören, wiederholt geladen und entladen werden. Eine erhebliche Strommenge ist erforderlich, um die Ladung der Kapazitäten zu verändern, insbesondere in bezug auf die Gate-Drain-Kapazität, weil die Änderung der Spannung über dieser Kapazität wesentlich größer ist als die Änderung der Spannung über der Gate-Source- Kapazität.

Wie bereits bemerkt, hat der Ausgang des Verstärkers A1, der mit dem Gate des Lasttransi stors 16A verbunden ist, eine begrenzte Ansteuerfähigkeit. Der Strom zum schnellen Laden und Entladen der Störkapazitäten des Transistors 16A wird von dem Transistor 22A in Kon densatorschaltung vorgesehen, der zwischen dem Gate des Transistors 16A und Vout⁺ ange schlossen ist. Da die Ausgänge Vout⁺ und Vout^- komplementäre Signale fuhren, ist die Ände rung der Spannung über dem Transistor 22B ungefähr gleich und entgegengesetzt zu der Än derung der Gate-Drain-Spannung über dem Transistor 16A. Durch Wählen der richtigen Grö ße der effektiven Kapazität, die von dem Transistor 22B vorgesehen wird, ist es möglich, die richtigetadungsmenge vorzusehen, die an die Störkapazität des Transistors 16A übertragen wird, um ein schnelles Umschalten des Transistors zu erleichtern. Der Transistor 22A in Kondensatorschaltung übt eine ähnliche Funktion aus, indem er während des Schaltens eine Zusatzansteuerung (Ansteuerungs-Boost) für den Transistor 16B vorsieht. Wie zuvor be schrieben, sind die Transistoren 22A und 22B vorzugsweise halb so groß wie die Transistoren 16A und 16B (eine halbe Kanalbreite), so daß die effektive Kapazität der Transistoren 22A und 22B ungefähr gleich der Gate-Drain-Kapazität der Transistoren 16A und 16B ist.

Die Untersuchung des Verstärkers 24 in Fig. 3 hat bestätigt, daß das Überschwingen der Aus gangssignale Vout⁺ und Vout^- erheblich reduziert wird. Obwohl die Extrabelastung, die den Transistoren 16A und 16B in Kondensatorschaltung zugeschrieben werden muß, die An stiegsrate etwas reduziert, sobald der Verstärker den Kleinsignal-Einschwingmodus erreicht, ist die zum Erreichen eines Wertes innerhalb von 250 µV des endgültigen Wertes notwendige Zeit ungefähr 5 Nanosekunden schneller als bei einer Übertragungsfunktion ohne dynami schen Ausgleich. Dies stellt eine erhebliche Verbesserung dar, insbesondere bei Anwendun gen, wie Analog-Digital-Wandlern, bei denen 250 µV die Größe eines niedrigstwertigen Bit (LSB) sein kann und 5 Nanosekunden einen erheblichen Teil der für die Wandlung zur Ver fügung stehenden Zeit bilden kann.

Fig. 4B zeigt einen alternativen Zusatzverstärker A1. p-Transistoren 38 und 40 bilden ein Dif ferenzpaar, das gemeinsam mit einer Reststromquelle 42 verbunden ist. Das Gate des Transi stors 40 ist mit einer Vorspannung V_A1 verbunden, wobei das Gate des Transistors 38 den Eingang In bildet. n-Transistoren 42 und 44 bilden eine Stromspiegellast, wobei der Drain des Transistors 42 den Ausgang bildet. Die Größe des Eingangs In relativ zur Vorspannung V_A1 bestimmt, wie der Strom I_BA zwischen den Transistoren 38 und 40 aufgeteilt wird. Der Last transistor 42 kann an dem Ausgang Out einen Strom ziehen, der gleich der Größe des Stroms in dem Transistor 40 ist, und der Transistor 38 kann einen Strom zuführen, der gleich der Dif ferenz zwischen dem Strom I_BA und dem Strom in dem Transistor 40 ist. Wenn In also groß wird, leitet der Transistor 38 weniger Strom, so daß Öut kleiner werden kann, und wenn In kleiner wird, kann Out größer werden.

Ein Nachteil der Ausführungsform der Fig. 4B ist, daß der Eingang In auf einer Spannung sein muß, die nicht größer als V_DD minus der Gate-Source-Spannungsabfall über ihrem Tran sistor 38 und der Sättigungsspannung über der Stromquelle 42 ist. Als eine Folge muß die Spannung über den Lasttransistoren 20A und 20B (Fig. 3) um einen Wert, der gleich dem Gate-Source-Spannungsabfall des Transistors 38 ist, größer als andernfalls notwendig sein. Zusätzlich zum Vorsehen einer Zusatzverstärkung ist der Verstärker A1 der Fig. 4B dem der Fig. 4A insofern ähnlich, als er dazu dient, den Lasttransistor 16A unabhängig von der Vor spannung des Lasttransistors 16B vorzuspannen, wobei die jeweiligen Gates elektrisch von einander isoliert sind. Ähnlich dient der Verstärker A2, wenn er gemäß der Fig. 4B aufgebaut ist, zum Vorspannen des Lasttransistors 16B unabhängig von der Vorspannung des Lasttran sistors 16A.

Es wurde somit ein Differentialverstärker mit verbesserten dynamischen Eigenschaften offen bart, der mit niedriger Spannung und niedriger Leistung arbeiten kann. Obwohl eine Ausfüh rungsform im einzelnen beschrieben wurde, können von dem Fachmann Veränderungen vor genommen werden, ohne den Bereich der Erfindung gemäß den Ansprüchen zu verlassen. Bei dem beschriebenen Ausführungsbeispiel werden z. B. p-Transistoren für die aktive Last ver wendet, weil p-Transistoren üblicherweise stärker von dem beschriebenen Ausgleich profitie ren als n-Transistoren, die im allgemeinen bessere Leistungseigenschaften haben. Die Erfin dung ist jedoch auch auf komplementäre Ausführungsformen anwendbar, bei denen die p und n-Typen sowie die Polarität der Versorgungsspannung vertauscht sind.

Claims

1. Differentialverstärker mit einem Differenzeingang und einem Differenzausgang, mit folgenden Merkmalen:
ein erster und ein zweiter Transistor einer erster Polarität, die eine gemeinsame Sour ceverbindung aufweisen, wobei der erste und der zweite Transistor jeweils Gateelek troden aufweisen, die den Differenzeingang bilden;
eine Reststromquelle, die mit der gemeinsamen Sourceverbindung verbunden ist;
eine aktive Last, die einen ersten Transistor einer zweiten Polarität, die zur ersten Po larität entgegengesetzt ist, der einen ersten seriellen Weg mit dem ersten Transistor der ersten Polarität bildet, sowie einen zweiten Transistor der zweiten Polarität, der einen zweiten seriellen Weg mit dem zweiten Transistor der ersten Polarität bildet, aufweist, wobei ein erster Ausgang an dem ersten seriellen Weg zwischen den ersten Transisto ren der ersten und der zweiten Polarität und ein zweiter Ausgang an dem seriellen Weg zwischen den zweiten Transistoren der ersten und der zweiten Polarität definiert sind, wobei die Gates des ersten und des zweiten Transistors der zweiten Polarität elektrisch voneinander isoliert sind;
ein erster Ausgleichskondensator, der zwischen dem Gate des ersten Transistors der zweiten Polarität und dem zweiten Ausgang angeschlossen ist; und
einer zweiter Ausgleichskondensator, der zwischen dem Gate des zweiten Transistors der zweiten Polarität und dem ersten Ausgang angeschlossen ist.

2. Differentialverstärker nach Anspruch 1, bei dem die aktive Last ferner einen ersten Zusatzverstärker, dessen Eingang mit einer Source des ersten Transistors der zweiten Polarität und dessen Ausgang mit dem Gate des ersten Transistors der zweiten Polari tät verbunden sind, sowie einen zweiten Zusatzverstärker, dessen Eingang mit einer Source des zweiten Transistors der zweiten Polarität und dessen Ausgang mit dem Gate des zweiten Transistors der zweiten Polarität verbunden sind, aufweist.

3. Differentialverstärker nach Anspruch 1 oder 2, bei dem der erste und der zweite Aus gleichskondensator jeweils einen Transistor in Kondensatorschaltung aufweisen.

4. Differentialverstärker nach Anspruch 3, bei dem Source und Drain der Transistoren in Kondensatorschaltung jeweils verbunden sind, um einen ersten Anschluß der Aus gleichskondensatoren zu bilden, und wobei das Gate der Transistoren einen zweiten Anschluß der Ausgleichskondensatoren bildet.

5. Differentialverstärker nach Anspruch 3 oder 4, bei dem die Transistoren in Konden satorschaltung eine Kanalbreite aufweisen, die ungefähr halb so groß wie die Kanal breite des ersten und des zweiten Transistors der zweiten Polarität ist.

6. Differentialverstärker nach einem der vorangehenden Ansprüche, bei dem die Transi storen der ersten Polarität n-Transistoren und die Transistoren der zweiten Polarität p- Transistoren sind.

7. Differentialverstärker nach einem der vorangehenden Ansprüche, mit einem dritten Transistor der ersten Polarität, dessen Gate mit einer Vorspannungsquelle verbunden ist und dessen Drain und Source so angeschlossen sind, daß sie Teil des ersten seriel len Weges zwischen dem ersten Ausgang und dem ersten Transistor der ersten Polari tät bilden, und mit einem vierten Transistor der ersten Polarität, dessen Gate mit einer Vorspannung verbunden ist und dessen Drain und Source so angeschlossen sind, daß sie Teil des zweiten seriellen Weges zwischen dem zweiten Ausgang und dem zweiten Transistor der ersten Polarität bilden.

8. Differentialverstärker nach Anspruch 7, bei dem die aktive Last ferner einen dritten Transistor der zweiten Polarität, dessen Gate mit einer Vorspannungsquelle verbunden ist und dessen Drain und Source so angeschlossen sind, daß sie Teil des ersten seriel len Weges zwischen einer Versorgungsspannungsquelle und dem ersten Transistor der zweiten Polarität bilden, sowie einen vierten Transistor der zweiten Polarität, dessen Gate mit einer Vorspannungsquelle verbunden ist und dessen Drain und Source so an geschlossen sind, daß sie Teil des zweiten seriellen Weges zwischen der Versorgungs spannungsquelle und dem zweiten Transistor der zweiten Polarität bilden, aufweist.

9. Verstärker mit folgenden Merkmalen:
eine Stromquelle;
ein erster und ein zweiter n-Transistor, deren Sources mit der Stromquelle verbunden sind, wobei Drain und Source des ersten n-Transistors Teil eines ersten Strompfades bilden und Drain und Source des zweiten n-Transistors Teil eines zweiten Strompfades bilden;
ein erster p-Transistor, dessen Drain und Source Teil des ersten Strompfades zwischen einer Versorgungsspannungsquelle und dem ersten n-Transistor bilden;
ein zweiter p-Transistor, dessen Drain und Source Teil des zweiten Strompfades zwi schen der Versorgungsspannungsquelle und dem zweiten n-Transistor bilden;
ein erster Ausgleichskondensator, der zwischen einem Gate des ersten p-Transistors und einem Knoten in dem zweiten Strompfad zwischen der Versorgungsspannungs quelle und dem zweiten n-Transistor angeschlossen ist; und
ein zweiter Ausgleichskondensator, der zwischen einem Gate des zweiten p- Transistors und einem Knoten in dem erste Strompfad zwischen der Versorgungs spannungsquelle und dem zweiten n-Transistor angeschlossen ist.

10. Verstärker nach Anspruch 9 mit einem ersten Zusatzverstärker, der so angeschlossen ist, daß er eine serielle Impedanz des ersten p-Transistors erhöht, und einem zweiten Zusatzverstärker, der so angeschlossen ist, daß er eine serielle Impedanz des zweiten p-Transistors erhöht.

11. Verstärker nach Anspruch 10, bei dem der erste Zusatzverstärker ein invertierender Verstärker ist, dessen Eingang mit der Source des ersten p-Transistors und dessen Ausgang mit einem Gate des ersten p-Transistors verbunden sind, und der zweite Zu satzverstärker ein invertierender Verstärker ist, dessen Eingang mit der Source des zweiten p-Transistors und dessen Ausgang mit dem Gate des zweiten p-Transistors verbunden sind.

12. Differentialverstärker mit folgenden Merkmalen:
ein erster und ein zweiter n-Transistor in Sourceschaltung;
ein dritter und ein vierter n-Transistor, wobei der dritte n-Transistor einen Drain- Source-Weg definiert, der in Reihe mit einem Drain-Source-Weg des ersten n- Transistors geschaltet ist, und wobei der vierte n-Transistor einen Drain-Source-Weg definiert, der in Reihe mit einem Drain-Source-Weg des zweiten n-Transistors ge schaltet ist;
ein erster p-Transistor, dessen Drain-Source-Weg in Reihe mit dem Drain-Source- Weg des ersten und des zweiten n-Transistors geschaltet ist;
ein erster Zusatzverstärker, dessen Eingang mit der Source des ersten p-Transistors und dessen Ausgang mit dem Gate des ersten p-Transistors verbunden sind;
ein zweiter p-Transistor, dessen Drain-Source-Weg in Reihe mit dem Drain-Source- Weg des zweiten und des vierten n-Transistors geschaltet ist;
ein zweiter Zusatzverstärker, dessen Eingang mit der Source des zweiten p-Transistors und dessen Ausgang mit dem Gate des zweiten p-Transistors verbunden sind;
ein erster Ausgleichskondensator, der zwischen dem Gate des ersten p-Transistors und einem Knoten zwischen dem vierten n-Transistor und dem zweiten p-Transistor ange schlossen ist; und
ein zweiter Ausgleichskondensator, der zwischen dem Gate des zweiten p-Transistors und einem Knoten zwischen dem dritten n-Transistors. und dem ersten p-Transistor angeschlossen ist.

13. Verstärker nach Anspruch 12, mit einem dritten p-Transistor, dessen Drain-Source- Weg in Reihe zu dem Drain-Source-Weg des ersten p-Transistors geschaltet und zwi schen dem ersten p-Transistor und einer Versorgungsspannungsquelle angeschlossen ist, und mit einem vierten p-Transistor, dessen Drain-Source-Weg in Reihe mit dem Drain-Source-Weg des zweiten p-Transistors geschaltet und zwischen dem zweiten p- Transistor und der Versorgungsspannungsquelle angeschlossen ist.

14. Verfahren zum Ausgleichen eines Differentialverstärkers, der ein Differentialpaar Eingangstransistoren und eine aktive Last, die einen ersten und einen zweiten Transi stor aufweist, umfaßt, mit folgenden Verfahrensschritten:
elektrisches Isolieren der Gates des ersten und des zweiten Lasttransistors voneinan der;
Koppeln eines ersten Ausgleichskondensators zwischen einem ersten Ausgang des Differentialverstärkers und dem Gate des ersten Lasttransistors; und
Koppeln eines zweiten Ausgleichskondensators zwischen einem zweiten Ausgang des Differentialverstärkers und dem Gate des zweiten Lasttransistors.

15. Verfahren zum Ausgleichen eines Differentialverstärkers, der ein Differentialpaar Eingangstransistoren und eine aktive Last, die einen ersten und einen zweiten Last transistor umfaßt, aufweist, mit folgenden Verfahrensschritten:
elektrisches Isolieren der Gates des ersten und des zweiten Lasttransistors voneinan der;
Koppeln eines ersten Ausgleichskondensators zwischen, dem Gate des ersten Lasttran sistors und einem Knoten, der einen Spannungsausschlag aufweist, dessen Polarität entgegengesetzt zu der eines Spannungsausschlags an dem Drain des ersten Lasttransi stors ist; und
Koppeln eines zweiten Ausgleichskondensators zwischen dem Gate des zweiten Last transistors und einem zweiten Knoten, der einen Spannungsausschlag aufweist, dessen Polarität entgegengesetzt zu der eines Spannungsausschlags an dem Drain des zweiten Lasttransistors ist.

16. Verfahren nach Anspruch 15, bei dem der erste Knoten der Drain des zweiten Last transistors und der zweite Knoten der Drain des ersten Lasttransistors sind.