DE2855303A1

DE2855303A1 - Linearer verstaerker

Info

Publication number: DE2855303A1
Application number: DE19782855303
Authority: DE
Inventors: Robert Arthur Hilbourne
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-12-30
Filing date: 1978-12-21
Publication date: 1979-07-12
Also published as: JPH0520924B2; FR2413818A1; IT7869955A0; FR2413818B1; DE2855303C2; GB1592800A; JPS54100646A; IT1108266B; CA1126827A; US4247824A

Description

N.V. Philips'Gloeilampenfabrieken, Eindhoven/Holland

"Linearer Verstärker"

Die Erfindung bezieht sich auf lineare Verstärker, insbesondere Verstärker, die aus als integrierte Schaltungen ausgeführten n-Kanal-MOS-Transistoren (MOS = Metal-Oxide-Semiöonductor) aufgebaut sind. Derartige Verstärker finden Anwendung in digitalen Systemen, mit deren Hilfe einen niedrigen Pegel aufweisende Signale auf digitale Pegel gebracht werden, z.B. in Komparatoren für Analog/Digitalwandler und Verstärker für Impulse mit niedrigem Pegel.

Ein Merkmal von n-Kanal-MOS-Transistoren ist, daß sie eine niedrige Steilheit (gm) aufweisen, z.B. in der Größenordnung von 0,5 mA/V für einen Transistor mit einer Breite von 250 /um und einer Länge von 6 /um, der bei 200 /uA wirkt, im Vergleich zu z.B. 8 mA/V für einen Bipolartransistor einer vergleichbaren Scheibenoberfläche von 10.000 ,van. , der bei demselben

909828/0705 "⁴"

Strom wirkt. Die Spannungsverstärkung eines Verstärkers ist gni'Rg, wobei Rg der effektive Belastungswiderstand ist, der die Parallelschaltung des Belastungswiderstandes und des Ausgangswiderstandes enthält. Im Falle eines Verstärkers mit einem Bipolartransistor kann eine Verstärkung von 100 mit einem effektiven Belastungswider stand R„ von 12 kJfJL erhalten werden. Da dieser Wert im Vergleich zu dem Ausgangswiderstand niedrig ist, kann der Belastungswiderstand 12 k/Xbetragen. Im Falle eines Verstärkers mit einem MOS-Transistor wäre, um die gleiche Spannungsverstärkung zu erhalten, ein effektiver Belastungswiderstand von 200 kJTl. erforderlich. Ein Belastungswiderstand mit einem derartigen Wert führt jedoch einen großen Gleichspannungsabfall über der Belastung herbei, was es notwendig macht, daß eine hohe Speisespannung verwendet oder daß der MOS-Transistor bei einem niedrigen Strom betrieben wird. Dementsprechend muß, um einen Verstärker aus MOS-Transistoren mit hoher Verstärkung zu erhalten, der Belastungswiderstand einen hohen Widerstand (Ausgangswiderstand -slope resistance), aber einen niedrigen differentiellen Gleichstromwiderstand (= chord resistance) aufweisen, wodurch die Speisespannung niedriger oder der Betriebsstrom höher sein kann als bei einem großen Belastungswiderstand notwendig wäre.

Ein bekannter linearer Verstärker mit hoher Verstärkung, der bei niedrigen Spannungen wirkt, ist in der US-PS 3,678,407 beschrieben. Jede Verstärkerstufe einer beschriebenen Ausführungsform enthält einen "P"-Kanal-Anreicherungs-MOS-Feldeffekttransistor mit isoliertem Gate (MOSFET). Der Belastungskreis für den verstärkenden MOSFET enthält zwei parallele Wege, die zusammen einen hohen Ausgangswiderstand und einen niedrigen Gleichstromwiderstand bewirken. In.einem der Wege ist ein erster Transistor angeordnet, der als eine Konstant-Stromquelle wirkt und eine Hilfsbelastung bildet. Der andere Weg enthält einen oder mehrere Transistoren, bei denen jeweils das Gate und die Drain miteinander verbunden

PHB 32 605 - 5 -

909828/0705

sind und die je eine Vorspannungsschaltung für den ersten Transistor bilden, und"einen weiteren Transistor, dessen Gate und Drain miteinander verbunden sind und der eine Hauptwiderstandsbelastung bildet. Beim Betrieb mit niedrigen den verstärkenden MOSFET durchfließenden Strömen ist die Impedanz des Hilfsbelastungstransistors niedrig im Vergleich zu der des Belastungstransistors. Wenn jedoch der Strom erhöht wird, wird der Sperrstromwert des Hilfsbelastungstransis tors erreicht, wodurch seine Impedanz auf einen höheren Wert zunimmt. Da die beiden Belastungstransistoren parallelgeschaltet sind, können die effektive dynamische Impedanz und die Verstärkung des Verstärkers nun denen eines FET-Verstärkers mit einer üblichen Belastung nahe kommen. In dieser bekannten Schaltung wird die Speisespannung niedrig gehalten und ist der Source-Drain-Gleichstrom des verstärkenden MOS-Feldeffekttransistors höher als bei einer üblichen Belastung möglich wäre; die Gesamtverstärkung der Stufe ist aber noch immer nicht größer als bei einem üblichen Belastungswiderstand erhalten werden würde.

Dementsprechend hat die Erfindung die Aufgabe, die Verstärkung eines linearen MOS-Verstärkers zu erhöhen, der einen Belastungswiderstand enthält,der einen hohen differentiellen Ausgangswiderstand und einen niedrigen Gleichstromwiderstand aufweist.

Nach der Erfindung ist ein linearer Verstärker mit einer MOS-Transistorverstärkerstufe dadurch gekennzeichnet, daß diese eine Signaleingangs- und eine Signalausgangsschaltung und eine in der Signalausgangsschaltung angeordnete Belastungsschaltung enthält, wobei die Belastungsschaltung einen ersten und einen zweiten MOS-Transistor, die in Kaskade angeordnet sind, und Ausgleichsmittel enthält, mit deren Hilfe die Gate-Elektroden des ersten und des zweiten Transistors in Abhängigkeit von der Spannung über der Kaskodenanordnung vorgespannt werden, damit der scheinbare Differentialwiderstand der Kaskodenanordnung aufrechterhalten PHB 32 605 909828/0705 _ 6 -

wird.

Der erste und der zweite Transistor können duroh n-Kanal-MOS-Verarmungstransistoren gebildet werden.

Die Ausgleichsmittel können aus einem dritten und einem vierten MOS-Transistor bestehen, die miteinander in Reihe und zu der Kaskodenanordnung des ersten und des zweiten Transistors parallel geschaltet sind. Die Gate-Elektroden des dritten und des vierten Transistors sind miteinander und weiter mit den Gate-Elektroden des ersten und des zweiten Transistors und mit dem Verbindungspunkt der Drain des vierten Transistors und der Source des dritten Transistors verbunden.

Der erste, der zwe^e und der dritte Transistor können MOS-Verarmungstransistören und der vierte Transistor kann ein MOS-Anreicherungstransistor sein.

Um die Herstellung des linearen Verstärkers in Form einer integrierten Schaltung zu erleichtern, sieht eine Weiterbildung der Erfindung vor, daß die Transistorverstärkerstufe eine durch ein sourcegekoppeltes Transistorenpaar gebildete Verstärkerschaltung ist, von der ein erster und ein zweiter Zweig mit einer gemeinsamen Stromspeiseschaltung verbunden sind, daß der erste und der zweite Zweig je ein Verstärkungselement mit einer ausgeglichenen Kaskodenbelastungsschaltung in der Ausgangsschaltung enthalten, und daß ein Eingangssignal differentiell den Eingängen der Verstärkungselemente zugeführt wird.

Die Verstärkerschaltung mit einem emittergekoppelten Transistorenpaar kann ein Gleichtaktrückkopplungssystem enthalten. Ein derartiges Rückkopplungssystem ermöglicht es, daß die Ausgänge richtig vorgespannt werden, trotz der

PHB 32 605 ' - 7 -

909828/0705

Tatsache, daß der Gesamtemitterstrom und die Belastungskennlinien nicht genau definiert werden können.

Die Ausgangsschaltungen können mit einer Schaltung verbunden sein, die ihre Ausgangssignale zusammenfügt und ein einziges Niederspannungs-Ausgangssignal erzeugt, das sich zur Anwendung bei einer digitalen Schaltungsanordnung eignet.

Die Erfindung wird nachstehend beispielsweise anhand der Zeichnung näher erläutert. Es zeigen

Fig. 1a, b und c schematisch drei bekannte Verarmungs-n-Kanal-MOS-Trans i s tors chaltungen,

Fig. 2 eine graphische Darstellung des Drain-Source-Stromes (I_DS) als Funktion der Drain-Source-Spannung (V_DS) der drei Schaltungen nach Fig. 1,

Fig. 3(a) und 3(b) schematisch zwei bekannte Belastuhgsschaltungen,

Fig. 4 eine graphische Darstellung der Änderung des Drain-Source- Stromes (Iqs) ^m·*·^ ^^er Source-Substratspannung (Vgg) für die Belastungsschaltungen nach den Fig. 3(a) und 3(b)

Fig. 5 in der oberen Kurve die Ändernng von V_TND mit V_SB und in der unteren Kurve die Änderung von dV^/dVgg mit Vg_B für die Kaskodenbelastung nach Fig. 3(b),

Fig. 6 schematisch ein Schaltbild einer ausgeglichenen Kaskodenbelastung,

Fig. 7 eine graphische Darstellung von I_DS über V_SB für die Belastung nach Fig. 6,

Fig. 8 schematisch ein Schaltbild eines ein emittergekoppeltes Transistorenpaar enthaltenden Verstärkers mit in jedem Zweig der Verstärkerschaltung einer ausgeglichenen Kaskodenbelastung, und

Fig. 9, 10 und 11 graphische Darstellungen verschiedener Kennlinien des Verstärkers nach Fig. 8.

Fig. 1(a) zeigt einen Verarmungs-n-Kanal-MOS-Transistor 20,

PHB 32 605 - 8 -

909828/0705

28553Q3

dessen Source und Gate an Erde gelegt sind. Das Verhältnis zwischen Breite und Länge (B/L) der Gate-Elektrode dieses Transistors ist 10 /um/7/um, normalerweise als 10/7 ausgedrückt. Die V^o-I-Qo-Kurve (a) der Fig. 2 bezieht sich auf den Transistor 20, der eine Kanallänge L¹ von 5 /um und eine Schwellenspannung V™™ von -3,5 V aufweist. Oberhalb der Sättigung weist der nahezu gerade Teil von (a) einen different!eilen Ausgangswiderstand in der Größenordnung von 128 kfX auf. Die Änderung des Ausgangswiderstandes wird durch eine Herabsetzung der effektiven Kanallänge infolge der Vergrößerung der Länge des Verarmungsgebietes rings um die Drain herbeigeführt. Der Ausgangswiderstand ist jedoch zu I_DS umgekehrt proportional und nimmt bei zunehmender Kanallänge L¹ zu. In Fig. 1a ist der Gleichstromwiderstand bei I_DS von 200 /uA 37,5 kfl .

Die Schaltung nach Fig. i(b) zeigt Verarmungs-n^-Kanal-MOS-Transistoren 22, 24, die in Kaskode angeordnet sind, wodurch ein beträchtlich größerer Ausgangswiderstand (3,2 KfL ) im Vergleich zu der Schaltung nach Fig. 1a erhalten wird. Die Gates der MOS-Transistoren 22, 24 sind an Erde gelegt. In dieser Schaltungsanordnung bestimmt der Transistor 22 den Strom, der zum Vorspannen der Source des Transistors verwendet wird, die ein viel größeres B/L-Verhältnis (125/7) als die des Transistors 22 (10/7) aufweist, um den erforderlichen Strom zu erhalten. In dem Gebiet mit hohem Ausgangswiderstand der dargestellten Schaltungsanordnung ist die Drainspannung des Transistors 22 bzw. die Sourcespannung des Transistors 24 gleich 2,3 V. Auch ist

^Rout = ^Rout₂₄ ^{(1 +} 2*24 * ^Rout₂₂>'

wobei R_QU+ der Ausgangswiderstand der Schaltung, R_ou-£ und R_.„₊ die Ausgangswiderstände der Transistoren 22 bzw. 24

24
und gm₂/, die Steilheit des Transistors 24 darstellen.

PHB 32 605 - 9 -

909828/0705

Die Schaltung nach Fig. i(c) zeigt die Transistoren 22 und 24, wobei das Gate des Transistors 22 an Erde gelegt und das Gate des Transistors 24 an eine Spannungsquelle von + 1,2 V angeschlossen ist. Der Effekt,der erhalten wird, wenn der Transistor 24 gesondert vorgespannt und nicht, wie in Fig. 1b, an Erde gelegt wird, ist, daß die Spannung an der Drain des Transistors 22 auf 3,4 V zunimmt, wobei die sich daraus ergebende Zunahme von Η_ου-^ eine

Zunahme des effektiven Ausgangswiderstandes R_Qirt auf 6 bis 9 MXL zur Folge hat (Kurve c der Fig. 2).

Fig. 3 und 4 beziehen sich auf die Anwendung von Verarmungsn-Kanal-MOS-Transistoren als Belastungen. Im Falle der Fig. 3a enthält die Belastung einen einzigen Verarmungsn-Kanal-MOS-Transistor 26, dessen Gate mit seiner Source verbunden ist. Das B/L-Verhältnis des Transistors 26 ist 10/7, was gleich dem des Transistors 20 in Fig. 1a ist. Fig. 4 ist eine graphische Darstellung des Drain-Source-Stromes I_Dg als Funktion der Source-Substratspannung Vg₃ · Die Kurve a ist die mit der Belastung nach Fig. 3a erhaltene Kennlinie. Der Ausgangswiderstand des gesättigten Gebietes der Kurve a ist 78 k/2, was viel niedriger als der der Kurve a in Fig. 2 ist.

Die Belastung nach Fig. 3b enthält in Kaskode geschaltete Verarmungs-n-Kanal-MOS-Transistoren 28, 30, die die gleichen B/L-Verhältnisse wie die Transistoren 22, 24 (Fig. 1b) aufweisen. Die Kennlinie dieser Belastung ist durch die Kurve b der Fig. 4 dargestellt und der Ausgangswiderstand von 150 k^i liegt erheblich unter dem der Kurve b in Fig.

Der Grund, warum der Ausgangswiderstand jedes der Belastvngstransistöranordnungen niedriger als die Ausgangswiderstände nach Fig. 1(a) und 1(b) ist, ist die Änderung der Schwellenspannung V_Tmit der Rückwärtsvorspannung, d.h.

PHB 32 605 . - 10 -

909828/0705

mit Vg-g. Diese Änderung ist in der oberen Kurve der Fig. 5 dargestellt, deren untere Kurve dVm/dVgg zeigt. Bei zunehmender Vg₅ wird die Schwellenspannung V_TND eines Verarmungs-n-MOS-Transistors positiver, d.h. daß ihre Größe abnimmt, wobei auch die effektive Gate-Spannung abnimmt. In der Kurve (b) der Fig. 3 ist der Ausgangswiderstand fast völlig diesem Effekt zuzuschreiben. So ist R

_si₀-n_e -

Wie aus der unteren Kurve der Fig. 5 ersichtlich ist, tritt die stärkste Änderung von V^ bei niedrigen Werten von Vg_B auf, was zur Folge hat, daß der Ausgangswiderstand in diesem Gebiet niedriger ist.

Um diesen Rückwärtsvorspannungseffekt auf V™ bei in Kaskode angeordneter Belastung zu beseitigen, ist es erforderlich, eine Spannung an die Gates der Belastungstransistoren anzulegen, die sich in Lt^ug auf die Änderung von V™ in entgegengesetztem Sinne ändert. Eine Schaltung zur Erzielung dieses Ausgleichs zeigt Fig. 6.

Fig. 6 zeigt eine ausgeglichene Kaskodenbelastungsschaltung, die eine Kaskodenbelastung enthält, die durch Verarmungsn-Kanal-MOS-Transistoren 32, 34 gebildet wird, deren B/L-Verhältnisse 10/10 bzw. 125/7 betragen, während weiter eine Ausgleichsschaltung vorgesehen ist, die einen Anreicherungs-n-Kanal-MOS-Transistor 36 mit einem B/L-Verhältnis von 60/7 und einen Verarmungs-n-Kanal-MOS-Transistor mit einem B/L-Verhältnis von 6/40 enthält. Die Transistoren 36, 38 sind in Kaskode angeordnet, dadurch, daß die Drain des Transistors 36 mit der Source des Transistors 38 verbunden ist und die Gates dieser Transistoren miteinander verbunden sind. Die Gates der Transistoren 36 und 38 sind aber mit der Source des Transistors 38 und der Drain des Transistors 36 verbunden. Die Gates von allen vier Transistoren sind miteinander verbunden und die Source des Transistors 36 ist mit der Source des Transistors 32 verbunden, die ihrerseits mit einem Verstärkungstransistor 40 verbunden ist.

PHB 32 605 - 11 -

909828/0705

Die Drains der Transistoren 34, 38 sind mit einer Vorspannungsspeiseschiene 42 verbunden, die im dargestellten Beispiel an + 12 V liegt.

Die Wirkung der Belastungsschaltung nach Fig. 6 wird anhand der I^r, - VoTa-Kurve der Fig. 7 beschrieben. Beim Fehlen der durch die Transistoren 36, 38 gebildeten Ausgleichsschaltung wäre die Kurve nach Fig. 7 der Kurve (b) der Fig. 4 ähnlich, wodurch der Ausgangswiderstand von 100 bis 200 kfl ungenügend wäre, um für den Verstärkungstransistor 40 eine genügend hohe Verstärkung von mehr als 50 zu erhalten. Um den bei der Beschreibung der Fig. bis 5 beschriebenen Rückwärtsvorspannungseffekt zu beseitigen, wird ein niedriger Strom mittels des Transistors 38 dem Transistor 36 zugeführt. Wie in Fig. 6 dargestellt ist, weist der Transistor 36 ein großes B/L-Verhältnis von 60/7 auf, so daß der Spannungsabfall über diesem Transistoren z.B. 1,3 V nur ein wenig größer als seine Schwellwertspannung VmjT von z.B. 1,0 V ist. Die Spannung von 1,3 V über dem Transistor 36 wird den Gate-Elektroden der Transistoren 32, 34 zugeführt. Bei zunehmender Source-Substratspannung V_gB nimmt die V_TN des Transistors 36 und damit der Spannungsabfall über diesem Transistor zu. Dieser Effekt gleicht auf ideale Weise den Effekt der Änderung der Vm des Transistors 32 mit der Source-Substratspannung aus, so daß der Wert des Belastungswiderstandes hoch, z.B. 1 kSX oder höher,ist, obgleich der Gleichstromwiderstand niedrig gehalten wird. In Fig. 7, die eine berechnete graphische Darstellung ist, ist Überkompensation bei niedrigen Werten von V_gB aufgetreten, so daß die Kurve ein Gebiet negativen Widerstandes aufweist. Das mittlere Gebiet weist jedoch einen Widerstand von mindestens 1 M£l auf.

Wenn die ausgeglichene Belastung mit einem geeigneten Verstärkungstransistor kombiniert wird, wird ein linearer

PHB 32 605 - 12 -

909828/0705

Verstärker mit Spannungsverstärkungen in der Größenordnung von einigen Hundert für eine niedrige Speisevorspannung von 12 bis 15 V erhalten.

Da die ausgeglichene Belastung MOS-Transistoren enthält, kann sie leicht zusammen mit dem verbleibenden Teil des Verstärkers als eine integrierte Schaltung hergestellt werden. Die Verstärkungstransistoren können in Kaskode angeordnete Transistorenpaare enthalten, die selber die Stromverstärkungsstufen einer durch ein emittergekoppeltes Transistorenpaar gebildeten Schaltung bilden. Eine derartige Schaltung zeigt Fig. 8.

Die Schaltung nach Fig. 8 kann vorteilhafterweise als drei Abschnitte enthaltend betrachtet werden, und zwar einen Verstärkungsabschnitt 44, einen Abschnitt 46 2mm Zusammenfügen der ausgeglichenen Ausgangssignale der Abschnitte 44 und zum Zuführen deser Signale zu einem Njederspannungsausgang, sowie einen Niederspannungsausgangsabschnitt 48, dessen Ausgangssignal dazu benutzt werden kann, eine logische Stufe direkt zu betreiben.

Der Abschnitt 44 enthält im wesentlichen einen durch ein source-gekoppeltes Transistorenpaar gebildeten Verstärker mit ausgeglichenen Kaskodenbelastungen und ein Gleichtaktrückkopplungssystem zur Einstellung des Gesamtemitterstroms. Der Verstärker enthält Paare in Kaskode angeordneteijVerarmungs-n-Kanal-MOS-Transistoren 50, 52 und 54, Das Gate des Transistors 50 ist mit einer Eingangsklemme V™ und das Gate des Transistors 54 ist mit einer anderen Eingangsklemme Vjjt verbunden. Die Gate-Elektroden der Transistoren 52, 56 sind mit einem gemeinsamen Sourcepunkt verbunden, der an eine Vorspannungsschiene auf Erdpotential mit Hilfe eines Anreicherungs-n-MOS-Transistors 62 ange-

PHB 32 605 - 13 -

909828/0705

schlossen ist. Ausgeglichene Kaskodenbelastungen 64, 66 sind mit den Drainkreisen der Transistoren 52 bzw. 56 und mit einer Vorspannungsspeiseschiene 68 auf einer Vq₀ von + 15 V verbunden. Jede der Belastungen 64, 66 ist im wesentlichen gleich der anhand der Fig. 6 beschriebenen Belastung und diese Belastungen werden der Kürze wegen nicht wieder beschrieben. Die abgeglichenen Ausgangssignale des Verstärkers werden den Punkten 70, 72 in den Drainkreisen der Transistoren 52 bzw. 56 entnommen.

Weil es schwierig ist, den Gesamtemitterstrom und die Belastungskennlinien mit genügender Genauigkeit zu definieren, um sicherzustellen, daß die Ausgänge richtig vorgespannt werden, ist das Gleichtaktrückkopplungssystem angebracht. Dieses Rückkopplungssystem enthält eine Stromspiegelschaltung mit Anreicherungs-n-Kanal-MOS-Transistoren 74, 76, wobei die Drain und das Gate des Transistors 76 zusammengeschaltet werden. Ein Anreicherungs-n-Kanal-MOS-Transistor ist mit seiner Source an die Drain des Transistors 76, mit seiner Drain an die Schiene 68 und mit seinem Gate an eine Bezugsspannungsspeiseleitung 80 angeschlossen, die beim Betrieb mit einer Speisequelle von 9 Verbunden ist. Die Bezugsspannung ist zur Einstellung des mittleren Punktes des Verstärkers verwendet. Es sind zwei weitere Anreicherungsn-Kanal-MOS-Transistoren 82, 84 vorgesehen. Die Gates der Transistoren 82, 84 sind mit den Drains der Transistoren bzw. 56 verbunden, während die Drains der Transistoren 82, miteinander und mit der Schiene 68 und ihre Source miteinander und mit dem Verbindungspunkt der Drain des Transistors und der Gate-Elektrode des Transistors 62 verbunden sind. Dadurch, daß das B/L-Verhältnis der Transistoren 82 und gleich der Hälfte dieses Verhältnisses des Transistors ?8 gemacht wird, ist der Spannungsabfall (d)-(c) nahezu gleich (a)-(b). Das B/L-Verhältnis des Transistors 62 ist derart gewählt, daß die Spannung bei (b) nahezu gleich der

PHB 32 605 - 14 -

909828/0705

2855309

bei (c) ist. Mit Hilfe des beschriebenen Rückkopplungssystems können große Änderungen in den Belastungskennlinien durch kleine Änderungen in der Spannung bei (b) (und somit bei (a)) wegen der großen Schleifenverstärkung der Transistoren 82, 62 und des Belastungsnetzwerkes ausgeglichen werden. Weiter üben wegen der abgeglichenen Vorspannungsschaltung Änderungen in der V^₀ der Anreicherungstransistoren 62, 74, 76, 78, 82 und 84 nur einen geringen Einfluß auf die Spannung am mittleren Punkt des Verstärkers aus.

Der Abschnitt 46 enthält Anreicherungs-n-Kanal-MOS-Transistoren 88, 90, 92 und 94. Die Gates der Transistoren 88, 90, die spannungsverringernde Transistoren enthalten, sind mit den Verstärkerausgangspunkten 70 bzw. 72 verbunden, während ihre Drains mxz der Schiene 68 und ihre Source mit den Drains der Transistoren 92 bzw. 94 verbunden sind. Die Transistoren 92, 94 bilden eine weitere Stromspiegelschaltung, wobei die Drain und das Gate des Transistors 92 miteinander verbunden sind. Ein Niederspannungs-Eintaktaus gangs signal wird der Drain des Transistors 94 entnommen.

Der Niederspannungsausgangsabschnitt 48 enthält einen Anreicherungs-n-Kanal-Transistor 96, dessen Gate mit der Drain des Transistors 94 und dessen Drain mit einer Ausgangsklemme 100 verbunden ist. Die Drain ist weiter mit einer Spannungsspeiseschiene 102 auf einer V^_c von 5 V mittels eines Verarmungs-n-Kanal-MOS-Transistors 98 verbunden, dessen Gate mit seiner Source verbunden ist, so daß ein Widerstand gebildet wird.

Aus einer Betrachtung der Ausgangskaskodeanordnung der Transistoren 50, 52 und 54, 56 geht hervor, daß, wenn z.B. der Emitterpunkt 58 an 2,5 V, d.h. (V_TND- 1 V), liegt, wobei VmATTJ die Schwellwertspannung für einen n-Kanal-Ver-

PHB 32 605 - 15 -

909828/0705

armungstransistor ist, die Source des Transistors 52 oder an einer die letztere Spannung um noch 2,5 V überschreitenden Spannung liegt, wodurch die Mindestbetriebsspannung in der Größenordnung von 5 V (2V_TND - 2 V) liegt. Wenn die abgeglichenen Eingänge an einer Erdpotential überschreitenden Spannung (z.B. 1 V) liegen, werden der Emitterpunkt 58 und somit die Mindestbetriebsspannung dementsprechend erhöht. Da gefunden wurde, daß die ausgeglichene Kaskodenbelastung über etwa V_DD- 4 V nicht wirken wird, ist es notwendig, daß die Speisespannung 15 V + 10 % beträgt.

Die Änderung des Ausgangswiderstandes R₀₁₁+ des Kaskodentransistors 52 (Fig. 8) als Funktion der Spannung am Punkt 70 ist in Fig. 9 (a) dargestellt. Die Kurve 9 (B) zeigt den Widerstand Rn_oa(j der ausgeglichenen Kaskodenbelastung 64 als Funktion der Spannung am Punkt 70, wenn ^VDD S^leicn + 15 V ist. Der wirksame Widerstand Rg am Punkt ist in Fig. 9 als eine gestrichelte Kurve dargestellt und die Form der Kurve wird dadurch bestimmt, daß Ri_oa(| und R₀₁₁+ als eine Parallelschaltung betrachtet werden.

Weiter kann, weil die Transistoren 50 und 54 Verarmungstransistoren sind, die dargestellte Schaltung mit Eingangspegeln zwischen 0 und + 3 V arbeiten. Fig. 10 zeigt die Übertragungskennlinien des Verstärkers nach Fig. 8 für Eingangsspannungspegel Vj_n von 0 V und + 3V. Wie dargestellt, ändert eine Eingangspegeländerung von 3 V die wirksame Änderung der Eingangs spannung α V^_npu-t für eine Ausgangsspannung von 1,6 V um etwa 0,01 mV. Der vollständige logische Bereich (0,8 V - 2,4 V) an der Ausgangsklemme 100 erfordert eine Eingangsänderung von weniger als 0,2 mV.

Die Daten des Verstärkers nach Fig. 8 werden nachstehend in Tabellenform gegeben.

PHB 32 605 - 16 -

909828/0705

	+ 15	V	O	- 16 -	1	,0	V	2	28	5	5303
				^VTN - ⁺		1
^VDD =							^VTND ⁼		- 3,5
^VIN								3

^Vout ^{bei (e) für}

1,554 1,552 1,549 1,547 V

V bei (a) +
(a¹) für

V_1n = O 8,869 8,833 8,800 8,770 V

V bei (a)

+ (a¹) Grenze

des linearen

Betriebes 6,9-10,6 6,9-10,6 7,0-10,5 7,8-9,7 V

I_load 184,49 184,50 184,52 184,54 j

Verstärkung des

Verstärkers

auf (a) 1039 1016 980 921

Verstärkung des

Verstärkers

auf (e) 697 682 658 618.

So weist der durch das emittergekoppelte Transistorenpaar gebildete Verstärker eine Verstärkung in der Größenordnung von 1000 auf, während die Eingangs/Ausgangsverstärkung in der Größenordnung von 660 liegt. Beim Betrieb auf einem Eingangsspannungspegel von 0 ist die obere Spannungsausweichungsgrenze10,6 V (d.h. 4,4 V unter der Speisespannung). Die Spannung am mittleren Punkt des Verstärkers wird auf 8,9 V gesetzt, so daß die untere Spannungsausweichung nur 6,9 V ist. Die Spannung am mittleren Punkt wird hoch gesetzt, so daß, bei zunehmendem Eingangsspannungspegel, die untere Ausv/eichungsgrenze nicht den Betrieb der Schaltung

PHB 32 605 - 17 -

909828/0705

verhindert. Bei einem Eingangsspannungspegel von + 3 V ist somit die untere Ausweichungsgrenze 7,8 V, aber dies ist noch 1 V unter der Spannung am mittleren Punkt.

Die kurzzeitige Empfindlichkeit dieses Verstärkers für einen nahezu augenblicklichen Eingangsspannungsbereich zwischen V_1n und Vj^ (Fig. 8) von - 1 mV bis zu + 1 mV zum Zeitpunkt = t_Q ist in Fig. 11 dargestellt. Die Kurven (a), (a')> (e) und (f) beziehen sich auf die Spannungsänderungen an den entsprechend bezeichneten Punkten in Fig. 8. Die Ansprechzeit des Verstärkers ist 2,1 msec, was einem -3 dS-Frequenzdurchlaßband von etwa 75 kHz äquivalent ist.

Der Vollständigkeit halber kann die Verstärkerschaltung nach Fig. 8 dadurch abgeändert werden, daß die ausgeglichenen Kaskodenbelastungen 64, 66 durch Kaskodenbelastungen der in Fig, 3 (b) dargestellten Art ersetzt werden. Der abgeänderte Verstärker, der bei einer V_DD von 12,0 V arbeitet, weist eine Verstärkung des emittergekoppelten Verstärkungstransistorenpaares in der Größenordnung von 80 und eine Gesamtverstärkung in der Größenordnung von 50 auf.

Wenn hier von einem MOS-Transistor die Rede ist, ist dies selbstverständlich in derart weitem Sinne aufzufassen, daß dieser Ausdruck Anordnungen einschließt, bei denen die Gate-Elektrode aus einem von einem Metall verschiedenen Material, z.B. polykristallinem Silizium, besteht und bei denen die Gate-Isolierschicht eine andere Zusammensetzung als lediglich Siliziumoxid aufweist.

PHB 32 605

909828/0705

Claims

N.V. Philips'Gloeilampenfabrieken, Eindhoven/Holland

PATENTANSPRÜCHE:

(T) Linearer Verstärker mit einer MOS-Transistorverstärkerstufe, dadurch gekennzeichnet, daß diese eine Signaleingangsund eine Signalausgangsschaltung sowie eine in der Signalas gangs schaltung angeordnete Belastungsschaltung enthält, wobei die Belastungsschaltung einen ersten und einen zweiten MOS-Transistor (32, 34), die in Kaskode angeordnet sind, und Ausgleichsmittel (36, 38) enthält, mit deren Hilfe die Gate-Elektroden des ersten und des zweiten Transistors in Abhängigkeit von der Spannung über der Kaskodenanordnung vorgespannt werden, damit der scheinbare Differentialwiderstand der Kaskodenanordnung aufrechterhalten wird.
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite MOS-Transistor (32, 34) Verarmungs-n-Kanaltransistoren sind.
3. Verstärker nach Anspruch 2, dadurch gekennzeichnet,

daß die Ausgleichsmittel einen Anreicherungs-MOS-Transistor (36) und einen Verarmungs-MOS-Transistor (38) enthalten, deren Gates miteinander verbunden und mit den Gates des ersten und des zweiten Transistors (32, 34) gekoppelt sind, während die Drain des Anreicherungstransistors (36) mit der Source des Verarmungstransistors (38) und mit seinem eigenen Gate gekoppelt ist.
4. Verstärker nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Transistorverstärkerstufe eine durch ein sourcegekoppeltes Transistorenpaar gebildete Verstärkerschaltung ist, von der ein erster und ein zweiter Zweig mit-einer gemeinsamen Stromspeiseschaltung (62, 74) verbw den sind, daß der erste und der zweite Zweig je ein Verstärkungcelement mit einer ausgeglichenen Kaskodenbelastungsschaltung (64, 66) in der Ausgangsschaltung enthalten, und daß ein

PHB 32 605 - 2 -

^Ha/eg 909828/0705

ORIGINAL INSPECTED

Eingangssignal differentiell den Eingängen der Verstärkungselemente zugeführt wird.
5- Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß die durch das emittergekoppelte Transistorenpaar gebildete Verstärkerschaltung ein Gleichtaktrückkopplungssystem enthält.
6. Verstärker nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Ausgangsschaltungen des ersten und des zweiten Zweiges mit einer Schaltung (46) verbunden sind, die ihre Ausgangssignale zusammenfügt und ein einziges Niederspannungs-Ausgangssignal erzeugt.

PHB 32 605 - 3 -

909828/0705