JPS59151510A - Ｃ−ｍｏｓ負荷型増幅器 - Google Patents
Ｃ−ｍｏｓ負荷型増幅器Info
- Publication number
- JPS59151510A JPS59151510A JP58024558A JP2455883A JPS59151510A JP S59151510 A JPS59151510 A JP S59151510A JP 58024558 A JP58024558 A JP 58024558A JP 2455883 A JP2455883 A JP 2455883A JP S59151510 A JPS59151510 A JP S59151510A
- Authority
- JP
- Japan
- Prior art keywords
- load
- mos
- transistor
- differential amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 2
- 102100040853 PRKC apoptosis WT1 regulator protein Human genes 0.000 description 1
- 101710162991 PRKC apoptosis WT1 regulator protein Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＭＯＢ ）ランジスタを用匹、負荷をＣ−４０
８） ７ンジスタ構成とした増幅器に関するものである
。
８） ７ンジスタ構成とした増幅器に関するものである
。
近年、集積度の高いＭＯＢ ）ランジスタを用いてアナ
ログ信号を処理する集積回路（ＩＣ） 、大規模集積回
路（ＬＳＩ）が発表されている。テレビジｌン放送のゴ
ースト妨害を軽減するためにビデオ信号を波形等化する
ＣＯＤ ）ランスバーサルフィルタを内蔵したＬＳＩも
またＭＯ８アナログＬＳｊの１つである。このトランス
パーチルフィルタでは、アナログ信号を利得制御する回
路が使用されている。この中で、ゴーストは希望信号と
同極性のものばか）か逆極性のものもち、；ためこれを
除去するためには入力、ビデオ信号を同相、又は逆相で
利得制御する必要がｓｂ、利得制御回路への入力信号が
２つ必要である。この要求を満たすためには、ＩＣ化に
好適な１人力２出力の増幅器、すなわち同相信号と逆相
信号の２出力でア）、かつ、どちらも利得が等しい信号
を出力する増幅器が必要である。
ログ信号を処理する集積回路（ＩＣ） 、大規模集積回
路（ＬＳＩ）が発表されている。テレビジｌン放送のゴ
ースト妨害を軽減するためにビデオ信号を波形等化する
ＣＯＤ ）ランスバーサルフィルタを内蔵したＬＳＩも
またＭＯ８アナログＬＳｊの１つである。このトランス
パーチルフィルタでは、アナログ信号を利得制御する回
路が使用されている。この中で、ゴーストは希望信号と
同極性のものばか）か逆極性のものもち、；ためこれを
除去するためには入力、ビデオ信号を同相、又は逆相で
利得制御する必要がｓｂ、利得制御回路への入力信号が
２つ必要である。この要求を満たすためには、ＩＣ化に
好適な１人力２出力の増幅器、すなわち同相信号と逆相
信号の２出力でア）、かつ、どちらも利得が等しい信号
を出力する増幅器が必要である。
第１図は一般によく知られた抵抗器負荷の差動増幅器で
ある。１は電源（１圧＝＋Ｖｎｎ）、２および２１は負
荷抵抗、３は入力信号に対して逆相の信号を出力する出
力端子、３１は入力信号に対して同相の信号を出力する
出力端子、４は信号入力端子、４１は入力基準バイアス
電源（成田＝’＋ＶＢＢ）、５および５１は負荷駆動用
Ｎ−ＭＯＳトランジスタ、６は定電流源用のＮ−ＭＯＳ
トランジスタ、７はＭＯＳト９ンジスタ６のゲートバイ
アス′＃ＩＬ源である。
ある。１は電源（１圧＝＋Ｖｎｎ）、２および２１は負
荷抵抗、３は入力信号に対して逆相の信号を出力する出
力端子、３１は入力信号に対して同相の信号を出力する
出力端子、４は信号入力端子、４１は入力基準バイアス
電源（成田＝’＋ＶＢＢ）、５および５１は負荷駆動用
Ｎ−ＭＯＳトランジスタ、６は定電流源用のＮ−ＭＯＳ
トランジスタ、７はＭＯＳト９ンジスタ６のゲートバイ
アス′＃ＩＬ源である。
第１図の差動増幅器はリニアリティに優れてはいるが、
利得を得るためにも、消費電力を小さくするためにも負
荷抵抗の抵抗値は大きくする必要がアシ、この抵抗をＩ
Ｃチップ上に作るとチップ占有面積が大きくなシ、ＩＣ
化に不適当である。以下にこの事情について説明する。
利得を得るためにも、消費電力を小さくするためにも負
荷抵抗の抵抗値は大きくする必要がアシ、この抵抗をＩ
Ｃチップ上に作るとチップ占有面積が大きくなシ、ＩＣ
化に不適当である。以下にこの事情について説明する。
第２図は第１図の差動増幅器の直流入出力特性を示した
ものである。横軸は入力電圧Ｖｉｎ、縦軸は出力電圧Ｖ
ｏｕｔ、 Ｖｏ＋は逆相出力、ＶＯ２は同相出力の出力
信号を示して′おシ、逆相出力ＶＯＩと同相出力’Ｊｏ
２の交叉点において入力成田Ｖｉｎは入力基準バイアス
螺圧（＝＋ＶＢＢ ）となる。実際差動増幅器として使
用する範曲は逆相出力ｖｏ＋と同相出力ｖＬ１２とのク
ロスラインの部分であシここでの傾きが差動増幅器の利
得を示す。゛また逆相出力ｖＬ１１と同相出力ｖｏｚの
波形の傾きが常に一定であるために、入力波形に対する
出力波形の歪み、換言すればリニアリティは良好である
ことが示されている。しかし、利得と負荷抵抗値との関
係から、負荷抵抗値が問題となる。
ものである。横軸は入力電圧Ｖｉｎ、縦軸は出力電圧Ｖ
ｏｕｔ、 Ｖｏ＋は逆相出力、ＶＯ２は同相出力の出力
信号を示して′おシ、逆相出力ＶＯＩと同相出力’Ｊｏ
２の交叉点において入力成田Ｖｉｎは入力基準バイアス
螺圧（＝＋ＶＢＢ ）となる。実際差動増幅器として使
用する範曲は逆相出力ｖｏ＋と同相出力ｖＬ１２とのク
ロスラインの部分であシここでの傾きが差動増幅器の利
得を示す。゛また逆相出力ｖＬ１１と同相出力ｖｏｚの
波形の傾きが常に一定であるために、入力波形に対する
出力波形の歪み、換言すればリニアリティは良好である
ことが示されている。しかし、利得と負荷抵抗値との関
係から、負荷抵抗値が問題となる。
次式を用いて、これを説明する。
（１）式においてＡｖは成田利得（Ａｖ＝±Ｊｍ几Ｌ）
・・・・・・・・・（りであ夛、ｇｍは駆＠ ＭＯＳ
トランジスタの相互コンダクタンス、ｋＬｘｈは負荷抵
抗値、十符号は同相出力の場合でアシ、−符号は逆相出
力の場合である。（１）式より相互コンダクタンスｇｍ
Ｏ値は駆動ＭＯＳトランジスタによって決ま夛はぼ一定
であるので、大きな利得を得るためには抵抗値を大遣く
しなければならない。一般に数ｄＢ以上の利得を得るた
めには数にΩ以上の負荷抵抗が必要となる。この値の抵
抗をＩＣチップ上に作るとチップ占有面積が大きくなシ
、その上抵抗値もパラつくため、特性の良好な回路とな
らず、それ故抵抗を使用することはＩＣ化には不利であ
る。
・・・・・・・・・（りであ夛、ｇｍは駆＠ ＭＯＳ
トランジスタの相互コンダクタンス、ｋＬｘｈは負荷抵
抗値、十符号は同相出力の場合でアシ、−符号は逆相出
力の場合である。（１）式より相互コンダクタンスｇｍ
Ｏ値は駆動ＭＯＳトランジスタによって決ま夛はぼ一定
であるので、大きな利得を得るためには抵抗値を大遣く
しなければならない。一般に数ｄＢ以上の利得を得るた
めには数にΩ以上の負荷抵抗が必要となる。この値の抵
抗をＩＣチップ上に作るとチップ占有面積が大きくなシ
、その上抵抗値もパラつくため、特性の良好な回路とな
らず、それ故抵抗を使用することはＩＣ化には不利であ
る。
第６図は負荷抵抗のかわシにＮ−ＭＯＳ ）ランジスタ
を負荷として利用した差動増幅器である。
を負荷として利用した差動増幅器である。
図中において２２および２３は負荷用Ｎ−ＭＯ８）ラン
ジスタである。その他の符号で、４１図と同一の符号は
同一の機能を示すものである。第３図の差動増幅器の利
点としては負荷として抵抗を使用しないため、回路規模
が小さくできることである。しかし、第１図の差動増幅
器に比ベリニアリティが格段に劣っているという欠点が
ある。これを次に説明する。
ジスタである。その他の符号で、４１図と同一の符号は
同一の機能を示すものである。第３図の差動増幅器の利
点としては負荷として抵抗を使用しないため、回路規模
が小さくできることである。しかし、第１図の差動増幅
器に比ベリニアリティが格段に劣っているという欠点が
ある。これを次に説明する。
第４図には第６図の差動増幅器の直流入出力特性を示す
。横軸は入力成圧自ｎ１縦軸は出力・電圧Ｖｏｕｔであ
シ、ｖｆｆｇは逆相出力、ＶＯ４は同相出力の出力信号
である。出力′電圧はＳｉＯ’ｓとＶＤの交叉する所で
入力基準バイアス成田（＝ＶｎＢ）となる。第４図では
第２図の特性図と比較して横軸方向に関して非対称形の
グラフとなっている。つまシ逆相出力ｖｏｓ、同相出力
Ｖ’０４の傾きが一定でないために、入力成田の変化に
対し出力電圧の変化が一定とはならず、従ってｌＪニア
リテイは悪い。
。横軸は入力成圧自ｎ１縦軸は出力・電圧Ｖｏｕｔであ
シ、ｖｆｆｇは逆相出力、ＶＯ４は同相出力の出力信号
である。出力′電圧はＳｉＯ’ｓとＶＤの交叉する所で
入力基準バイアス成田（＝ＶｎＢ）となる。第４図では
第２図の特性図と比較して横軸方向に関して非対称形の
グラフとなっている。つまシ逆相出力ｖｏｓ、同相出力
Ｖ’０４の傾きが一定でないために、入力成田の変化に
対し出力電圧の変化が一定とはならず、従ってｌＪニア
リテイは悪い。
第５図は上記原因を説明するものであ夛、負荷用Ｎ−Ｍ
Ｏ８）ランジスタのオン抵抗特性を示す。横軸は負荷Ｍ
（ＪＳ ）ランジスタのドレイン。
Ｏ８）ランジスタのオン抵抗特性を示す。横軸は負荷Ｍ
（ＪＳ ）ランジスタのドレイン。
ソース間電圧ＶＤｓ 、縦軸はオン抵抗曲訃ｎを示す。
第３図の差動増幅器に入力信号が入ると駆動用ＭＯ８’
） ９ンジスタ５および５１のドレイン。
） ９ンジスタ５および５１のドレイン。
ソース間成田が喪化する。これにともない負荷ＭＯ８）
ランジスタ２２および２３のドレイン、ソース間電圧Ｖ
ＤＥＩも変化するが、Ｍ５図よシ負荷ＭＯＳトランジス
タのドレイン、ソース間１ｇ ＥＥｖｎｓが変化すると
、オン抵抗値も変化してしまい、従って入力電圧によっ
て負荷抵抗値が変化する。このため、（１）式よシ利得
は一定とはならず、第５図の差動増幅器のりニアリティ
は第゛１図の抵抗負荷の差動増幅器に比較して劣ってい
る。
ランジスタ２２および２３のドレイン、ソース間電圧Ｖ
ＤＥＩも変化するが、Ｍ５図よシ負荷ＭＯＳトランジス
タのドレイン、ソース間１ｇ ＥＥｖｎｓが変化すると
、オン抵抗値も変化してしまい、従って入力電圧によっ
て負荷抵抗値が変化する。このため、（１）式よシ利得
は一定とはならず、第５図の差動増幅器のりニアリティ
は第゛１図の抵抗負荷の差動増幅器に比較して劣ってい
る。
本発明の目的は、上述した従来技術の欠点をなくシ、リ
ニアリティに優れ、かつＭＯＳ）ランジスタ構成による
ＩＣ化に好適な増幅器を提供することにある。
ニアリティに優れ、かつＭＯＳ）ランジスタ構成による
ＩＣ化に好適な増幅器を提供することにある。
このような目的を達成するだめに、本発明では負荷をＣ
−ＭＯＳ）う／ジスタを使用しドレ、イン、ノース間電
圧ＶＤ［］の変化に対し負荷のオン抵抗値がほとんど変
化しないようにして、リニアティを良好とし、また、Ｃ
−ＭＯ８負荷トランジスタのゲートサイズを適当に選ぶ
ことによって消費′電力を小さくする。
−ＭＯＳ）う／ジスタを使用しドレ、イン、ノース間電
圧ＶＤ［］の変化に対し負荷のオン抵抗値がほとんど変
化しないようにして、リニアティを良好とし、また、Ｃ
−ＭＯ８負荷トランジスタのゲートサイズを適当に選ぶ
ことによって消費′電力を小さくする。
、次に図を参照し本発明の詳細な説明する。
第６図は本発明の一芙施例を示す回路図である。
同図において８および８１は負荷用Ｐ−↓ｖｌＯ８）ラ
ンジスタでら夛、その池の符号は第１図、第３図と同一
のものは同一の機能を示す。また、負荷用Ｐ−ＭＯＳト
ランジスタ８および８１とＮ −１１４０Ｓ ）ジンジ
スタ２２および２６はいわゆるＣ４ＵＳを構成し、これ
が差動増幅器の負荷となっている。
ンジスタでら夛、その池の符号は第１図、第３図と同一
のものは同一の機能を示す。また、負荷用Ｐ−ＭＯＳト
ランジスタ８および８１とＮ −１１４０Ｓ ）ジンジ
スタ２２および２６はいわゆるＣ４ＵＳを構成し、これ
が差動増幅器の負荷となっている。
比７図は、第６図の入出力特性を示したものであシ、横
軸を入力成田Ｖｉｎ、 縦軸を出力電圧Ｖ。
軸を入力成田Ｖｉｎ、 縦軸を出力電圧Ｖ。
としｖｏａは逆相出力、Ｖｏｉは同相出力の出力信号を
示す。第７図の特性図を従来技術の抵抗負荷差動増幅器
の入出力特性図、第２図と比較してみてほとんど同特性
であることがわかる。以下にこの理由について説明する
。
示す。第７図の特性図を従来技術の抵抗負荷差動増幅器
の入出力特性図、第２図と比較してみてほとんど同特性
であることがわかる。以下にこの理由について説明する
。
従来技術のＮ−１ＶＯ８）ランジスタフ荷の場合、第５
図より負荷のＮ−ＭＯ５）ッンジスタのオン抵抗値几０
ｎ−Ｎが入力信号の大きさによって変化してしまい、こ
れでは良好なｌＪ＝アリティは得られない。そこで、第
８図のようなオン抵抗特性を持ったＰ−ＭＯ８）ランジ
スタを負荷Ｎ−ｉ謹ＯＳトランジスタに並列に接続し負
荷をＣ−ＭＯ８化する。
図より負荷のＮ−ＭＯ５）ッンジスタのオン抵抗値几０
ｎ−Ｎが入力信号の大きさによって変化してしまい、こ
れでは良好なｌＪ＝アリティは得られない。そこで、第
８図のようなオン抵抗特性を持ったＰ−ＭＯ８）ランジ
スタを負荷Ｎ−ｉ謹ＯＳトランジスタに並列に接続し負
荷をＣ−ＭＯ８化する。
上述の方法により、Ｃ−ＭＯ８負荷のオン抵抗特性は第
９図のようにな〕、ドレ・イン、ソース間′４圧ＶＤＳ
の変化、換言すれば、入力＆王Ｖｉ１の変化によって抵
抗値はそれ程度化をせず、はぼ一定となる。この結果、
Ｃ−ｎ１Ｏ８負荷購成の差動増幅器は抵抗負荷の差動増
幅器と同等のＩＪ ニアリティを得ている。
９図のようにな〕、ドレ・イン、ソース間′４圧ＶＤＳ
の変化、換言すれば、入力＆王Ｖｉ１の変化によって抵
抗値はそれ程度化をせず、はぼ一定となる。この結果、
Ｃ−ｎ１Ｏ８負荷購成の差動増幅器は抵抗負荷の差動増
幅器と同等のＩＪ ニアリティを得ている。
第１０図は駆動Ｍｏｓトランジスタ、定′ば流源、ＶＯ
ＳトランジスタをＰ−ｍＯ３）ランジスタで構成し／ヒ
実施例である。第６図と同一番号は同一機能を示す。第
１０図において４２は大刀基準バイアス電源ＶＢＢ、
５２．５５ ｄ 負荷側６ 用ＯＰ−ＭＯ８トラｙ
シスタ、６１は足蹴流源用のＰ−ＭＯ８）ランジスタフ
１は６１のＭＯ８）ランジスタ用バイアス電源である。
ＳトランジスタをＰ−ｍＯ３）ランジスタで構成し／ヒ
実施例である。第６図と同一番号は同一機能を示す。第
１０図において４２は大刀基準バイアス電源ＶＢＢ、
５２．５５ ｄ 負荷側６ 用ＯＰ−ＭＯ８トラｙ
シスタ、６１は足蹴流源用のＰ−ＭＯ８）ランジスタフ
１は６１のＭＯ８）ランジスタ用バイアス電源である。
第１１図ｒｌｔＪ１０図の差動増幅器の直流入出力特性
を示したものである。縦軸は出力４王Ｖｏｕｔ横軸は入
力底圧ｖｉｕを、そしてＶｏｉは逆相出力ＶＯ８は同相
出力を示す。第１０図の差動増幅器ではＮ−ｒＡＯ８）
９ンジスタとは逆動作のＰ・−１謹ｏｓトランジスタを
駆動用と定゛成流源用ＭＯ８）ランジスタに使用するた
め、出方は第１１図のようにば流１圧１直が低くなるが
、リニアリティは第６図の差動増幅器と同各であシ、利
得もＣ−４ｉＱＳ負荷の、１４ＵＳ ） ７ンジスタの
ゲートサイズを適当に与えることで設定できる。消責這
カも第６図の場合と全く同様に小さくできる。
を示したものである。縦軸は出力４王Ｖｏｕｔ横軸は入
力底圧ｖｉｕを、そしてＶｏｉは逆相出力ＶＯ８は同相
出力を示す。第１０図の差動増幅器ではＮ−ｒＡＯ８）
９ンジスタとは逆動作のＰ・−１謹ｏｓトランジスタを
駆動用と定゛成流源用ＭＯ８）ランジスタに使用するた
め、出方は第１１図のようにば流１圧１直が低くなるが
、リニアリティは第６図の差動増幅器と同各であシ、利
得もＣ−４ｉＱＳ負荷の、１４ＵＳ ） ７ンジスタの
ゲートサイズを適当に与えることで設定できる。消責這
カも第６図の場合と全く同様に小さくできる。
第１２図は本発明をり／グルアングに；ｉｉｉ用した場
合の一実施列である。１はシ源、２２．８は負荷用Ｎ−
ｒＶｉ０ＢおよびＰ−ＭＯ８）ランジスタ、３は逆相信
号出力端子、４は信号大刀端子、５は負荷駆動用ｉＮ−
ＭＯ８）ランジスタである。
合の一実施列である。１はシ源、２２．８は負荷用Ｎ−
ｒＶｉ０ＢおよびＰ−ＭＯ８）ランジスタ、３は逆相信
号出力端子、４は信号大刀端子、５は負荷駆動用ｉＮ−
ＭＯ８）ランジスタである。
第１２図の反転増幅器は、従来、抵抗を負荷としていた
部分をＣ−ＭＯ８負荷に置き換えたものであり、Ｃ−Ｍ
Ｏ８Ｏ８負荷フォノ抵抗値３ｏｎａ ７％一定であるこ
とを用いている。従って、リニアリティは抵抗負荷の場
合とほぼ同等であシ、抵抗値はＣ−ＭＯ８負荷部分のＭ
Ｏ８）ランジスタのゲートサイズを適当に与えることで
設定でき、またゲートサイズを小さくすれば、Ｃ−ＭＯ
８抵抗値は大きくなシ、消費電力を減らすことができる
。
部分をＣ−ＭＯ８負荷に置き換えたものであり、Ｃ−Ｍ
Ｏ８Ｏ８負荷フォノ抵抗値３ｏｎａ ７％一定であるこ
とを用いている。従って、リニアリティは抵抗負荷の場
合とほぼ同等であシ、抵抗値はＣ−ＭＯ８負荷部分のＭ
Ｏ８）ランジスタのゲートサイズを適当に与えることで
設定でき、またゲートサイズを小さくすれば、Ｃ−ＭＯ
８抵抗値は大きくなシ、消費電力を減らすことができる
。
第１３図は第１２図の負荷駆動用ＭＯ８）ランジスタを
Ｐ−ＭＯ８）ランジスタとした反転増幅器である。５２
は負荷駆動用Ｐ−ＭＯ８トランジスタであフ、その他の
符号で第１２図と同一符号は同一機能を示すものである
。
Ｐ−ＭＯ８）ランジスタとした反転増幅器である。５２
は負荷駆動用Ｐ−ＭＯ８トランジスタであフ、その他の
符号で第１２図と同一符号は同一機能を示すものである
。
第１６図の反転増幅器もやはシ、負荷を抵抗負荷のかわ
シにオン抵抗の変動の少いＣ−ＭＯ８負荷を用いている
だめ、リニアリティは良好であシＣ−ＭＯＳ負荷のＭＯ
８）ランジスタのゲートサイズを適当に与えることで比
較的大きな抵抗値を得ることが可能である。
シにオン抵抗の変動の少いＣ−ＭＯ８負荷を用いている
だめ、リニアリティは良好であシＣ−ＭＯＳ負荷のＭＯ
８）ランジスタのゲートサイズを適当に与えることで比
較的大きな抵抗値を得ることが可能である。
以上の実施例の如り、従来の増幅器の抵抗負荷部分をＣ
−ＭＯ８負荷に置き換える事で、抵抗負荷の場合に準じ
たりニアリテイが得られ、またＣ −ＭＯＳ負荷の１Ｖ
ＯＳトランジスタのゲートサイズを適当に選定すれば大
きな抵抗が得られ、従って消費成力も小さくできる。そ
の上、ＭＯＳトランジスタによって大きな抵抗値が得ら
れているため、抵抗負荷の増幅器に比べＩＣ化の際の回
路規模は小さくすることができる。
−ＭＯ８負荷に置き換える事で、抵抗負荷の場合に準じ
たりニアリテイが得られ、またＣ −ＭＯＳ負荷の１Ｖ
ＯＳトランジスタのゲートサイズを適当に選定すれば大
きな抵抗が得られ、従って消費成力も小さくできる。そ
の上、ＭＯＳトランジスタによって大きな抵抗値が得ら
れているため、抵抗負荷の増幅器に比べＩＣ化の際の回
路規模は小さくすることができる。
本発明によれば、・負荷としてＣ−１ＶＯ８構成のＭＯ
８）ランジスタを用いることにより、比較的大きな負荷
抵抗値が簡易に得られると同時に、消費成力を小さくで
きる。また、Ｃ−ＭＯ８負荷はオ・ン抵抗値の変動が非
常に小さいために、抵抗負荷の場合とほぼ同等なる良好
なりニアリテイを得ることができる。さらに本発明の増
幅回路は＋ｄＯ８）ランジスタだけでできているために
チップサイズを、抵抗を用いた場合よシ大幅に小さくで
きる。
８）ランジスタを用いることにより、比較的大きな負荷
抵抗値が簡易に得られると同時に、消費成力を小さくで
きる。また、Ｃ−ＭＯ８負荷はオ・ン抵抗値の変動が非
常に小さいために、抵抗負荷の場合とほぼ同等なる良好
なりニアリテイを得ることができる。さらに本発明の増
幅回路は＋ｄＯ８）ランジスタだけでできているために
チップサイズを、抵抗を用いた場合よシ大幅に小さくで
きる。
Ｊ１図は従来の抵抗負荷差動増幅器の回路図第２図は第
１図の直流入出力特性を示す特性図第３図は負荷をＮ−
ＭＯ８）ランジスタとしだ差動増幅器の回路図、第４図
は第５図の直流入出力特性を示す特性図、第５図はＮ−
ｔｎＯ８；−ランジスタのオン抵抗特性を示す特性図、
第６図は本発明によるＣ−ＭＯ８負荷型差動増幅器の回
路図第７図は第６図の直流入出力特性を示す特性図第８
図／ｊ：Ｐ−・ＭＯ８）ランジスタのオン抵抗特性を示
す特性図、第９図はＣ−ＩＶＩＯ８トランジスタのオン
抵抗特性め特性図、第１０図は負荷をＣ−ＭＯ８で構成
し、その他の部分はＰ−ＩＶＩＯ８）ランジスタで構成
した差動増幅器の回路図、第１１図は第１０図の直流入
出力特性を示す特性図、第１２図は負荷をＣ−、ＭＯ８
とし駆動用Ｎ−ｒＡＯ８トランジスタを使用した反転増
幅器の回路図、第１３図は負荷をＣ−＋ＶＯ８とし、駆
動用にＰ−ＭＯ８）ランジスタを使用した反転増幅器を
示す回路図である。 １・・パ４源 ２．２１・・・負荷抵抗３
・・・逆相信号出力端子 ４・・・信号入力端子 ５．５１・・・駆動用Ｎ−ＭＯ８）ランジス、り６・・
・定電流源用Ｎ −ＩＶＩＯ８）ランジスタフ・・・定
電流源用バイアス′鑞源 ８．８１・・・Ｃ−ＭＯＳ負荷用Ｐ−ｔｌＯ８）ランジ
スタ２２．２３・・・負荷用Ｎ−ＭＯ８）ランジスタ３
１・・・同相信号出力端子 ４１．４２・・・入力基準バイアス１源５２．５３・・
・駆動用Ｐ−ＭＯ８）ランジスタロ１・・・定電流源用
Ｐ−ＩＶＩＯ８トランジスタ。 第 ／ 図 め２１２１ 第３図 褥４図 ｏｕｔ 第 ５圀 第 ６ 区 第７図 第 δ 図 第？ 図
１図の直流入出力特性を示す特性図第３図は負荷をＮ−
ＭＯ８）ランジスタとしだ差動増幅器の回路図、第４図
は第５図の直流入出力特性を示す特性図、第５図はＮ−
ｔｎＯ８；−ランジスタのオン抵抗特性を示す特性図、
第６図は本発明によるＣ−ＭＯ８負荷型差動増幅器の回
路図第７図は第６図の直流入出力特性を示す特性図第８
図／ｊ：Ｐ−・ＭＯ８）ランジスタのオン抵抗特性を示
す特性図、第９図はＣ−ＩＶＩＯ８トランジスタのオン
抵抗特性め特性図、第１０図は負荷をＣ−ＭＯ８で構成
し、その他の部分はＰ−ＩＶＩＯ８）ランジスタで構成
した差動増幅器の回路図、第１１図は第１０図の直流入
出力特性を示す特性図、第１２図は負荷をＣ−、ＭＯ８
とし駆動用Ｎ−ｒＡＯ８トランジスタを使用した反転増
幅器の回路図、第１３図は負荷をＣ−＋ＶＯ８とし、駆
動用にＰ−ＭＯ８）ランジスタを使用した反転増幅器を
示す回路図である。 １・・パ４源 ２．２１・・・負荷抵抗３
・・・逆相信号出力端子 ４・・・信号入力端子 ５．５１・・・駆動用Ｎ−ＭＯ８）ランジス、り６・・
・定電流源用Ｎ −ＩＶＩＯ８）ランジスタフ・・・定
電流源用バイアス′鑞源 ８．８１・・・Ｃ−ＭＯＳ負荷用Ｐ−ｔｌＯ８）ランジ
スタ２２．２３・・・負荷用Ｎ−ＭＯ８）ランジスタ３
１・・・同相信号出力端子 ４１．４２・・・入力基準バイアス１源５２．５３・・
・駆動用Ｐ−ＭＯ８）ランジスタロ１・・・定電流源用
Ｐ−ＩＶＩＯ８トランジスタ。 第 ／ 図 め２１２１ 第３図 褥４図 ｏｕｔ 第 ５圀 第 ６ 区 第７図 第 δ 図 第？ 図
Claims (1)
- １、 負荷素子と負荷駆動用素子とがＭＯＢ ）ランジ
スタとから構成された轡幅器において、負荷素子がＮ−
ＭＯＢ ）ランジスタとＰ−ＭＯＢ ）ラン
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58024558A JPS59151510A (ja) | 1983-02-18 | 1983-02-18 | Ｃ−ｍｏｓ負荷型増幅器 |
| DE8484101514T DE3463882D1 (de) | 1983-02-18 | 1984-02-14 | Mos-transistor amplifier |
| EP84101514A EP0121688B1 (en) | 1983-02-18 | 1984-02-14 | Mos-transistor amplifier |
| KR1019840000735A KR900000992B1 (ko) | 1983-02-18 | 1984-02-16 | Mos 트랜지스터 증폭기 |
| US06/581,271 US4563654A (en) | 1983-02-18 | 1984-02-17 | MOS-Transistor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58024558A JPS59151510A (ja) | 1983-02-18 | 1983-02-18 | Ｃ−ｍｏｓ負荷型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151510A true JPS59151510A (ja) | 1984-08-30 |
Family
ID=12141482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58024558A Pending JPS59151510A (ja) | 1983-02-18 | 1983-02-18 | Ｃ−ｍｏｓ負荷型増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4563654A (ja) |
| EP (1) | EP0121688B1 (ja) |
| JP (1) | JPS59151510A (ja) |
| KR (1) | KR900000992B1 (ja) |
| DE (1) | DE3463882D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372207A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 差動増幅回路 |
| JP2005223627A (ja) * | 2004-02-05 | 2005-08-18 | Asahi Kasei Microsystems Kk | 演算増幅回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4641194A (en) * | 1984-08-27 | 1987-02-03 | Rca Corporation | Kinescope driver in a digital video signal processing system |
| EP0237605B1 (de) * | 1986-03-21 | 1989-05-31 | Deutsche ITT Industries GmbH | Differenzverstärker mit N-Kanal-Isolierschicht-Feldeffekttransistoren |
| US4841254A (en) * | 1987-05-29 | 1989-06-20 | International Business Machines Corp. | CMOS precision gain amplifier |
| EP0757861B1 (en) * | 1994-04-29 | 1998-12-30 | Analog Devices, Inc. | Charge redistribution analog-to-digital converter with system calibration |
| US5600275A (en) * | 1994-04-29 | 1997-02-04 | Analog Devices, Inc. | Low-voltage CMOS comparator with offset cancellation |
| US5600322A (en) * | 1994-04-29 | 1997-02-04 | Analog Devices, Inc. | Low-voltage CMOS analog-to-digital converter |
| US5668551A (en) * | 1995-01-18 | 1997-09-16 | Analog Devices, Inc. | Power-up calibration of charge redistribution analog-to-digital converter |
| US5621409A (en) * | 1995-02-15 | 1997-04-15 | Analog Devices, Inc. | Analog-to-digital conversion with multiple charge balance conversions |
| US5798660A (en) * | 1996-06-13 | 1998-08-25 | Tritech Microelectronics International Pte Ltd. | Cascoded differential pair amplifier with current injection for gain enhancement |
| JPH11251848A (ja) * | 1998-03-05 | 1999-09-17 | Nec Corp | チューナブルｍｏｓ線形トランスコンダクタンス・アンプ |
| US6909310B2 (en) * | 2003-01-30 | 2005-06-21 | Agilent Technologies, Inc. | CMOS controlled-impedance transmission line driver |
| JP2017112537A (ja) * | 2015-12-17 | 2017-06-22 | シナプティクス・ジャパン合同会社 | インバータ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341057A (en) * | 1976-09-26 | 1978-04-14 | Masao Takagi | Drainage treating method |
| JPS5648985A (en) * | 1979-09-12 | 1981-05-02 | Butterworth System Inc | Sealing device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3913026A (en) * | 1974-04-08 | 1975-10-14 | Bulova Watch Co Inc | Mos transistor gain block |
| GB1592800A (en) * | 1977-12-30 | 1981-07-08 | Philips Electronic Associated | Linear amplifier |
-
1983
- 1983-02-18 JP JP58024558A patent/JPS59151510A/ja active Pending
-
1984
- 1984-02-14 DE DE8484101514T patent/DE3463882D1/de not_active Expired
- 1984-02-14 EP EP84101514A patent/EP0121688B1/en not_active Expired
- 1984-02-16 KR KR1019840000735A patent/KR900000992B1/ko not_active IP Right Cessation
- 1984-02-17 US US06/581,271 patent/US4563654A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341057A (en) * | 1976-09-26 | 1978-04-14 | Masao Takagi | Drainage treating method |
| JPS5648985A (en) * | 1979-09-12 | 1981-05-02 | Butterworth System Inc | Sealing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372207A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 差動増幅回路 |
| JP2005223627A (ja) * | 2004-02-05 | 2005-08-18 | Asahi Kasei Microsystems Kk | 演算増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4563654A (en) | 1986-01-07 |
| DE3463882D1 (de) | 1987-06-25 |
| KR900000992B1 (ko) | 1990-02-23 |
| EP0121688A1 (en) | 1984-10-17 |
| EP0121688B1 (en) | 1987-05-20 |
| KR840008091A (ko) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326878B1 (ko) | 증폭회로 | |
| JPS59151510A (ja) | Ｃ−ｍｏｓ負荷型増幅器 | |
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| US6518906B2 (en) | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage | |
| JP3204690B2 (ja) | マルチモード入力回路 | |
| JPH0113766B2 (ja) | ||
| JPH06216666A (ja) | 差動増幅器 | |
| US7068090B2 (en) | Amplifier circuit | |
| JPH06164258A (ja) | オフセットキャンセル回路付増幅回路 | |
| JPH02188024A (ja) | レベルシフト回路 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JP2004129276A (ja) | トラックアンドホールド回路 | |
| JPH06283944A (ja) | 電圧電流変換回路 | |
| JP2776285B2 (ja) | 電流スイッチ回路 | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JP2642255B2 (ja) | サンプルホールド回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| JPH0618305B2 (ja) | 演算増幅回路 | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JPS62121A (ja) | シユミツトトリガ回路 | |
| JP2000252769A (ja) | プッシュプル型増幅回路 | |
| JPS6390916A (ja) | アナログスイツチ |