ITTO20010538A1 - Amplificatore operazionale in classe ab ad elevato guadagno e basso tempo di assestamento. - Google Patents

Description

D E S C R I Z I O N E

del brevetto per invenzione industriale

La presente invenzione si riferisce ad un amplificatore operazionale in classe AB ad elevato guadagno e basso tempo di assestamento.

Come è noto, la rapidità e l'accuratezza sono requisiti di primaria importanza in numerosissimi circuìti elettronici di tipo analogico, ma l'ottimizzazione di entrambe pone dei problemi, in quanto occorre soddisfare esigenze contrastanti. Infatti, in applicazioni come, ad esempio, circuiti a condensatori commutati, campionatori e convertitori analogico-digitale di tipo algoritmico, sigma-delta o "pipeline", la rapidità e l'accuratezza dipendono dal comportamento in transitorio degli amplificatori operazionali presenti. In particolare, la rapidità richiede sia un'elevata frequenza di taglio, sia un comportamento sostanzialmente del tipo a singolo polo, mentre per migliorare 1'accuratezza occorre aumentare il guadagno in continua. L'esigenza di innalzare la frequenza di taglio porta a sviluppare amplificatori a singolo stadio, preferibilmente realizzati mediante transistori MOS a canale corto con elevate correnti di polarizzazione; al contrario, per ottenere un elevato guadagno in continua è preferibile utilizzare amplificatori multistadio, realizzati mediante transistori MOS a canale lungo con basse correnti di polarizzazione.

Per cercare di ovviare a tali problemi, sono state proposte alcune soluzioni, come, ad esempio l'impiego di stadi a doppio o triplo "cascode". Tuttavia, gli stadi a doppio "cascode", pur non degradando le prestazioni in alta frequenza, non permettono di raggiungere valori di guadagno in continua sufficientemente elevati; gli stadi a triplo "cascode", invece, consentono di ottenere un guadagno soddisfacente, ma limitano pesantemente sia il margine di fase, sia la dinamica di uscita degli amplificatori operazionali e quindi possono essere utilizzati solo in un ristretto ambito di applicazioni.

In alternativa, è possibile effettuare una polarizzazione dinamica degli stadi a transconduttanza, riducendo le correnti di polarizzazione in funzione del tempo. In questo caso, però, i circuiti terminano l'assestamento in modo molto lento e quindi non sono adatti a essere impiegati per applicazioni in alta frequenza. Una terza soluzione è stata proposta in "A Fast Settling CMOS Op Amp for SC Circuits with 90-dB DC Gain", di K.. Bult e G.J.G.M. Geelen, IEEE Journal of Solid-State Circuits, Voi. 25, N. 6, pagg. 1379-1384. In questo caso, in uno stadio di tipo "cascode" vengono utilizzati stadi elevatori di guadagno per aumentare il guadagno complessivo dell'amplificatore operazionale fino a livelli piuttosto elevati (circa 90 dB), garantendo un'alta frequenza di taglio. Un limite di questa soluzione è però dato dall'introduzione di una coppia polo-zero nella banda utile dell'amplificatore operazionale. Come è noto, la costante di tempo della coppia polo-zero deve essere inferiore alla costante di tempo principale, che determina la frequenza di taglio, altrimenti le prestazioni in frequenza possono essere significativamente degradate. Tale vincolo è svantaggioso soprattutto quando nello stesso circuito sono presenti numerosi amplificatori operazionali, aventi diverse condizioni di lavoro (ad esempio diversi carichi capacitivi e/o resistivi). In questo caso, infatti, le condizioni da imporre perché in ogni amplificatore operazionale la costante di tempo della coppia polo-zero sia minore della rispettiva costante di tempo principale possono far sì che i tempi di assestamento degli amplificatori operazionali stessi non siano uniformi. Di conseguenza, possono verificarsi fenomeni non lineari che, ad esempio nel caso dei convertitori analogicodigìtale di tipo sigma-delta, rischiano di compromettere l'accuratezza dell'intero dispositivo.

Scopo della presente invenzione è realizzare un amplificatore operazionale che sia privo degli inconvenienti descritti.

Secondo la presente invenzione viene realizzato un operazionale in classe AB ad elevato guadagno e basso tempo di assestamento, come definito nella rivendicazione 1.

Per una migliore comprensione dell'invenzione, ne viene ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:

- la figura 1 illustra uno schema circuitale semplificato di un amplificatore operazionale secondo la presente invenzione;

- la figura 2 illustra uno schema equivalente per piccoli segnali di una parte dell'amplificatore operazionale di figura 1; e

- le figure 3-5 mostrano andamenti di grandezze relative all'amplificatore operazionale di figura 1.

Con riferimento alla figura 1, un amplificatore operazionale 1 con topologia completamente differenziale è realizzato a partire da uno stadio amplificatore del tipo descritto in "A High-Performance Micropower Switched Capacitor Filter", di R. Castello, P.R. Gray, in IEEE Journal of Solid-State Circuits, Voi. sc-20, N.

6, pagg. 1122-1132.

In particolare, l'amplificatore operazionale 1, avente un primo e un secondo terminale di ingresso 2a, 2b e un primo e un secondo terminale di uscita 3a, 3b, comprende un primo, un secondo, un terzo e un quarto ramo di amplificazione 5, 6, 7, 8, fra loro collegati in modo da formare un circuito simmetrico. In dettaglio, il primo e il secondo ramo di amplificazione 5, 6 presentano rispettivi terminali di connessione collegati a un primo nodo di massa virtuale 15, mentre il terzo e il quarto ramo di amplificazione 7, 8 presentano rispettivi terminali di connessione collegati a un secondo nodo di massa virtuale 16.

Inoltre, ciascuno dei rami di amplificazione 5-8 comprende uno transistore di ingresso 10, il cui terminale di pozzo forma il terminale di connessione del rispettivo ramo di amplificazione 5-8, un circuito a specchio di corrente 11, un transistore di uscita 12, uno stadio elevatore di guadagno 13 e un condensatore di compensazione 14, avente capacità Cpz.

Più in dettaglio, ogni circuito a specchio di corrente 11 presenta un primo terminale 11a, collegato al terminale di sorgente del rispettivo transistore di ingresso 10, e un secondo terminale 11b, collegato al terminale di sorgente del rispettivo transistore di uscita 12. Inoltre, i transistori di ingresso 10 sono di tipo NMOS nel primo e nel terzo ramo di amplificazione 5, 7 e di tipo PMOS nel secondo e nel quarto ramo di amplificazione 6, 8; i transistori formanti i circuiti a specchio di corrente 11 e i transistori di uscita 11 sono tutti di tipo PMOS nel primo e nel terzo ramo di amplificazione 5, 7 e di tipo NMOS nel secondo e nel quarto ramo di amplificazione 6, 8. I terminali di porta dei transistori di ingresso 10 del primo e del terzo ramo di amplificazione 5, 7 sono collegati al primo, rispettivamente al secondo ingresso 2a, 2b dell'amplificatore operazionale 1 e ricevono una prima, rispettivamente una seconda tensione di ingresso VI, V2 . I circuiti a specchio di corrente 11 dei rami di amplificazione 5, 7 presentano terminali di alimentazione Ile collegati a una prima linea di alimentazione 20, fornente una tensione di alimentazione superiore Vcc.

I terminali di porta dei transistori di ingresso 10 del secondo e del quarto ramo di amplificazione 6, 8 formano un primo, rispettivamente un secondo terminale di polarizzazione 22a, 22b e ricevono una prima, rispettivamente una seconda tensione di polarizzazione VB1, VB2. I circuiti a specchio di corrente 11 dei rami di amplificazione 6, 8 presentano terminali di alimentazione Ile collegati a una seconda linea di alimentazione 23, fornente una tensione di alimentazione inferiore Vss.

Ciascuno degli stadi elevatori di guadagno 13, descritti ad esempio nell'articolo di Bult e Geelen già citato e preferibilmente comprendenti circuiti di tipo "folded cascode", ha un primo ingresso 13a ricevern e una rispettiva tensione di riferimento VR1, VR2, un secondo ingresso collegato al terminale di sorgente del rispettivo transistore di uscita 12 e un'uscita collegata al terminale di porta dello stesso transistore di uscita 12.

I condensatori di compensazione 14 sono collegati fra i terminali di porta e di pozzo dei rispettivi transistori di uscita 11.

Infine, i terminali di uscita 3a, 3b, ai quali sono collegati i terminali di pozzo del primo e del quarto ramo si amplificazione 5, 8 e, rispettivamente, del secondo e del terzo ramo di amplificazione 6, 7, sono a loro volta collegati a rispettivi resistori di carico 25 aventi conduttanza Go e condensatori di carico 26 aventi capacità Co.

La presenza dei condensatori di compensazione 14 permette sostanzialmente di eliminare gli effetti dovuti alla coppia polo-zero in banda passante, come di seguito mostrato.

In figura 2 è illustrato uno schema equivalente per piccoli segnali del primo ramo di amplificazione 5; data la struttura simmetrica dell'amplificatore operazionale 1, le considerazioni che verranno proposte si possono estendere immediatamente anche agli altri rami di amplificazione 6-8. Per semplicità, qui si suppone, senza che ciò possa essere considerato limitativo, che lo stadio elevatore di guadagno 13 sia composto da un solo transistore PMOS avente terminale di pozzo collegato al terminale di porta del transistore di uscita 18 e terminale di porta collegato al secondo terminale 11a del circuito a specchio di corrente 11. Inoltre, il primo nodo di massa virtuale 15 e la linea di alimentazione 20, la cui tensione non varia, sono qui rappresentati mediante una linea di riferimento 27 a potenziale costante.

In particolare, in figura 2 sono mostrati: relativamente al transistore di ingresso 10, un resistore 10a avente conduttanza di canale gd1, un generatore a transconduttanza 10b fornente una corrente Idi pari a gm1*VI1, dove gm1 è la transconduttanza del transistore di ingresso 10, e un condensatore parassita porta-pozzo 10c avente capacità Cov1;

relativamente allo specchio di corrente 11, un resistore lld avente conduttanza gm, e un generatore a transconduttanza 11e, anch'esso fornente la corrente Id1;

relativamente al transistore di uscita 12, un resistore 12a avente conduttanza di canale gd2, un generatore a transconduttanza 12b fornente una corrente Id2 pari a gm2*Vgs2, dove gm2 e Vgs2 sono la transconduttanza e, rispettivamente, la tensione porta-sorgente del transistore di uscita 12, un generatore a transconduttanza 12c fornente una corrente Ibs2 pari a n*gm2*Vbs2 (Vbs2 essendo la tensione sorgente-substrato del transistore di uscita 12) e un condesatore parassita porta-pozzo 12d avente capacità Cov2;

relativamente al transistore formante lo stadio elevatore di guadagno 13, un resistore 13a avente conduttanza di canale gd3 e un generatore a transconduttanza 13b fornente una corrente Id3 pari a gm3*Vgs3, dove gm3 e Vgs3 sono la transconduttanza e, rispettivamente, la tensione porta-sorgente del transistore formante lo stadio elevatore di guadagno 13;

il condensatore di compensazione 14, collegato fra i terminali di porta e di pozzo del transistore di uscita 12;

un condensatore parassita 30 di capacità Cl, disposto fra il terminale di sorgente del transistore di uscita 12 e la linea di riferimento 27;

un condensatore parassita 31 di capacità C2 disposto fra i terminali di porta e di pozzo del transistore formante lo stadio elevatore di guadagno 13;

un condesatore parassita 32 di capacità C3, disposto fra i terminali di pozzo e sorgente del transistore formante lo stadio elevatore di guadagno 13;

un generatore di tensione 34 fornente la prima tensione di ingresso V1; e

il resistore di carico 25 e il condensatore di carico 26.

Inoltre, in figura 2 è indicato un circuito a doppio bipolo 35 avente tensione di ingresso Vy1, tensione di uscita Vy1 e matrice di ammettenza Yij definita dalle seguenti equazioni:

Y11 = gd1 jω (C2 C1)

Y22 = gd3 jω(C3 C2)

Y12 = - jω C2

Y21 = - jωC2 gm3

Le equazioni del circuito di figura 2 sono le seguenti :

in cui le grandezze A e B sono definite dalle relazioni:

In figura 3 è mostrato il luogo delle radici del circuito di figura 2 al variare della capacità di compensazione Cpz. In particolare, si osserva che per valori della capacità di compensazione Cpz prossimi a un valore CpzO, il polo P e lo zero Z che formano la coppia polo-zero in banda passante si compensano. In questo modo, l'effetto della coppia polo-zero viene in pratica annullato e l'andamento della tensione di uscita Voi è sostanzialmente del tipo a singolo polo (un discorso analogo vale per la tensione di uscita Vo2). Ciò risulta chiaro dalle figure 4 e 5, che mostrano sperimentalmente l'andamento della tensione di uscita Voi in risposta a una tensione di ingresso a gradino e, rispettivamente, i diagrammi di Bode dell'ampiezza A e della fase F quando viene impiegato un condensatore di compensazione 14 di capacità pari a CpzO.

L'invenzione consente dunque di impiegare stadi elevatori di guadagno evitando i problemi legati alla presenza di una coppia polo-zero nella banda utile dell'amplificatore operazionale 1: in particolare, anche in dispositivi che richiedono l'impiego di numerosi amplificatori operazionali, è possibile ottenere tempi di assestamento uniformi, in modo da non compromettere l'accuratezza dei dispositivi stessi. Inoltre, le prestazioni di ogni singolo amplificatore operazionale vengono migliorate, in quanto è possibile ottenere guadagni in continua molto elevati (dell'ordine di 110-120 dB) e frequenze di taglio superiori a 250 MHz.

Claims (4)

1. R I V E N D I C A Z I O N I 1. Circuito amplificatore in classe AB comprendente almeno un primo ramo di amplificazione (5) includente : un transistore di ingresso (10); un transistore di uscita (12), avente terminale di sorgente collegato a detto transistore di ingresso (10) e terminale di pozzo collegato a un primo terminale di uscita (3a); e uno stadio elevatore di guadagno (13) avente un ingresso e un'uscita collegati al terminale di sorgente e, rispettivamente, a un terminale di porta di detto transistore di uscita (12); caratterizzato dal fatto di comprendere almeno un condensatore di compensazione (41) collegato fra detto terminale di porta e detto terminale di pozzo di detto transistore di uscita (12).
2. 2. Circuito amplificatore secondo la rivendicazione 1, caratterizzato dal fatto che detto almeno un ramo di amplificazione (5) comprende un circuito a specchio di corrente (11) avente un primo terminale (11a) collegato a un terminale di pozzo di detto transistore di ingresso (10) e un secondo terminale (11b) collegato al terminale di sorgente di detto transistore di uscita
3. 3. Circuito amplificatore secondo la rivendicazione 1 o 2, caratterizzato dal fatto di comprendere un secondo terminale di uscita (3b) e, inoltre, un secondo, un terzo e un quarto ramo di amplificazione (6, 7, 8), ciascuno includente rispettivi transistori di ingresso (10), transistori di uscita (11), stadi elevatori di guadagno (12) e condensatori di compensazione (14); detti primo, secondo, terzo e quarto ramo di amplificazione (5, 6, 7, 8) essendo fra loro collegati a coppie in modo da formare un circuito simmetrico con topologia completamente differenziale.
4. 4. Circuito amplificatore in classe AB, sostanzialmente come descritto con riferimento alle figure annesse .