-
Gebiet der
Erfindung
-
Diese
Erfindung betrifft allgemein das Stabilisieren der betrieblichen
Leistungsfähigkeit
von MOS-Schaltungen und insbesondere das Minimieren von Beschränkungen
der Leistungsfähigkeit
und Zuverlässigkeit
von Kaskoden-Verstärkerschaltungen, die
durch übermäßigen Substrat-Strom
bewirkt werden, der durch heiße
Elektronen von hohen Drain/Source-Spannungen hervorgerufen wird.
-
Hintergrund
-
Bei
MOS-Verstärker-
und Stromspiegelschaltungen kann in Transistoren, die bis in ihren
Sättigungsbereich
hinein mit einer Vorspannung belegt sind, ein unerwünschter
Substrat-Strom auftreten, der durch eine Stoß-Ionisierung (aufgrund des
sogenannten "heiße-Elektronen"-Effekts) entsteht. Stoß-Ionisierung
im MOSFET-Kanal ist in der Literatur beschrieben und ist den Entwicklern
von Schaltungen allgemein bekannt.
-
Ein
physikalisches Modell dieses Effekts ist in einem n-Kanal-Transistor 300 mit
einer einzigen p-Wanne in 3 dargestellt.
Der Transistor 300 ist als bis zur Sättigung mit einer Vorspannung
belegt dargestellt, das heißt,
die Inversionsschicht 302 unter dem Gate-Oxid 304 endet
vor dem Rand der tatsächlichen
Drain-Diffusion 306 an einem Abschnürpunkt (pinch-off-point) 308.
Dieser Abschnürpunkt 308 tritt bei
einer Drain/Source-Spannung (Vds) von Vdssat auf. Der Drain-Strom
ID steigt relativ langsam, wenn die Drain/Source-Spannung
Vds über
Vdssat hinaus ansteigt. Die Position des Abschnürpunkts 308 ist vom
Rand der Drain-Diffusion 306 versetzt gezeigt, was dann
eintritt, wenn Vds größer ist
als Vdssat.
-
Bei
konstanter Gate/Source-Spannung Vgs verlagert sich der Abschnürpunkt 308 bei
steigender Vds relativ wenig. Folglich ändert sich der Drain-Strom
ID ebenfalls relativ wenig. Dies ist in den V-I-Charakteristiken
von 5 gezeigt, in der die ID-Vds-Betriebscharakteristik
zeigt, dass der Transistor in einem von zwei Bereichen betrieben
wird, dem Trioden-Bereich mit geringer Drain/Source-Impedanz und
dem Sättigungsbereich
mit hoher Drain/Source-Impedanz.
-
Über Vdssat
hinaus fällt
in dem Transistorbereich zwischen dem Inversionsschichtende 308 und dem
Rand der Drain-Diffusion 306 nahezu das gesamte erhöhte Spannungspotential
zwischen Drain und Source ab. Bei ausreichend hoher Vds kann das elektrische
Feld in dem Verarmungsbereich zwischen der Inversionsschicht 302 und
dem Rand der Drain-Diffusion 306 bewirken, dass Elektronen
vom Ende der Inversionsschicht 308 zum Rand der Drain-Diffusion 306 strömen (d.h.
in den Verarmungsbereich), um zusätzliche Energie zu gewinnen.
Bei ausreichender zusätzlicher
Energie bewirken die freien Träger
im Verarmungsbereich eine Stoßlonisierung
und erzeugen zusätzliche
weitere Träger
(Elektronen-Loch-Paare 320).
-
Diese
zusätzlichen
freien Träger 320 werden durch
das starke elektrische Feld aus dem Verarmungsbereich herausgespült. Einige
der sich daraus ergebenden freien Löcher strömen als Majoritätsträger in den
P-Typ-Substrat-Bereich und erzeugen einen Substrat-Strom Isub, der
wie in 4 gezeigt mit Vds ansteigt. Einige der freien
Elektronen werden als Majoritätsträger in den
N-Typ-Drain-Bereich gespült und
addieren sich zu dem Drain-Strom Ids. Diese beiden Ladungsträgerströme erscheinen
als zusätzliche Komponente
Isub des Gesamtstroms an den Drain- und Substrat-Anschlüssen.
-
Einen
empirischen Ausdruck für
den Stoß-lonisierungs-Substrat-Strom
Isub erhält
man durch: Isub = K1 (Vds B Vdssat)*Id*(exp[–[K2/(Vds-Vdssat)]]), wobei
K1 und K2 prozessabhängige
Parameter sind und Vdssat der Wert von Vds ist, bei dem die Drain-Charakteristiken
in den Sättigungsbereich
eintreten. Wie in 4 dargestellt haben bei normalen Betriebsbedingungen
MOS-Vorrichtungen einen Substrat-Strom von im wesentlichen Null
(nur den Leckstrom des mit einer umgekehrten Vorspannung belegten
Drain/Source-Verarmungsbereichs). Der Effekt ist in PMOS-Vorrichtungen
allgemein von erheblich geringerer Bedeutung, da die Löcher geringerer
Mobilität
im Verarmungsbereich weniger effizient bei der Erzeugung von Loch-Elektronen-Paaren sind
als die Elektronen größerer Mobilität.
-
Differenziert
man diesen Ausdruck hinsichtlich der Drain-Spannung, erhält man die
Kleinsignal-Ableitungskonduktanz (gdb) von
Drain zu Substrat:
-
-
Das
Ersetzen von ISUB durch den vorhergehenden
Ausdruck und das Neuanordnen der Faktoren ergibt: gdb
= K2 K1(Vds-Vdssat)-1(exp[–[K2/(Vds-Vdssat)]].
-
2 veranschaulicht
ein Diagramm (plot) von gdb und ihrer Inversen
rdb für
einen typischen NMOS-Transistor. rdb ist
der äquivalente
Substrat-Strom-Drain/Körper-Ausgangswiderstand,
der sich parallel zum normalen Transistor-Ausgangswiderstand r0 ergeben würde. rdb ist
für einen
typischen NMOS-Transistor mit K1 = 5 V^–1 und K2 = 30V berechnet und
in Abhängigkeit
von einer normalisierten Drain/Source-Spannung Vds-Vdssat dargestellt. Ebenfalls
dargestellt ist die äquivalente
Ausgangskonduktanz gdb, die das Inverse
von rdb ist. Das extrem nichtlineare Verhalten
von Isub bewirkt, dass die parallele Kombination von rdb und
r0 bei Drain-Spannungen von etwa Vdssat
und darunter im wesentlichen gleich r0 ist,
da rdb um viele Größenordnungen größer ist
als der typische r0.
-
Bei
Momentan-Drain/Source-Spannungen, die nicht viel höher als
ein geringes Mehrfaches von Vdssat sind, kann jedoch die Ausgangsimpedanz des
Transistors vollständig
durch rdb dominiert werden. Dies ist ein Beispiel dafür, wie momentane
oder kumulative Veränderungen
des durch heiße
Elektronen induzierten Substrat-Stroms
die Höhe
und/oder die Variabilität
der Vorrichtungscharakteristiken beeinflussen können. Dieser Einfluss kann
die Möglichkeit,
die gewünschte
Leistung der Schaltungsfunktionsweise zu erreichen oder aufrechtzuerhalten,
begrenzen und manchmal vereiteln.
-
Da
sich die Momentan-Drain/Source-Spannung des Transistors während des
Betriebs verändert,
variiert auch der Momentan-Wert des Substrat-Stroms, wodurch sich
eine Veränderung
der Kleinsignal-Ausgangskonduktanz ergibt. Abhängig vom Arbeitspunkt und dem
Schwanken der Ausgangsspannung der Kaskodenschaltung (zwischen der
maximal erforderlichen Ausgangsspannung und der minimal möglichen
Ausgangsspannung) kann der Substrat-Strom Isub stark variieren.
Isub kann von einem Wert im wesentlichen gleich Null bei geringem
und moderatem Vds zu einem Wert variieren, der einen erheblichen
Teil des gesamten Drain-Stroms darstellt, wenn sich die Momentan-Vds der
maximal erforderlichen Ausgangsspannung nähert oder einen kritischen
Wert übersteigt.
Der kritische Wert von Vds (Vds = Vcrit) für die Entstehung von signifikantem
Isub (d.h. Vds = Vcrit) hängt
von der verfügbaren
Versorgungsspannung, der jeweiligen Schaltungsfunktion und dem (den)
entscheidenden Leistungsfaktor(en), der Transistortechnologie, den
Transistorabmessungen (vor allem Kanallänge) und den Vorspannungs-
und Signalpegeln ab. Ein stark nichtlineares Schaltungsverhalten
kann abhängig
vom Pegel der Ausgangsspannung auftreten. Wenn die Größe des Substrat-Stroms
oder die Größe der Stromveränderung
wesentlich im Vergleich mit dem erwarteten Drain-Strom oder der normalen Drain-Strom-Veränderung
ist, dann kann dies die funktionale Leistung, das Verhalten und
die Zuverlässigkeit
der Schaltung nachteilig beeinflussen.
-
Dieser
kritische Wert Vcrit ist abhängig
von den Einzelheiten der Transistor-Konstruktion, der Größe der Momentan-Unterschiede
zwischen Drain-, Gate-, Source- und
Substrat-Spannungen und dem Drain-Strom. Die Größe des Substrat-Stroms ist
eine stark nichtlineare Funktion der Spannungsdifferenzen und des
Stroms und kann bei sehr kleinen Veränderungen in den Momentan-Anschlussspannungen um Größenordnungen
variieren. Der Substrat-Strom wird am stärksten durch die Drain/Source-Spannung Vds
beeinflusst, sobald sich Vds dem jeweiligen Vcrit für die Transistor-Technologie,
-Geometrie und Schaltungsspannungsbedingungen nähert.
-
Die
Leistung einer Schaltung kann durch dieses völlig nichtlineare Verhalten
des Isub vorzugsweise auf zwei Arten beeinflusst werden. Zunächst kann
die radikale Veränderung
von ISUB eine oder mehrere ausgewählte Charakteristiken
der Schaltungsleistung (Vorspannungsstrom, Schaltspannungsschwellwert,
Schaltzeitverzögerung,
Verstärkung,
Verzerrungen, Rauschen und ähnliches)
begrenzen. Ein kurzzeitiges Ansteigen von ISUB bei
einer hohen Vds-Spannung über
den kritischen Wert Vcrit bewirkt eine nicht akzeptable kurzzeitige
Veränderung
eines elektrischen Vorrichtungsparameters gegenüber seinem nominalen Entwurfswert.
Zweitens können
kumulative Veränderungen
oder Abweichungen bezüglich
eines elektrischen Parameters der Vorrichtung, z.B. Parameter wie
Schwellspannung, Transkonduktanz, Leckstrom und ähnliches, die Leistung der
Schaltung beeinflussen. Ausreichende Verschiebungen der Parameter
der Vorrichtung können eine
entsprechende Verringerung der durchschnittlichen Zeit bis zum Ausfall
(Mean-Time-Before-Failure - MTBF) für Schaltungen eines gegebenen
Typs, d.h. verminderte Zuverlässigkeit,
bewirken.
-
Eine
Schaltung, die eine Vorrichtung mit einem oder mehreren elektrischen
Parameter(n) aufweist, die sich bei geringen Veränderungen der Signalspannung
oder des Ausgangsspannungspegels im wesentlichen unabhängig von
der Gate-Source-Steuerspannung
rasch verändern,
kann ebenfalls unakzeptable Leistungsveränderungen der Schaltung an
den Tag legen, z.B. nichtlineare Verstärkung, Verzerrung, Impedanz-Fehlanpassung
und ähnliches.
-
Die
Langzeiteffekte von übermäßigem Substrat-Strom
zeigen sich in einer langsamen Verschlechterung der elektrischen
Parameter (Vth, Gm, Unter-Schwellwert-Leckströme, etc.) der Vorrichtung. Man
weiß von
den heißen
Trägern,
die Isub bewirken, dass sie in dem Gate-Oxid das Einfangen von Ladungen
bewirken, wodurch sich im Laufe der Zeit Verschiebungen bezüglich des
Schwellwerts, der Transkonduktanz und des Unter-Schwellwert-Verhaltens
ergeben. Schließlich
erreicht die Verschlechterung der Parameter der Vorrichtung infolge
eines übermäßigen Substrat-Stroms
ein Ausmaß,
bei dem die Leistung der Kaskodenschaltung nicht mehr der erforderlichen
Spezifikation entspricht und die Kaskodenschaltung ausfällt.
-
Verschlechterungen
der Transistor-Merkmale durch Substrat-Strom bewirken bekanntermaßen im Laufe
der Zeit unerwünschte
Veränderungen
bezüglich
der Leistung von Schaltungen. Die Literatur beschreibt das Modellieren
von Transistoren und Techniken zur Schaltungssimulation zur Berechnung des
Einflusses von Isub auf das Schaltungsverhalten. Bekannte Modelle
von Isub im Verhältnis
zu Vds (z.B. das modifizierte Modell von Mar und das Modell von
Sakurai, die bereits an anderer Stelle beschrieben wurden) und Simulatoren
(der bekannte RELY-Simulator, der an anderer Stelle beschrieben
ist) werden mit einem segmentierten oder iterativen Simulationsschema
kombiniert.
-
Unter
Bezugnahme auf 1 ist ein Lösungsansatz gemäß dem Stand
der Technik gezeigt, um die Verschlechterung der Leistungsmerkmale
einer einfachen Verstärkerausgangsschaltung
infolge von Substrat-Strom zu verringern und somit das Schaltungsverhalten
zu verbessern. Eine Verstärkerschaltungsstufe,
die aus einer einfachen Transistorausgangsstufe mit geerdeter Source
besteht, ist durch eine Schaltungsanordnung 100 aus einer
Serienkombination von zwei Transistoren ersetzt: Transistoren M6a
und M6. Diese Serienkombination wird allgemein als eine Kaskoden-Verbindung
bezeichnet, wobei M6a der obere Kaskoden-Transistor M6a und der
Transistor M6 der untere Transistor mit geerdeter Source ist. Der
obere Kaskoden-Transistor M6A befindet sich zwischen dem Drain des
Transistors mit geerdeter Source und dem Verstärkerausgang, wobei dessen Ausgangs-Drain-Knoten mit dem Verstärkerausgang
Vout verbunden ist und dessen Source-Knoten mit dem Drain des Transistors
M6 mit geerdeter Source verbunden ist.
-
M6
wird durch den Eingang Vin gesteuert, und M6a ist mit seinem Gate
an eine Referenzspannung Vref angeschlossen. Die Anordnung von Transistor
M6 in Reihe zwischen dem Ausgangsverstärkerknoten Vout und dem Drain-Knoten
von M6 ver bessert teilweise die Verschlechterung der Schaltungsverstärkung Gc
= ΔVout/ΔVin (ein
ausgewähltes
Schaltungsfunktionsmerkmal) und verschiebt einen katastrophalen
Ausfall dieses Funktionsmerkmals für diese bestimmte analoge Schaltung
unter einer bestimmten Spannungsbelastung. Indem der mit Vref vorbelegte
Gate-Schaltungs-Puffertransistor M6A zwischen dem Drain 102 des
Ausgangstransistors M6 mit geerdeter Source und dem Ausgangsspannungsanschluss
Vout aufgenommen wird, wird die Ausgangsstufe 100 in einen
Kaskoden-Ausgang umgewandelt und wird am Transistor M6 die maximale
Vds-Spannungsbelastung bei Spitzen-Ausgangsspannungsausschlägen verringert.
-
Der
Spitzen-Substrat-Strom Isub1 beträgt im Transistor M6 vor dem
Ersetzen etwa 10 mA während
des Spitzen-Spannungsausschlags (4 Volt) am Ausgang, Vout. Nach
dem Ersetzen des Kaskoden-Transistors M6A mit geerdetem Gate wird
das Gate 104 von M6A mit Vref belegt, einer feststehenden
Bezugsspannungsquelle. Vref wird gewählt, um das Gate von M6A so
einzustellen, dass die maximale Vds über dem Transistor M6 während des
Spitzenausschlags von Vout begrenzt ist (und somit der Spitzen-Isub
im Transistor M6 begrenzt ist).
-
Der
Transistor M6A wird so mit einer Vorspannung belegt, dass dann,
wenn die Drain/Source-Spannung Vds für den Transistor M6 sich Vref
minus der Schwellspannung Vt von M6A annähert, sich der Transistor M6A
abzuschalten (Verschiebung vom Trioden-Bereich in den Sättigungsbereich)
und zusätzliche
Spannung aufzunehmen beginnt, die durch den Source-Strom Ido von
der Versorgungsspannung Vdd zur Verfügung gestellt wird. Vds wird
so auf einen maximalen Wert von etwa Vref minus Vt begrenzt. Vref
und M6A begrenzen Vds über
dem Transistor M6 auf Vdsmax, so dass bei Vdd von 10 Volt und Vout
von gewünschten
4 Volt der Spitzenwert des Substrat-Stroms (Isub1) am Transistor
M6 auf im wesentlichen Null vermindert wird. Die Kaskoden-Verbindung
bewirkt, dass der 4-Volt-Spitzenwert auf die Transistoren M6 und
M6A aufgeteilt wird.
-
Wenn
Isub1 auf im wesentlichen Null reduziert ist, wird die Verstärkung Gc
der Schaltung somit stabilisiert, so dass nach 115 Tagen des simulierten Betriebs
statt 40% Verschlechterung nur eine vernachlässigbare Verschiebung bezüglich der Verstärkung vorhanden
ist. Dies sorgt für
eine Verringerung der Leistungsverschlechterung, die durch das Aufnehmen
des Transistors M6A mit geerdetem Gate erstrebt wird, der mit Vorspannung
belegt ist, um die Spitzen-Vds über
dem Transistor M6 zu begrenzen.
-
Der
Kaskoden-Transistor M6A nimmt aber nun einen Teil der Spannungsbelastung
auf, die vorher vollständig
von dem Transistor M6 aufgenommen wurde. Obwohl Isub für M6A kleiner
ist als der vorhergehende Wert für
den Transistor M6 (4 mA gegenüber
10 mA), ist er dennoch beträchtlich.
Da der Arbeitspunkt von M6A für
kleine Werte von Vds näher an
den oder in den Triodenbereich mit einer Vorspannung belegt ist,
ist dessen Impedanz kleiner als die des Transistors M6 und hat folglich
viel weniger Auswirkung auf die Verstärkung der Schaltung 100.
Mit dem immer noch relativ großen
Wert von Isub in M6A aber wird die Erwartung einer stabilen Schaltungsverstärkung über eine
lange Lebensdauer nicht notwendigerweise erfüllt.
-
Geregelte
Kaskoden-Schaltungen, die in der Literatur beschrieben sind, können sogar
höhere
Verstärkungen
erzielen als herkömmliche
Kaskoden-Schaltungen. Siehe US-Patent 5,039,954 (Bult et al.) und
US-Patent 5,748,040 (Leung), die hier durch Bezugnahme eingeführt werden.
Deren Verwendung ist auf kleine Spannungsschwankungen und auf geringe
bis moderate Ausgangsspannungspegel begrenzt, da diese hohe Verstärkung nur
bei einer kleinen Drain/Source-Spannung erreicht wird. Da ihre höhere Verstärkung durch
eine hohe Ausgangsimpedanz erreicht wird, sind sie sogar noch anfälliger für Substrat-Strom,
der durch heiße
Elektronen induziert wird. Bei einer höheren Ausgangsspannung, d.h.
hoher Vds, wird die Verstärkung
auf Werte ähnlich
denen bei herkömmlichen
Kaskoden-Schaltungen verringert.
-
Außerdem wird
durch lokale Rückkopplung, die
bei geregelten Kaskoden-Schaltungen nach dem Stand der Technik verwendet
wird, im allgemeinen der Source-Strom überwacht, um die Schaltungsfunktion
aufrechtzuerhalten. Jedoch fließt
der überschüssige Substrat-Strom
durch Effekte von heißen Elektronen
nicht in die Source-Schleife,
so dass die Vorteile der lokalen Rückkopplung geregelter Kaskoden
nicht erreicht werden.
-
Diese
und viele andere Beispiele von Substrat-Strom (Effekte von heißen Elektronen),
die eine Begrenzung und/oder Verschlechterung der Schaltungsleistung
für kritische
Schaltungsfunktionsmerkmale bewirken, und die sich daraus ergebende
verminderte Zuverlässigkeit
sind auf dem Gebiet integrierter Schaltungen bekannt. Begrenzungen
der Leistung und Zuverlässigkeit,
die bei der Verwendung bekannter Schaltungen für nützliche Schaltungsfunktionen
vorhanden sind, nehmen zu, weil der Trend hin zu immer geringeren
Vorrichtungsbetriebsspannungen fortbesteht. Die ständig steigende Nachfrage
nach schnelleren Schaltungseigenschaften treibt die kontinuierliche
Verringerung der aktiven elektrischen Schaltungsabmessungen und
die sich daraus ergebende verstärkte
Empfindlichkeit für
die Verschlechterung durch Substrat-Strom voran.
-
Es
besteht großer
und dringender Bedarf, für Verbesserungen
bei Schaltungen zu sorgen, um diese Beschränkungen für Schaltungsentwickler und Hersteller
aufzuheben.
-
Das
US-Patent 3,986,132 offenbart einen seriengespeisten Transistorverstärker mit
einem ersten, einem zweiten und einem dritten Transistor, wobei
eine Vorspannungsschaltung mit den Basen oder Gates des zweiten
und des dritten Transistors verbunden ist, um für variable Basis- oder Gate-Spannungen
zu sorgen.
-
ZUSAMMENFASSUNG
-
MOS-Kaskoden-Verstärkerschaltungen
sind langfristigen oder momentanen Veränderungen (Verschlechterung)
der Leistungsmerkmale durch übermäßige Substrat-Ströme unterworfen.
Diese Ströme können in
dem source-geerdeten Transistor der als Kaskode verbundenen Ausgangstransistoren
bei Spitzenausschlägen
der Drain/Source-Spannung über
dem Transistor mit geerdeter Source erzeugt werden, wenn die Ausgangsspannung
der MOS-Kaskoden-Verstärkerschaltung
maximal ist. Die verbesserte Kaskoden-Verstärkerschaltungs-Anordnung der
vorliegenden Erfindung ist durch Anspruch 1 definiert.
-
Der
Schaltung umfaßt
eine spannungsbegrenzende Vorspannungsschaltungs-Anordnung aus zusätzlichen
Transistoren. Die Vorspannungsschaltungs-Anordnung wirkt als eine
in Reihe geschaltete, spannungsbegrenzende Vorrichtung zwischen
dem MOS-Kaskoden-Verstärkerschaltungs-Ausgangsknoten
und dem Drain-Knoten der obersten, als Kaskode geschalteten Transistoren,
wenn die MOS-Kaskoden-Verstärkerschaltungs-Ausgangsspannung
ihren maximalen Wert hat. Ein Ausführungsbeispiel der verbesserten
MOS-Kaskoden-Verstärkerschaltungs-Anordnung
ist so ausgestaltet, dass diese Ausschlagsspitzen der Drain/Source-Spannung
am empfindlichen Kaskoden-Transistor auf einen Wert unter einer
vorbestimmten kritischen Spannung Vcrit begrenzt. Vcrit ist definiert
als der Drain/Source-Spannungs= wert für den empfindlichen Kaskoden-Transistor,
für den
der Momentan- und/oder der kumulative Substrat-Strom, der durch
Drain/Source-Spannungsausschlagsspitzen von größer als Vcrit bewirkt wird,
momentan oder kumulativ die empfindlichen elektrischen Parameter
in einem Ausmaß verschlechtern
würde,
das (ein) Verstärkerleistungsmerkmal(e)
in einem merklichen Ausmaß verschlechtern
würde.
-
Die
zusätzlichen
Transistoren bei einem Ausführungsbeispiel
der Vorspannungsschaltungs-Anordnung sind durch interne benachbarte Source-Drain-Knoten
als eine sequentielle Kette verbunden, wobei die Gates mit jeweiligen
festen Vorspannungen belegt sind. Ein externer Drain-Knoten der
Kette ist mit dem Ausgangsknoten des MOS-Kaskoden-Verstärkers verbunden,
und ein externer Source-Knoten der Kette ist mit dem Drain der obersten
der als Kaskode geschalteten Transistoren verbunden. Die Anzahl
der zusätzlichen
Transistoren und die festen Gate-Vorspannungen sind ausgewählt, um
den Spitzenausschlag der Drain/Source-Spannung am empfindlichen
Transistor bei ausgewählten
Betriebsbedingungen zu begrenzen.
-
Ausführungsbeispiele
der spannungsbegrenzenden, den Substrat-Strom minimierenden Vorspannungsschaltungs-Anordnung
der vorliegenden Schaltungserfindung können die Schaltungsleistung und
die Betriebslebensdauer beträchtlich
verlängern oder
unerwünschte
Begrenzungen der Schaltungsleistung oder verminderte Zuverlässigkeit
beträchtlich
verringern, die sich aus momentanen oder kumulativen elektrischen
Parametervariationseffekten ergeben, die durch übermäßigen Substrat-Strom in einzelnen
Transistoren von überlasteten
Verstärkerstufen
bewirkt werden.
-
Der
Lösungsansatz
nach dem Stand der Technik, dass ein Transistor mit fester Gate-Vorspannung
(im Ergebnis ein geerdetes Gate für Kleinsignal-Äquivalenz)
zwischen dem Drain mit geerdeter Source und dem Ausgangsanschluss
angeordnet ist, offenbart von Hsu et al., verringert den Substrat-Strom
im Transistor M6 ausreichend, um die Lebensdauer der Schaltung etwas
zu verlängern.
Jedoch kann der Transistor M6A selbst nun einen beträchtlichen
Betrag an Substrat-Strom bei Spitzenspannungen erhalten, was schließlich dessen Schwellspannung
oder Shunt-Konduktanz
verschlechtern kann, und zwar ausreichend, um die Schaltungsleistung
unakzeptabel zu verändern.
-
Ausführungsbeispiele
der vorliegenden Erfindung einer Kaskodenschaltungs-Vorspannungsschaltungs-Anordnung
beinhalten eine erste Transistorkette mit zumindest einem zusätzlichen
Transistor, der in Reihe zwischen einen Kaskodenschaltungs-Ausgangsspannungsanschluss
und dem Drain eines ersten Transistors in einer zweiten Kaskoden-Transistorreihenkette
geschaltet ist, wobei die zweite Kaskoden-Transistorkette an ihrem
Source-Ende mit der Schaltungsmasse verbunden ist. Der (die) zusätzliche(n)
Transistoren) in der ersten Kette ist (sind) mit festen Vorspannungen
an den jeweiligen Gate-Anschlüssen
belegt, um jeweilige maximale Drain/Source-Spannungen über zwei
oder mehreren einzelnen Transistoren in der zweiten Kaskoden-Transistorkette
zu begrenzen. Die maximalen Drain/Source-Spannungen sind auf die jeweiligen maximalen
Werte unter den jeweiligen kritischen Spannungspegeln (Vcrit) begrenzt,
bei denen jeweilige Substrat-Ströme
in den jeweiligen zwei oder mehr einzelnen Transistoren auf unakzeptable
Weise die Schaltungsleistungscharakteristik verändern (z.B. Verstärkung; Ausgangsimpedanz,
Betriebslebensdauer und ähnliches).
Außerdem
verbessern Ausführungsbeispiele
der vorliegenden Erfindung die Zuverlässigkeit, indem das Lebensende
der Schaltung hinausgezögert
wird, also indem die Zeit verlängert
wird, innerhalb derer ausgewählte
Schaltungscharakteristiken vorbestimmte Werte erfüllen.
-
Kurzbeschreibung
der Zeichnungen
-
1 stellt
eine Kaskoden-Ausgangsschaltung gemäß dem Stand der Technik dar;
-
2 zeigt
ein Diagramm einer typischen äquivalenten
Ausgangswiderstandsveränderung
für Kleinsignale
infolge des Substrat-Stroms;
-
3 zeigt
eine Querschnittsansicht eines NMOS-Transistors, die den Ursprung
und den Anschlusspfad für
Substrat-Strom zeigt;
-
4 veranschaulicht
einen typischen normalisierten Substrat-Strom, aufgetragen gegen
die normalisierte Drain/Source-Spannung, das den schnellen Anstieg
bei einem kritischen Vds-Pegel zeigt;
-
5 zeigt
eine typische Kennlinie einer N-Kanal-MOS-Vorrichtung und entsprechende
Betriebsbereiche;
-
6 zeigt
ein Ausführungsbeispiel
einer die Transistor-Drain/Source-Spannung begrenzenden Vorspannungsschaltungsanordnung
für eine Kaskoden-Ausgangsschaltung
gemäß der vorliegenden
Erfindung; und
-
7 zeigt
ein alternatives Ausführungsbeispiel
einer die Drain/Source-Spannung begrenzenden Vorspannungsschaltungsanordnung
für eine Kaskoden-Stromspiegelschaltung
gemäß der vorliegenden
Erfindung.
-
Detaillierte
Beschreibung von Ausführungsbeispielen der
vorliegenden Erfindung
-
Zwei
grundsätzliche
Annahmen sind zentral für
die Bestimmung der Stabilität
der Schaltungsleistung (z.B. ein Anforderungssatz {R}) gegenüber Veränderungen,
die durch übermäßige Substrat-Ströme bewirkt
werden. Der erste Faktor ist die Bestimmung oder Beschreibung, welche
Schaltungsfunktionscharakteristik (Verstärkung, Ausgangswiderstand und ähnliches)
stabilisiert werden soll. Der zweite Faktor ist die Bestimmung,
welches Ausmaß an
Veränderung
oder Verschlechterung (einer) ausgewählten/er Schaltungsleistungcharakteristik(en)
innerhalb welcher MTBF zulässig
ist. Wege, um diese Faktoren mit Ausführungsbeispielen der vorliegenden
Erfindung in Beziehung zu setzen, sind nachfolgend angeführt.
-
Schaltungsanalysetechniken,
Simulationsverfahren und charakteristische Effekte der physikalischen
Elektronik sind in der Technik bekannt und in den hier angeführten Dokumenten
und in anderen Dokumenten gezeigt, die dem Fachmann auf dem Gebiet
der Elektronik bekannt sind. Die Verwendung dieser Techniken, Verfahren
und Kenntnisse liegt innerhalb der Fähigkeit einer Person mit den üblichen Kenntnissen
auf dem einschlägigen
technischen Gebiet der physikalischen Elektronik und der elektrischen
Schaltungstheorie und -praxis.
-
Unter
Bezugnahme auf 6 ist ein Ausführungsbeispiel
der vorliegenden Erfindung zur Leistungsstabilisierung als eine
n-Wannen-CMOS-Kaskoden-Ausgangsverstärkerstufe 600 dargestellt.
Die Transistoren N1 und N2 sind als ein Kaskoden-Paar verbunden, wobei die Source von
N1 mit einem gemeinsamen Schaltungsmassen-Anschluss Vss verbunden
ist. Ein Signal Vin einer Eingabequelle steuert das Gate von N1,
und die Transistoren N2 und N1 sind durch jeweilige Source- und
Drain-Anschlüsse mit
einer gemeinsamen Drain/Source-Verbindung 602 verbunden.
Vin hat obere und untere Grenzwerte Vin-u, Vin-I, die durch einen
ausgewählten
Anforderungssatz {R} aus bestimmten Betriebsanforderungen für die Schaltung 600 bestimmt
sind.
-
Die
zusätzlichen
Transistoren N4 und N3 sind in Reihe in Source-Drain-Folge verbunden,
wobei die Source von N4 mit dem Drain von N3 gekoppelt ist. Die
Source von N3 ist auf ähnliche
Weise mit dem Drain von N2 gekoppelt. N4 ist mit seinem Drain mit
dem Ausgangsanschluss Vout verbunden. Der Ausgangsanschluss Vout
erhält
eine Stromquelle Ido, die von einem Stromversorgungsanschluss Vdd gespeist
wird. Das Gate von N3 erhält
eine. feste Vorspannung Vbias von einem Versorgungsanschluss für eine feste
Vorspannung. Das Gate von N4 ist ebenfalls mit einer festen Vorspannung
belegt, indem es mit dem Stromversorgungsanschluss Vdd gekoppelt
ist.
-
Das
Ausführungsbeispiel 600 der
vorliegenden Erfindung weist einen Verstärker auf, z.B. Differentialverstärker 604,
mit einem positiven (nicht-invertierenden) Eingang 606 und
einem negativen (invertierenden) Eingang 608. Ein Ausgangsanschluss 610 stellt
eine positiv verlaufende Ausgangsspannung zur Verfügung, und
zwar abhängig
von der Potentialdifferenz zwischen dem nicht-invertierenden Anschluss 606 und
dem invertierenden Anschluss 608. Der Ausgangsanschluss 610 ist
mit dem Gate von N2 verbunden. Der nicht-invertierende Eingang 606 erhält eine
feste Referenzspannung Vref. Der invertierende Eingang 608 ist
mit der gemeinsamen Drain/Source-Verbindung 602 von N2 und N1 verbunden.
-
Der
Verstärker 604 ist
mit geeigneten zusätzlichen
Verstärkercharakteristiken
ausgewählt
(z.B. Eingangsimpedanz, Ausgangsimpedanz, Verstärkung, Bandbreite und ähnliches),
die geeignet sind, um im Zusammenwirken mit den Kaskoden-Transistoren
N1, N2 sowie den zusätzlichen
Transistoren N3, N4 den Anforderungssatz {R} zu erfüllen. Der Verstärker 604 und
die Transistoren N1, N2, N3 und N4 wirken somit mit den Vorspannungen
Vref und Vbias zusammen, um den Leistungsanforderungssatz {R} gegen
eine nicht akzeptable Leistungsveränderung zu stabilisieren, die
durch Substrat-Ströme bewirkt
wird.
-
Vref
ist so ausgewählt,
dass der Verstärker 604 den
Transistor N2 mit einer Vorspannung belegt, um den Transistor N1
unter ausgewählten
Betriebsbedingungen der Schaltung 600, wie nachstehend erläutert, in
seinem Sättigungsbereich
zu halten.
-
Ein
bestimmter Satz von Betriebsanforderungen {R}, der für die Schaltung 600 festgelegt
wird, beinhaltet im allgemeinen eine Anforderung, dass die Spannungsversorgung
Vdd Spannungswerte bis zu einem maximalen Wert Vddmax annehmen kann. Der
Satz von Betriebsanforderungen, {R}, kann auch andere funktionale
und/oder operative Schaltungsanforderungen R1, R2, – – – – – R(m) enthalten,
zum Beispiel eine minimale Verstärkungsanforderung
Gcmin > R1, einen
maximalen Ausgangsspannungswert, Voutmax < R2, einen maximalen Eingangssignalspannungspegel
|Vin| < R3, eine
mittlere Betriebszeit bis zum Ausfall (operating meantime-to-failure) MTBF > R4, eine minimale
Ausgangsspannungsschwankung Vout > R5,
und andere.
-
Für Ausführungsbeispiele
der Leistungsstabilisierungs-Vorspannungsschaltung der vorliegenden
Erfindung umfaßt
der Anforderungssatz {R} außerdem
die Beschränkung,
dass die jeweiligen Drain/Source-Spannungen V1, V2 über den
Kaskoden-Transistoren
N1 und N2 jeweilige maximale Sicherheitswerte V1max und V2max nicht übersteigen.
-
Alternativ
können
zusätzlichen
Transistoren N3 und N4 zusätzliche
Beschränkungen
auferlegt werden, nämlich
dass die jeweiligen Drain/Source-Spannungen V3, V4 über den
zusätzlichen
Transistoren N3 und N4 jeweilige maximale sichere Werte V3max und
V4max nicht übersteigen.
-
Zusammenfassend
sind Vbias und Vref so ausgewählt,
dass die Transistoren N1-N4
und der Verstärker 604 zusammenwirken,
um die nachfolgenden Bedingungen zu erfüllen:
- 1.
Wenn die Ausgangsspannung Vout klein ist (d.h., nahe Vss), dann
sind N2, N3 und N4 bis in ihre jeweiligen Triodenbereiche mit einer
Vorspannung belegt (d.h., Arbeitspunkt OP2 in 5),
so dass sie nicht wesentlich zur Schaltungsverstärkung (ΔVout/ΔVin) beitragen.
- 2. Auch ist dann, wenn die Ausgangsspannung Vout gering ist
(z.B. bei Vout-min nahe Vss), der Transistor N1 so mit einer Vorspannung
belegt, dass er sich in seinem Sättigungsbereich
befindet (d.h., Arbeitspunkt OP1 in 5), so dass
seine Ausgangsimpedanz hoch ist und die Schaltung 600 die
Verstärkungsanforderung
des Satzes {R} erfüllt.
- 3. Außerdem
sind Vref und Vbias so ausgewählt, dass
dann, wenn die Ausgangsspannung Vout hoch ist (d.h., nahe Vdd),
die jeweiligen Drain/Source-Span nungen V1, V2 über den jeweiligen Drain/Source-Anschlüssen der
Transistoren N1, N2 (und V3, V4 über
N3, N4, falls so beschränkt)
die jeweiligen maximalen sicheren Pegel V1-max, V2-max (und V3-max,
V4-max) gemäß dem Anforderungssatz
{R} nicht übersteigen.
- 4. Die jeweiligen sicheren Pegel (Extrema) V1-max, V2-max, V3-max,
V4-max sind so gewählt,
dass sie die Substrat-Ströme
Isub1, Isub2, Isub3, Isub4 unter den jeweiligen maximalen Pegeln
Isub1 m, Isub2m, Isub3m, Isub4m hatten.
-
Die
jeweiligen sicheren Pegel V1-max, V2-max, V3-max, V4-max für die jeweiligen Drain/Source-Anschlüsse (Knotenpaare)
der Schaltung 600 bilden einen Satz von extremen Spannungswerten
{Vi}, der Teil eines Satzes von Beschränkungen {Sj} ist, die den Anforderungssatz
{R} umfassen. Die Beschränkungen
{Sj} beinhalten beispielsweise die Verstärkung Gc, die maximale Versorgungsspannung
Vddmax, die maximalen und minimalen Eingangssignalspannungen, Vin-max, Vin-min,
und andere. Der Satz von extremen Spannungen {Vi} ist auf der Grundlage
eines entsprechenden Satzes von maximalen sicheren Substratströmen Isub1
m, Isub2m, Isub3m und Isub4m ({Isub}) ausgewählt.
-
Die
maximalen Substrat-Strompegel Isub1 m, Isub2m, Isub3m und Isub4m
werden durch die jeweilige für
die Schaltung 600 ausgewählte Technologie und den jeweiligen
Anforderungssatz {R} festgelegt, z.B. für momentane Verstärkungsstabilität und Langzeit-Zuverlässigkeit
(d.h., geringe Grade von Parameterverschlechterung).
-
Die
Auswahl der jeweiligen maximalen Substrat-Strompegel Isub1 m, Isub2m,
Isub3m, Isub4m, die für
dieses bestimmte Ausführungsbeispiel 600 der
vorliegenden Erfindung erlaubt werden können, kann durch Simulation
der Schaltung 600 unter Verwendung bekannter integrierter
Schaltungsmodelle und bekannter Schaltungssynthese- und Analysewerkzeuge
erfolgen. Bekannte Modelle und Werkzeuge zur Berechnung des Transistor-
und Schaltungsverhaltens im Hinblick auf die Änderung des Transistorausgangswiderstands
(Konduktanz) in Abhängigkeit
von dem Substrat-Strom werden von W. Hsu et al. in "Design of Reliable
VLSI Circuits Using Simulation Techniques", IEEE Journal of Solid-State Circuits,
Band 26, Seiten 452-457,
März 1991,
gezeigt und hier durch Bezugnahme eingeführt.
-
Die
Berechnung des Satzes von Spannungsextrema {Vi} für die Schaltung 600 unter
den Beschränkungen
{R} kann ein normaler Praktiker auf dem Gebiet der Schaltungsentwicklung,
-analyse und -synthese bewerkstelligen, der mit den Standardverfahren
vertraut ist. Verfahren und Techniken zur Schaltungsanalyse und
-synthese sind in akademischen Standardtexten gezeigt, wie zum Beispiel "Principles of Circuit
Synthesis", E.S.
Kuh und D.O. Pederson, McGraw-Hill, New York, NY, 1959 und "Analysis of Linear
Systems", D.K. Cheng,
Addison-Wesley Publishing, Reading, MA, 1959.
-
Die
Transistoren N1-N4 sowie der Verstärker 604 sind kurz
gesagt in standard-Pioder T-äquivalenten
Schaltungsmodellen mit einem jeweiligen Satz von Schaltungsverzweigungen
aus passiven Elementen {P} und aktiven, abhängigen signalerzeugenden Elementen
{G} dargestellt. Die {P}- und {G}-Elemente sind miteinander verbunden
und führen
zur Bildung eines Satzes von polynominalen Maschen- oder Stromschleifengleichungen
{M} oder entsprechenden Spannungsknotengleichungen {N}, die Vss, Vdd,
V1-V4 sowie Vin und Vout umfassen. Die passiven Elemente {P} und
die aktiven Elemente {G} werden funktional in Begriffen von Standard-Transistor- und
Verstärkermodell-Parametern
ausgedrückt
(z.B. Pi{We, Le, A}, T{We, Le, A}).
-
Die
Maschen- {M} oder Knoten- {N} -Gleichungen werden durch lineare
Standardmittel gelöst, um
einen Satz von jeweiligen Ausdrücken
{Vi} für
die Drain/Source-Spannungen
V1-V4 zu erhalten. Die {Vi} werden in der Form w = f(x, y, u, v)
ausgedrückt, wobei
w eine der Spannungen V1-V4 mit einem extremen Wert Vimax darstellt,
und die Variablen x, y, u, v die mit Beschränkungen belegten Vorspannungsvariablen
Vref, Vbias und andere Schaltungsanforderungen (z.B. Vddmax, Vin-min)
oder Schaltungsbetriebscharakteristiken (z.B. Gc) der Schaltung 600 darstellen.
-
Allgemein
sind die n mit Beschränkungen
belegten Variablen x, y, u, v durch m zusätzliche Beziehungen der Form
Nm (x, y, u, v) = 0 beschränkt. Nm stellt Beschränkungsgleichungen dar, die
aus den Maschengleichungen {M} oder Knotengleichungen {N} der Schaltung 600 erhalten
werden.
-
Man
kann die mathematische Standardtechnik von LaGrange-Multiplikationen
verwenden, um die Werte von Vbias und Vref bezüglich der Extrema für den Drain/Source-Spannungssatz
{Vi} unter den mehreren Beschränkungen
{S} zu finden. Dies wird beispielsweise gezeigt in "Mathematics of Physics and
Engineering", I.S.
Sokolnikoft und R.M. Redheffer, McGraw-Hill New York, NY, 1958,
Seiten 254–257.
-
Die
Maße effektiver
elektrischer Länge
Le und Breite We für
die einzelnen Transistoren N1-N4 der Schaltungsstruktur aus 6 sind
so ausgewählt,
dass sie ausgewählte
erforderliche Verstärkungs-Gc-
und Impedanzwerte (d.h. Ausgangsimpedanz Rout) erreichen, die durch
den Anforderungssatz {R} definiert sind. Auswahlverfahren werden
mittels Maßnahmen
durchgeführt,
die Praktikern der Entwicklung integrierter Schaltungen vertraut
sind. Die erforderlichen Maße
Le und We als Funktionen der Spannungen Vdd-max, Vin-u, Vin-I und
die erforderlichen beschränkten
Vbias, Vref können
bestimmt werden, indem die Anforderungen von Satz {R} mit Schaltungssimulation
und Kenntnis der Veränderung der
elektrischen Charakteristik des Transistors in Abhängigkeit
vom Substrat-Strom kombiniert werden. Dies alles ist in den oben
zitierten Dokumenten beschrieben und ist dem erfahrenen Praktiker
der Entwicklung von Schaltungen wohlbekannt.
-
Durch
die passende Auswahl der Vorspannungen Vref und Vbias im Hinblick
auf angegebene Schaltungsbetriebsbedingungen, z.B. Vdd, maximale Ausgangsspannung
Voutmax, Vinu und Vinl, wird die maximal erforderliche Ausgangsspannung
Vout-max auf mehr als einen Transistor verteilt. Diese Auswahl verringert
die maximale Vds-Spannung über
jedem Transistor N1-N4 vom vollen Wert von Vout-max auf nicht mehr
als den jweiligen gewünschten
maximalen sicheren Pegel, d.h. V1-max, V2-max, V3-max, V4-max.
-
Alternativ
können
die Vorspannungspegel Vref, Vbias so ausgewählt sein, dass zusätzlich zu den
Beschränkungen
der sicheren Spannungspegel der Transistor N1 etwas über oder
in die Sättigung
hinein betrieben werden kann, um die Verstärkung Gc und den Ausgangsspannungsbereich
zu maximieren (z.B. ΔVout).
-
Bei
noch einer weiteren Alternative der vorliegenden Erfindung können Vref,
Vbias so ausgewählt
werden, dass zusätzlich
zu den Beschränkungen
der sicheren Spannungspegel die Schaltungsleistung auch eine maximale
Ausgangsspannung Voutmax bei einer Verstärkung Gc erreicht, die gegenüber der
maximal erreichbaren Verstärkung
etwas vermindert ist.
-
Die
Verteilung der maximalen Spannungen auf die Transistoren N3 und
N4 wird dadurch beibehalten, dass ihre Gates mit im wesentlichen
festen Potentialen mit einer Vorspannung belegt werden, und zwar
entweder durch direktes Verbinden mit den Stromversorgungspotentialen
oder indirekt durch eine Ansteuerung durch Operationsverstärker (op-amps)
mit geringer Impedanz, die Bezug auf feste Potentiale nehmen, die
beispielsweise von einer Stromversorgung erhalten werden, die mit
einem Mehrfachanschluss-Spannungsteiler verbunden ist, zum Beispiel
einem Widerstandsteiler.
-
Das
vorstehend beschriebene Verfahren zum Auswählen der Vorspannungen Vref
und Vbias, um das Stabilisieren der Leistung der Schaltung 600 gegen
Parametervariationen zu ermöglichen,
die durch übermäßige Drain/Source-Spannungsextrema über einem
oder mehreren der Transistoren N1-N4 bewirkt werden, ist in der
folgenden Gliederung als eine Reihe von Schritten zusammengefasst.
-
VERFAHREN
ZUM AUSWÄHLEN
VON VORSPANNUNGSWERTEN FÜR
DIE SCHALTUNG AUS 6, UM DIE SCHALTUNGLEISTUNGSCHARAKTERISTIKEN
GEGEN VARIATIONEN ZU STABILISIEREN, DIE DURCH ÜBERMÄSSIGEN SUBSTRAT-STROM BEWIRKT
WERDEN.
-
- – SCHRITT
1: WÄHLE
EINE ODER MEHRERE SCHALTUNGSFUNKTIONSCHARAKTERISTIK(EN) {Cc}; Z.B.
SCHALTUNGVERSTÄRKUNG
Gc, AUSGANGSIMPEDANZ, r0, UND MAXIMALE(N)
AUGENBLICKLICHE(N) UND/ODER LEBENSENDE-%-VARIATIONSWERT(E) {Δc} ALS ERSTEN
TEIL EINES ANFORDERUNGSSATZES {R}.
- – SCHRITT
2: WÄHLE
EINE ODER MEHRERE EXTERNE SCHALTUNGSSPANNUNGSBEGRENZUNG(EN); D.H.,
EXTERNEN SCHALTUNGSBESCHRÄNKUNGSSATZ
{Vx}, Z.B.: VINmin/max, VDDmin/max, VOUTmin/max, ΔVOUTmax ALS
ZWEITEN TEIL DES ANFORDERUNGSSATZES {R}.
- – SCHRITT
3: FÜHRE
EINE ANALYSE DER ANFÄNGLICHEN
ARBEITSPUNKTVORSPANNUNG DURCH, UM ANFÄNGLICHE FESTE GATE-VORSPANNUNGSWERTE
{Vi} FÜR
DIE GATES N3, – – – N(i), – – N(n) ZU
WÄHLEN. WÄHLE DIE
ANFÄNGLICHEN
FESTEN GATE-SPANNUNGSWERTE {Vi} ZUM BETREIBEN DER AUSGEWÄHLTEN TRANSISTOREN {Nn}
IN DEN JEWEILIGEN ANFÄNGLICHEN SÄTTIGUNGS-
UND TRIODENARBEITSPUNKTEN ({OP1 FÜR TRANSISTOR N1, OP2n FÜR TRANSISTOREN
N2, N3, Nn).
- ANMERKUNG: FÜR
EINEN ZUSÄTZLICHEN TRANSISTOR
N3, i=1 UND {Vi} = (Vref), FÜR ZWEI
ZUSÄTZLICHE
TRANSISTOREN N3, N4, i=2 UND {Vi} = z.B. Vref, Vbias.
- – SCHRITT
4: FÜHRE
EINE ANALYSE DER ELEKTRISCHEN SCHALTUNG UND EINE SYNTHESE MIT DEN
AUSGEWÄHLTEN
TRANSISTOREN {Nn} UND DEN VORSPANNUNGEN {Vi} UNTER DEN GEGEBENEN
BESCHRÄNKUNGEN
DER SCHALTUNG 600 DURCH.
- ANMERKUNG: FÜHRE,
FALLS ERFORDERLICH, EINE ANALYSE DER ELEKTRISCHEN SCHALTUNG UND
EINE SYNTHESE DURCH, UM TRANSISTORBREITEN UND -LÄNGEN {Wn, Ln} FÜR DIE AUSGEWÄHLTEN {Nn} TRAN SISTOREN
N1, N2, N3, – – – Nn AUSZUWÄHLEN, UM
DEN ANFORDERUNGSSATZ {Cc} ZU ERFÜLLEN,
(z.B. Gc UND r0).
- – SCHRITT
5: FÜHRE
EINE SCHALTUNGSANALYSE UND SIMULATION FÜR DIE SCHALTUNG 600 VON
SCHRITT 3 MIT BEKANNTEN SIMULATIONSWERKZEUGEN UND -VERFAHREN DURCH,
UM DIE ANFÄNGLICHE,
MOMENTANE UND LEBENSENDELEISTUNG ZU BERECHNEN.
- 5A: BERECHNE DIE IM SCHLIMMSTEN FALL AUFTRETENDEN MOMENTAN-SPITZEN-
UND DIE KUMULATIV ERWARTETEN (LEBENSENDE) SUBSTRAT-STRÖME {Isubn}
FÜR DIE TRANSISTOREN
{Nn}.
- 5B: BESTÄTIGE,
DASS DIE REIHENSUMME VON TRANSISTORSPANNUNGSEXTREMA FÜR DIE TRANSISTOREN
{Nn} GLEICH DER MAXIMALEN AUSGANGSSPANNUNG IST: Σ Vn max = VOUT max.
- 5C: BERECHNE DIE IM SCHLIMMSTEN FALL AUFTRETENDEN MOMENTANEN
SPITZENSPANNUNGSEXTREMA {Vn max} FÜR DIE TRANSISTOREN {Nn}
- 5C: BERECHNE DIE ANFÄNGLICHE
IM SCHLIMMSTEN FALL AUFTRETENDE MOMENTANE SPITZENWERT- UND DIE KUMULATIVE ELEKTRISCHE
PARAMETERVARIATION UND DIE IM SCHLIMMSTEN FALL AUFTRETENDE MOMENTANE
SPITZENWERT- UND DIE KUMULATIVE(N) VARIATION(EN) DER SCHALTUNGSLEISTUNGSCHARAKTERISTIKEN {Δc}c.
- – SCHRITT
7: TEST 1: LIEGT (LIEGEN) DIE BERECHNETE(N) VARIATION(EN) DER SCHALTUNGSLEISTUNGSCHARAKTERISTIK
{Δc}c INFOLGE DER SUBSTRAT-STROMERZEUGUNG INNERHALB
BESCHRÄNKTER
GRENZEN {Δc}?
WENN JA, GEHE ZU ENDE, WENN NEIN, GEHE ZUM NÄCHSTEN SCHRITT.
- – SCHRITT
8: TEST 2: WIE VERHÄLT
SICH DIE ÜBERMÄSSIGE VARIATION
DER BERECHNETEN, IM SCHLIMMSTEN FALL AUFTRETENDEN MOMENTANEN SPITZENWERT-
UND DER KUMULATIVEN VARIATION(EN) DER SCHALTUNGSLEISTUNGSCHARAKTERISTIK
INFOLGE DER ERZEUGUNG VON ÜBERMÄSSIGEM SUBSTRAT-STROM
(Isub(i)) IN TRANSISTOR (i), DIE DURCH EINEN ÜBERMÄSSIG HOHEN WERT DES DRAIN/SOURCE-SPANNUNGSEXTREMUMS
Vds(i)max VERURSACHT WIRD, RELATIV ZU DEN WERTEN DER DRAIN/SOURCE-SPANNUNGSEXTREMA
{Vds(n-1)max} DER ANDEREN n-1 IN DRAIN/SOURCE-REIHE GESCHALTETEN
TRANSISTOREN? MIT ANDEREN WORTEN, GIBT ES EIN UNGLEICHGEWICHT IN
DER VERTEILUNG DER DRAIN/SOURCE-SPANNUNGEN Vds(i)max ZWISCHEN TRANSISTOR
N1 UND DEN TRANSISTOREN N2, N3, – Ni -- Nn, SO DASS DAS GESAMTE
Voutmax AUF DIE TRANSISTOREN {Nn} NEU VERTEILT WERDEN KANN? WENN TEST
2 JA IST, DANN ÜBERSPRINGE
DEN NÄCHSTEN
SCHRITT, WENN NEIN, DANN FÜHRE
DEN NÄCHSTEN
SCHRITT DURCH.
- – SCHRITT
9: VERÄNDERE
DIE SCHALTUNGKONFIGURATION VON SCHALTUNG 600, SO DASS SIE
EINEN ZUSÄTZLICHEN DRAIN/SOURCEGESCHALTETEN
TRANSISTOR N(i+1) IN SERIE MIT N3 (und/oder N4) ZWISCHEN Vout UND
DEM DRAIN VON N2 UMFASST, UND FÜGE
EINE ZUSÄTZLICHE
FESTE VORSPANNUNG Vb(i+1) HINZU, DIE AM GATE DES ZUSÄTZLICHEN
TRANSISTORS N(i+1) ANGESCHLOSSEN IST.
- TEST 3: WENN DIE ANZAHL DER ITERATIONEN (i) ZU GROSS IST (Z.B.
WENN DIE ANZAHL DER ZUSÄTZLICHEN
TRANSISTOREN GRÖSSER
ALS ZULÄSSIG
IST, DANN EXISTIERT KEINE LÖSUNG
MIT DEM AUSGEWÄHLTEN
SATZ VON SCHALTUNGSLEISTUNGSBESCHRÄNKUNGEN), DANN GEHE ZUM ENDE, ANSONSTEN
GEHE ZU SCHRITT 10.
- – SCHRITT
10: TEILE DIE DRAIN/SOURCE-SPANNUNGSEXTREMA {V'(n)max} NEU ZU, UM DIE JEWEILIGEN ÜBERMÄSSIGEN SPANNUNGS EXTREMA
V(i)max ÜBER
DEM TRANSISTOR (i) AUF V'(i)max
ZU VERRINGERN (UND UM DEREN ENSTPRECHENDEN ÜBERMÄSSIGEN SPITZENSUBSTRATSTROM {Isub(i)max}
ZU VERMINDERN), UND UM DEN REST Voutmax – V'(i)max AUF DIE VERBLIEBENEN, HINTEREINANDERGESCHALTEN
TRANSISTOREN N(n-1) ZU VERTEILEN.
- – SCHRITT
11: BERECHNE EINEN NEUEN SATZ VON FESTEN VORSPANNUNGEN {Vbi}, Z.B.
(Vref, Vbias, – – -), (Z.B.
DURCH DAS VERFAHREN VON LAGRANGE-MULTIPLIKATIONEN) MIT DEN BESCHRÄNKUNGEN
DES ANFORDERUNGSSATZES {R} UND DEN IN SCHRITT 10 ERMITTELTEN, NEU
ZUGEWIESENEN DRAIN/SOURCE-SPANNUNGSEXTREMA {V'(n)max}. GEHE ZU SCHRITT 3.
- – ENDE.
-
Ein alternatives
Schaltungs-Ausführungsbeispiel
der vorliegenden Erfindung
-
Unter
Bezugnahme auf 7 wird ein alternatives Ausführungsbeispiel
der Erfindung in einer Stromspiegelschaltung 700 gezeigt.
Die Schaltung 700 ist ein Kaskoden-Stromspiegel, der als
Hochimpedanz-Ausgangsstufe einer Verstärkerstufe mit großer Verstärkung verwendet
werden kann, wie zum Beispiel der Schaltung aus 6.
-
Ein
Signalquellen-Strom Is (z.B. der Ausgang Vout von 6)
steuert einen Eingangsanschluss 701 des Stromspiegels.
Eine weitere Stromquelle Io steuert einen Ausgangsanschluss Vout1 des
Stromspiegels. Sowohl Is als auch Io werden vom Stromversorgungsanschluss
Vdd gespeist.
-
Wie
auch in anderen Ausführungsbeispielen der
vorliegenden Erfindung sind in der Stromspiegelschaltung 700 zusätzliche
spannungsteilende, Source-Drain-verbundene Serien-Transistoren 702, 704 in
einem Eingangsserienstrompfad L1 angeordnet. Der Serienstrompfad
L1 erstreckt sich von dem Eingangsanschluss 701 durch die
hintereinander geschalteten Transistoren 702, 704 zu
einem Drain-Anschluss 705 des oberen Kaskoden-Transistors 710 und
setzt sich durch den hintereinander geschalteten unteren Kaskoden-Transistor 712 zu
Vss (Masse) fort. Der obere Transistor 710 und der untere
Transistor 712 sind mit den jeweiligen Source- und Drain-Anschlüssen mit
einer gemeinsamen Verbindung 709 verbunden.
-
Außerdem sind
weitere Source-Drain-geschaltete Reihentransistoren 706, 708,
die sich die Spannung aufteilen, in einem Ausgangsserienstrompfad
L2 angeordnet. Der Serienstrompfad L2 erstreckt sich von dem Ausgangsanschluss
Vout1 durch die in Reihe geschalteten Transistoren 706, 708 zu
einem Drain-Anschluss 707 des oberen Kaskoden-Transistors 714 und
weiter durch den in Reihe geschalteten unteren Kaskoden-Transistor 716 zu Vss
(Masse). Der obere Transistor 714 und der untere Transistor 716 sind
mit den jeweiligen Source- und Drain-Anschlüssen bei einer gemeinsamen
Verbindung 711 verbunden.
-
Die
jeweiligen Gates der Transistoren 702, 704 und 706, 708 sind
jeweils durch Festspannungsquellen 722, 724, 726, 728 mit
je einer Vorspannung belegt. Die Gates der Transistoren 710, 714 werden durch
invertierende (–)
und nichtinvertierende (+) Ausgänge 730, 734 eines
dualen Operationsverstärkers 740 gespeist.
Die entsprechenden nicht-invertierenden, invertierenden Eingänge 742, 744 des Operationsverstärkers 740 sind
mit den gemeinsamen Verbindungen 709 bzw. 711 verbunden.
-
Wie
allgemein bekannt, sorgt die Stromspiegelschaltung 700 für eine hohe
Ausgangsimpedanz und Stromverstärkung
durch das Verhältnis
der Größe der Transistoren 716 und 712.
-
Qc[J]
beziehe sich auf die Gruppe der vier Drain/Source-verbundenen Kaskoden-Transistoren (zwei
Ketten von hintereinandergeschalteten Transistoren) [710, 712] und
[714, 716]. Qa[K] beziehe sich auf die Gruppe
der zusätzlichen
in Drain/Source-Reihe
geschalteten Transistoren (zwei zusätzliche Ketten von in Reihe
geschalteten Transistoren) [702, 704] und [706, 708].
Für 1 < j < 2 sind die Transistoren
Qc[j] die Kaskoden-(Ketten-)-Transistoren Qc[J1] in dem ersten Serienpfad
L1, die von einem oberen Drain-Anschluss 705 der Kette
Qc[J1] mit Vss verbinden. Für 3 < j < 4 sind die Transistoren
Qc[j] die Kaskoden-(Ketten-)-Transistoren Qc[J2] in dem zweiten
Serienpfad L2, die von einem oberen Drain-Anschluss 707 der
Kette Qc[J2] mit Vss verbinden. Außerdem seien die jeweiligen
Vorspannungen 722, 724, 726 und 728 durch
Vb[K] bezeichnet, entsprechend den Qa[K] zusätzlichen Serien-Transistoren 702, 704, 706 und 708.
-
Für 1 < k < 2 sind die Transistoren
Qa[K] die zusätzlichen
Drain/Source-hintereinandergeschalteten (d.h. Ketten-)Transistoren
Qa[K1] im Serienpfad L1, der den Eingangsknoten 701 mit
dem oberen Drain-Anschluss 705 der ersten Kaskoden-Kette Qc[J1] verbindet.
Auf ähnliche
Weise sind für
3 < k < 4 die Transistoren
Qa[k] die zusätzlichen
Drain/Source-hintereinandergeschalteten (Ketten-)Transistoren Qa[K2]
im Serienpfad L2, der den Ausgangsknoten Vout1 mit dem oberen Drain-Anschluss 707 der Kaskoden-Kette
Qc[J2] verbindet.
-
Ein
Grenzwert für
den übermäßigen Substrat-Strom
für jeden
Transistor Qc[j] in den Ketten Qc[J1] und Qc[J2], der durch eine
jeweilige Drain/Source-Spannungsbelastung Vds[j] verursacht wird,
kann als jeweiliger maximal zulässiger
Substrat-Strom Isubmax(j)
für den
Transistor Q[j] dargestellt werden, der durch die entsprechende Drain/Source-Spannung
Vds(j)=VdsmaxQ) verursacht wird.
-
Um
die Verstärkung
der Schaltung 700 gegen eine Verschlechterung durch übermäßigen Substrat-Strom
(d.h. bei Vds(j) > Vdsmax(j))
infolge von Spannungs-Überlastung
an den Kaskoden-Transistoren 710, 712 und 714, 716 zu
stabilisieren, werden die mit einer Vorspannung belegten stabilisierenden zusätzlichen
Transistoren Q[k], z.B. Transistoren 702, 704 und 706, 708,
wahlweise durch die jeweiligen Vorspannungsquellen Vb(k), z.B. 722, 724 und 726, 728 mit
einer Vorspannung belegt, um die jeweiligen Kaskoden-Transistor-Spannungen
Vds(j) zu begrenzen (d.h., 774, 776, 786, 788),
damit diese ein jeweiliges maximales Vdsmax(j) nicht übersteigen.
-
Die
maximale Spannung (Vds(j) = Vdsmax(j)), die sich über jedem
jeweiligen Serien-Kaskoden-Transistor Qc[j] zeigt, hängt von
den Betriebsbedingungen ab, unter denen die Schaltung 700 betrieben
wird. Für
einen vorgegebenen Satz {R} ausgewählter Leistungscharakteristiken
(z.B. Verstärkung und
Ausgangsimpedanz) und ausgewählter
Betriebscharakteristiken [z.B. hohe und niedrige Grenzwerte des
Eingangssignals (Ismax, Ismin), ausgewählte maximale Versorgungsspannungsgrenzen
VDDmax und ausgewählter
maximaler Ausgangsspannungspegel Voutmax und maximaler Ausgangsspannungsbereich
(dynamischer Bereich Voutmax – Voutmin)] sind
die Vorspannungen Vb(k) so ausgewählt, dass sie die Drain/Source-Spannungen Vds(j)
der Kaskoden-Transistoren Qc(j) so begrenzen, dass sie kleiner sind
als die jeweiligen Maxima Vds(j)max, wodurch sie die ausgewählten Schaltungsleistungscharakteristiken
für die
ausgewählte(n)
Betriebscharakteristiken) stabilisieren.
-
Allgemein
sind in einem Strompfad durch eine Kette von hintereinandergeschalteten
Transistoren (z.B. L1 oder L2), die zwischen eine Stromquelle (z.B.
Knoten 701 und/oder Vout1) und Masse (z.B. Vss) geschaltet
sind, um sicherzustellen, dass die Substrat-Ströme IsubQ) für Drain/Source-gekoppelte Kaskoden-Transistoren
(Qc[j]) in einem Kaskoden-Bereich (z.B. Qc[J]) der Kette (L1, L2),
die zwischen einen Zwischen-Drain-Knoten (z.B. Knoten 705 oder 707)
und Masse geschaltet ist, ausgewählte Grenzwerte
(z.B. Isub(j)max) nicht übersteigen,
die jeweiligen Gates entsprechender zusätzlicher Transistoren (z.B.
Qa[k]) in einem Zwischenbereich (z.B. Qa[k]) der Kette (L1 oder
L2), der zwischen die Zwischen-Drain-Knoten (z.B. Knoten 705 oder 707)
und eine entsprechende Stromquelle (z.B. Io oder Is) geschaltet
ist, an entsprechende Vorspannungen (z.B. Vb[k]) angeschlossen,
und die Vorspannungen sind so ausgewählt, dass sie die entsprechenden
maximalen Ausschläge
der Drain/Source-Spannung (z.B. Vds(j)max) an den Transistoren Qc[J]
begrenzen, damit diese ein entsprechendes Maximum (z.B. Vdsmax(j))
nicht übersteigen.
-
Außerdem können die
in Reihe geschalteten, sich die Spannung teilenden, vorspannungsstabilisierten
Transistoren 702, 704 und 706, 708 durch die
jeweiligen Vorspannungsquellen 722, 724 und 726, 728 mit
Vorspannung belegt werden, um von ihren jeweiligen Triodenbereichen
bis in ihre jeweiligen Sättigungsbereiche
zu arbeiten, wenn die Ausgangsspannung Vout1 von einer maximalen
Ausgangsspannung Vout1 max zur minimalen Ausgangsspannung Vout1
min verläuft.
-
Somit
ist die Schaltung 700 stabilisiert, um eine hohe Ausgangsimpedanz
und eine hohe Verstärkungscharakteristik über einen
weiten dynamischen Ausgangsspannungsbereich beizubehalten, wobei
gleichzeitig eine Verstärkungs-
oder Ausgangsimpedanzverschlechterung aufgrund übermäßiger Substrat-Stromerzeugung
durch Spannungsüberlastung
eliminiert oder minimiert wird.
-
Die
tatsächlichen
Vorspannungswerte für
die jeweiligen Vorspannungsquellen 722, 724 und 726, 728 sind
abhängig
von den betrachteten jeweiligen Werten für Vddmax, Voutmin, Voutmax,
Ismin und Ismax und der entsprechenden jeweiligen Transistor-Breite (We(i)), -Länge (Le(i))
und dem Breite-Länge-Verhältnis (We(i)/Le(i)),
wobei (i) die Transistoren Qc(j) und Qa(k) darstellt. Eine Lösung für die Vorspannungswerte
Vb(k) für
die entsprechenden Vorspannungsquellen 722, 724 und 726, 728 wird
dann zu einem Problem der Schaltungssimulation und Transistormodellierungsanalyse,
wie dies z.B. in den oben beschriebenen Dokumenten gezeigt ist.
-
Es
sind Lösungswege
bekannt, um solche bedingt beschränkten Probleme zu lösen. Beispielsweise
kann die Schaltung 700 als ein lineares Schaltungsdiagramm
oder als Schaltbild (nicht gezeigt) unter Verwendung bekannter linearer
Schaltungsmodelle für
die Transistoren Qc(j) und Qa(k) dargestellt werden. Ein Satz von
Schleifen- oder Knoten-Gleichungen (nicht gezeigt) kann geschrieben
und durch Matrixverfahren gelöst
werden, um entsprechende Knotenspannungen und Schleifenströme für das lineare
Schaltungsschema der Schaltung 700 zu bestimmen. Ein entsprechender
Satz zugehöriger
polynominaler Gleichungen kann aus dem Satz von Schleifen- und Knoten-Gleichungen
abgeleitet werden, wobei die ausgewählten Betriebs- und Leistungsfähigkeitsgrenzen
berücksichtigt
werden. Die Anwendung bekannter mathematischer Verfahren, wie zum
Beispiel das Verfahren der LaGrange-Polynorne, kann verwendet werden,
um den gewünschten
Satz von Vb(k)-Vorspannungen zu bestimmen, damit die ausgewählten Betriebs-
und Leistungscharakteristiken für
die Schaltung 700 erreicht werden.
-
Eine
geeignete Auswahl der Vorspannungswerte Vb(k) für die entsprechenden Vorspannungsquellen 722, 724 und 726, 728,
um die Substratströme
auf weniger als die übermäßigen Grenzen
zu beschränken,
gewährleistet
daher, dass die ausgewählte
Charakteristik (Verstärkung,
Ausgangswiderstand) der Stromspiegelschaltung 700 über den
erwarteten Betriebsversorgungsspannungs- und Eingangssignalpegeln
stabilisiert wird.
-
Es
ist für
den erfahrenen Fachmann der Entwicklung und Modellierung elektrischer
Schaltungen offenkundig, dass durch Anwendung der in der vorliegenden
Erfindung zur Stabilisierung von Schaltungscharakteristiken gezeigten
Techniken mehr als nur die zwei Kaskoden-Transistoren 710 und 712 oder 714 und 716 gegen übermäßige Drain/Source-Spannungen
geschützt
werden können.
Durch geeignetes Hinzufügen
von mehr als zwei in Drain/Source-Reihe geschalteten Transistoren
Qa(k) in einem Strompfad L1 oder L2 und durch geeignetes Auswählen von Vorspannungen
Vb(k) können
andere Transistoren, inbesondere Transistoren, die aus der Gruppe
der zusätzlichen
Drain/Source-geschalteten Transistoren Qa(k) ausgewählt sind,
ebenfalls gegen übermäßige Drain/Source-Spannung
Vds(k) geschützt
werden.
-
Obwohl
der verringerte Effekt heißer
Elektronen und die Erfindung einer die Leistung stabilisierenden
Kaskoden-Schaltung für
einen n-Kanal CMOS-Prozess mit Einzelwanne beschrieben wurden, ist
offensichtlich, dass Ausführungsbeispiele
der Erfindung einer substratstrom-vorspannungsstabilisierenden Schaltung
unter Verwendung von Transistoren implementiert werden können, die
durch einen Einzelwannen-p-Kanal- oder einen Doppelwannen-CMOS-Prozess
durch geeignete Veränderungen
der Spannungspolarität
und des Stromflusses hergestellt werden.
