DE19620839C2

DE19620839C2 - Operationsverstärker

Info

Publication number: DE19620839C2
Application number: DE19620839A
Authority: DE
Inventors: Hironori Kawahara; Yukio Ono; Seiichiro Kikuyama
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-10-31
Filing date: 1996-05-23
Publication date: 1998-10-22
Anticipated expiration: 2016-05-24
Also published as: JPH09130218A; KR970024513A; CN1159098A; US5719529A; CN1074869C; DE19620839A1; KR0181611B1

Description

Die Erfindung bezieht sich auf einen Operationsverstärker gemäß Oberbegriff der Patentansprüche 1, 11 bzw. 12.

Aus der US 5,144,259 ist eine Verstärkerschaltung bekannt, die ein Differenztransistorpaar und eine Stromspiegelschaltung aufweist. Die bekannte Verstärkerschaltung ist zur Verwendung in einem integrierten Bauelement vorgesehen. Die Schaltung wird für einen Gegentaktverstärker eingesetzt, bei welchem die Transistoren der Differenztransistorstufe nicht in die Sätti gung getrieben werden. Wird an den Eingang der bekannten Ver stärkerschaltung ein digitales Eingangssignal angelegt, das aufgrund eines hochfrequenten Rauschens verzerrt ist, so ist es nicht möglich, am Ausgang der Verstärkerschaltung ein Signal auszugeben, das für die Unterdrückung des Rauschens mit einfachen Mitteln geeignet ist.

Aus der Treiberschaltung nach US 4,713,625 ist es bekannt, zur Erzielung einer hohen Verstärkung eines Operationsverstärkers eine sogenannte Miller-Kapazität zwischen die Steuerelektrode und die stromführende Elektrode des den Ausgang des Opera tionsverstärkers bildenden Transistors zu schalten. Hierdurch wird die Frequenzstabilität erhöht, wodurch die Verluste des Operationsverstärkers verringert werden. Bei genügend hohen Frequenzen eines Eingangssignals, die eine mittels der Kon densatorimpedanz einstellbare Grenzfrequenz überschreiten, wirkt der Kondensator als Kurzschluß. Der Ausgangstransistor des Operationsverstärkers bildet dann eine Diode. Die erzielte Verstärkung ist damit weitgehend unabhängig von der Frequenz des Eingangssignals.

Die integrierte Verstärkerschaltung nach DE 24 42 846 A1 greift ebenfalls auf ein Differenztransistorpaar und eine Stromspiegelschaltung sowie einen Kondensator zwischen der Steuerelektrode und der stromführenden Hauptelektrode eines am Ausgang angebrachten Transistors zurück. Um eine geringe Kapazität des Kondensators bei Aufrechterhaltung der Stabi lität der Verstärkerschaltung zu gewährleisten, müssen jedoch Dioden in die Emitterzweige der Transistoren des Differenz transistorpaares eingefügt werden. Derartige zusätzliche Bauelemente führen jedoch zu höheren Kosten und erhöhen die Verlustleistung der Schaltungsanordnung.

Die JP 60-70806 A betrifft einen Differenzverstärker mit einer Differenzeingangsstufe Q₁, Q₂. Diese ist direkt mit einem Stromspiegel Q₃, Q₄ gekoppelt. Der Transistor Q₂ der Refe renzeingangsstufe liegt nicht auf einer Referenzspannung, sondern unmittelbar auf Massepotential. Unter Beachtung des Transistors Q₅ muß davon ausgegangen werden, daß die Tran sistoren Q₂ und Q₃ im wesentlichen vom gleichen Strom durch flossen werden. Die zwischen Basis und Emitter des Transistors Q₆ geschaltete Anordnung aus einem Widerstand und einer Kapa zität wirkt nicht unmittelbar rauschreduzierend. Weiterhin ist davon auszugehen, daß der Treiberkreis nach JP 60-70806 A in Verbindung mit einer weiteren Konstantstromquelle das Lade- und Entladeverhalten einer an den Ausgangsanschluß ange schlossenen parasitären Kapazität bestimmt.

Ausgehend vom vorgenannten Stand der Technik liegt der Erfin dung die Aufgabe zugrunde, einen weiterentwickelten Opera tionsverstärker anzugeben, mit dem auf einfache Weise eine Reduzierung eines einem digitalen Eingangssignal überlagerten Rauschens ermöglicht wird und welcher als integrierte Schal tung ausführbar ist.

Die Lösung der Aufgabe der Erfindung gelingt mit einem Gegen stand, wie er in den unabhängigen Ansprüchen 1, 11 und 12 definiert ist. Gemäß der Erfindung wird durch geeignete Ver schaltung des Differenztransistorpaares und der Stromspiegel schaltung in Kombination mit dem ersten und zweiten Mittel zum Zuführen eines gleichbleibenden Stromes und dem kapazitiven Element auf einfachem Weise ein Operationsverstärker geschaf fen, der das gewünschte rauschreduzierende Verhalten aufweist.

In einer Ausführungsform der Erfindung ist die Steuerelektrode des zweiten Transistors des Differenztransistorpaares mit dem Ausgang des Operationsverstärkers verbunden. Die Steuerelek trode des zweiten Transistors des Differenztransistorpaares entspricht daher dem invertierenden Eingang des Operations verstärkers, der in diesem Fall mit dem Ausgang verbunden ist. Gemäß dieser Ausführungsform ist der Operationsverstärker als Spannungsfolger ausgebildet.

Bei einer weiteren Ausführungsform wird die Steuerelektrode des zweiten Transistors des Differenztransistorpaares und damit dem invertierenden Eingang des Operationsverstärkers eine Bezugsspannung zugeführt.

Mittels der Anordnung des kapazitiven Elementes und der ersten und zweiten Mittel zum Zuführen eines gleichbleibenden Stromes ist es möglich, die Durchlaufgeschwindigkeit des Operations verstärkers einzustellen. Dadurch kann ein dem digitalen Ein gangssignal überlagertes hochfrequentes Rauschen unterdrückt werden, wenn die Frequenz des hochfrequenten Rauschens eine die Durchlaufgeschwindigkeit bestimmende, mit den oben ge nannten Mittel einstellbare Frequenz übersteigt.

Die Erfindung soll nachstehend anhand von Ausführungsbeispie len sowie unter Zuhilfenahme von Figuren näher erläutert werden.

In den Zeichnungen zeigt:

Fig. 1 einen Operationsverstärker gemäß einem ersten Ausfüh rungsbeispiel;

Fig. 2-6 jeweils ein weiteres Ausführungsbeispiel eines Operationsverstärkers;

Fig. 7 eine Digitalsignalübertragungsschaltung gemäß einem siebten Ausführungsbeispiel;

Fig. 8 eine Digitalsignalübertragungsschaltung gemäß einem achten Ausführungsbeispiel;

Fig. 9 eine Detailschaltung des in Fig. 8 gezeigten Operati onsverstärkers;

Fig. 10, 11 und 12 jeweils ein weiteres Ausführungsbeispiel einer Digitalsignalübertragungsschaltung;

Fig. 13 eine Impulsübersicht der Eingabe-Ausgabe-Beziehung eines Operationsverstärkers, wenn in die in Fig. 1 dargestellte Schaltung impulsartiges Rauschen eingegeben wird und

Fig. 14 eine Impulsübersicht der Eingabe-Ausgabe-Beziehung eines Operationsverstärkers, wenn in die in Fig. 9 dargestellte Schaltung impulsartiges Rauschen einge geben wird.

Ausführungsbeispiel 1

Fig. 1 zeigt einen Operationsverstärker gemäß einem ersten Ausführungsbeispiel der Erfindung, bei dem es sich genauer gesagt um einen Operationsverstärker handelt, der eine Mischung mit einem Stromrückkopplungs-Operationsverstärker und einem Spannungsrückkopplungs-Operationsverstärker darstellt. Dieser Operationsverstärker kann ein Signal unter Beseitigen des dem eingegebenen digitalen Signal überlagerten Rauschens übertragen. Ferner ist dieser Operationsverstärker für den Einbau in eine integrierte Halbleiterschaltung geeignet. Mit dem Operationsverstärker wird außerdem die Auswirkung des sich momentan von hoch nach tief ändernden, dem eingegebenen Signal überlagerten Rauschens selbst dann verringert, wenn er als allgemeiner Operationsverstärker benutzt wird. Darüber hinaus kann dieser Operationsverstärker als Rauschunterdrücker schaltung verwendet werden.

In Fig. 1 ist die Basis eines PNP-Transistors Q1 mit einem nichtinvertierten Eingangsanschluß (+) verbunden, und der Kollektor ist geerdet. Eine Konstantstromquelle I1 ist zwischen einen Stromzufuhrpotentialknoten Vcc und den Emitter des Transistors Q1 geschaltet und versorgt diesen mit gleich bleibendem Strom i1. Diese Konstantstromquelle I1 weist einen bipolaren Transistor auf, wie allgemein bekannt, und bildet einen ersten Eingangspuffer in Kombination mit dem PNP-Tran sistor Q1.

Ein PNP-Transistor Q6 hat die gleichen Eigenschaften wie der PNP-Transistor Q1; seine Basis ist an einen Ausgangsanschluß angeschlossen und sein Kollektor ist geerdet. Zwischen den Stromzufuhrpotentialknoten Vcc und den Emitter des Transistors Q6 ist eine Konstantstromquelle I3 geschaltet, die dem Emitter des PNP-Transistors Q6 gleichbleibenden Strom i3 zuführt. Diese Konstantstromquelle I3, welche die gleichen Charakteri stiken hat wie die Konstantstromquelle I1, weist einen bi polaren Transistor auf, wie allgemein bekannt, und bildet einen zweiten Eingangspuffer in Kombination mit dem PNP- Transistor Q6.

Die Basis eines PNP-Transistors Q2, dem das in den Eingangs anschluß (+) über den ersten Eingangspuffer eingegebene Signal zugeführt wird, ist mit einem Emitter des PNP-Transistors Q1 verbunden, und der Kollektor ist geerdet. Die Basis eines PNP- Transistors Q3, der mit dem Ausgangsanschluß (einem direkt mit dem Ausgangsanschluß verbundenen Kehreingang) über den zweiten Eingangspuffer gekoppelt ist und das Ausgangssignal empfängt, ist mit dem Emitter des PNP-Transistors Q6 verbunden, und der Emitter des PNP-Transistors Q3 ist mit dem Emitter des PNP- Transistors Q2 verbunden. Dieser PNP-Transistor Q3 bildet zusammen mit dem PNP-Transistor Q2 ein Differenztransistor paar, wobei der Kollektor des PNP-Transistors Q3 als Aus gangsknoten wirkt. Dieser Transistor Q3 hat die gleichen Eigenschaften wie der PNP-Transistor Q2, und der Kollektor strom des Transistors Q3, d. h. der Ausgangsstrom des Diffe renztransistorpaares ist der gleiche wie der Kollektorstrom des PNP-Transistors Q2, wenn an der Basis des Transistors Q3 und an der Basis des Transistors Q2 das gleiche Potential anliegt.

Zwischen den Stromzufuhrpotentialknoten Vcc und die Emitter der PNP-Transistoren Q2 und Q3, die miteinander verbunden sind, ist eine Konstantstromquelle I2 geschaltet, die den Emittern der beiden Transistoren Q2 und Q3 gleichbleibenden Strom i2 zuführt. Die Konstantstromquelle I2 weist bipolare Transistoren auf, wie allgemein bekannt.

Mit dem Ausgangsknoten des Differenztransistorpaares, d. h. dem Kollektor des PNP-Transistors Q3 ist der Kollektor eines NPN- Transistors Q5 verbunden, dessen Basis mit seinem Kollektor verbunden ist. Zwischen den Emitter des NPN-Transistors Q5 und einen Erdungsknoten ist ein Widerstandselements R1 geschaltet.

Mit der Basis des NPN-Transistors Q5 ist die Basis eines NPN- Transistors Q7 verbunden, der gemeinsam mit dem NPN-Transistor Q5 eine Stromspiegelschaltung bildet, wobei der Kollektor des NPN-Transistors Q7 als Ausgangsknoten wirkt. Diese Stromspie gelschaltung hat ein Kollektorstromverhältnis von n : 1 zwischen dem NPN-Transistor Q5 und dem NPN-Transistor Q7, was bedeutet, daß der NPN-Transistor Q7 einen schwächeren Kollektorstrom von 1/n hat als der NPN-Transistor Q5. Zwischen den Emitter des NPN-Transistors Q7 und einen Erdungsknoten ist ein Wider standselement R2 geschaltet. Das ohmsche Verhältnis zwischen den Widerstandselementen R1 und R2 beträgt 1 : n, mit anderen Worten, das Widerstandselement R2 hat im Vergleich zum Wider standselement R1 einen n-fachen Widerstandswert.

Zwischen den Stromzufuhrpotentialknoten Vcc und den Kollektor des NPN-Transistors Q7 ist eine Konstantstromquelle I4 ge schaltet, die dem Kollektor des NPN-Transistors Q7 gleich bleibenden Strom i4 zuführt. Diese Konstantstromquelle I4 weist bipolare Transistoren auf, wie allgemein bekannt, und hat einen gleichbleibenden Strom i4, dessen Stromwert das 1/(2 n)-fache im Vergleich zum konstanten Strom i2 der Kon stantstromquelle I2 ist, um einen unerwünschten Offset zu vermeiden. Das Verhältnis zwischen dem konstanten Strom i4 und dem konstanten Strom i2 wird erhalten als i2 = 2 × i2' = 2 × n × i4.

Die Basis eines Transistors Q8 ist mit dem Ausgangsknoten der Stromspiegelschaltung, d. h. dem Kollektor des NPN-Transistors Q7 verbunden, und sein Kollektor mit dem Ausgangsanschluß, während der Emitter geerdet ist. Zwischen den Stromzufuhrpo tentialknoten Vcc und den Kollektor des Transistors Q8 ist eine Konstantstromquelle I5 geschaltet, die dem Kollektor des NPN-Transistors Q8 gleichbleibenden Strom i5 zuführt. Auch die Konstantstromquelle I5 weist bipolare Transistoren auf, wie allgemein bekannt.

Zwischen den Ausgangsknoten der Stromspiegelschaltung, d. h. den Kollektor des NPN-Transistors Q7 und den Ausgangsanschluß, d. h. den Kollektor des NPN-Transistors Q8 ist ein kapazitives Element C1 geschaltet.

Nachfolgend soll die Arbeitsweise des so aufgebauten Operati onsverstärkers näher erläutert werden. Zunächst wird der sta bile Betrieb für den Fall erörtert, daß das Potential des Eingangsanschlusses (+) das gleiche ist wie das des Ausgangs anschlusses (d. h. der Basis des Transistors Q6). In diesem Fall liegt an den Basen der das Differenztransistorpaar bildenden PNP-Transistoren Q2 und Q3 Potential des gleichen Wertes an, und die Kollektorströme der PNP-Transistoren Q2 und Q3 sind gleich, d. h. als gleichbleibender Strom i2 wird 1/2-mal von der Konstantstromquelle I2 zugeführt.

Da der Kollektorstrom i2' des PNP-Transistors Q3 1/2 × i2 ist, ist der Kollektorstrom des NPN-Transistors Q5 auch 1/2 × i2, und dann ist der Kollektorstrom des NPN-Transistors Q7 1/2 × i2 × 1/n.

Da der Kollektorstrom des NPN-Transistors Q7 und der von der Konstantstromquelle I4 gelieferte, gleichbleibende Strom i4 beide das 1/(2 n)-fache des gleichbleibenden Stroms i2 sind, führt die Konstantstromquelle I4 dem NPN-Transistor Q8 und dem kapazitiven Element C1 keinen Strom zu, und es wird auch kein Strom vom NPN-Transistor Q7 ausgegeben.

Aus diesem Grund bleibt der NPN-Transistor Q7 im gleichen Zu stand. Mit anderen Worten, das Potential des Ausgangs bleibt so erhalten wie es ist, ohne daß Ströme zu und aus dem Aus gangsanschluß fließen.

Wenn bei diesem Zustand das Potential des Eingangsanschlusses (+) plötzlich höher wird als das des Ausgangsanschlusses, oder, anders ausgedrückt, wenn das eingegebene digitale Signal plötzlich von tief nach hoch geht, arbeitet der Operations verstärker wie folgt.

Die Potentialänderung von tief nach hoch am Eingangsanschluß (+) wird über den ersten Eingangspuffer der Basis des PNP- Transistors Q2 zugeleitet, die eine Seite des Differenz transistorpaares darstellt. Folglich wird das Basispotential des PNP-Transistors Q2 höher als das der Basis des PNP-Tran sistors Q3, die Leitfähigkeit des PNP-Transistors Q2 wird niedriger als die des PNP-Transistors Q3, dann wird der Kol lektorstrom des PNP-Transistors Q2 kleiner als 1/2 × i2 (d. h. 1/2 × i2 - α), während der Kollektorstrom des PNP-Transistors Q3 größer wird als 1/2 × i2 (d. h. 1/h × i2 + α), worin α die Größe der Zunahme oder Abnahme des Stroms bezeichnet.

Da der Kollektorstrom i2' des PNP-Transistors Q3 (1/h × i2 + α) ist, ist der Kollektorstrom des NPN-Transistors Q5 auch (1/h × i2 + α), und der Kollektorstrom des NPN-Transistors Q7 wird (1/h × i2 + α) x 1/n.

Da der Kollektorstrom des NPN-Transistors Q7 1/h × i2 + α) × 1/n wird, was um α/n größer ist als der von der Konstant stromquelle I4 zugeführte gleichbleibende Strom i4, wird dieser Differenzstrom α/n mit dem Strom kompensiert, der aus der Basis des NPN-Transistors Q8 und dem kapazitiven Element C1 bezogen wird.

Infolgedessen nimmt die Leitfähigkeit des NPN-Transistors Q8 ab, dann steigt das Potential am Ausgangsanschluß, und daraufhin fließt ein Teil des von der Konstantstromquelle I5 gelieferten gleichbleibendem Stroms i5 aus dem Ausgangsan schluß. Mit zunehmendem Potential am Ausgangsanschluß wird diese Potentialänderung über den zweiten Eingangspuffer an die Basis des PNP-Transistors Q3 übertragen, der zum Differenz transistorpaar gehört. Diese Operation wird so lange fortge setzt, bis das Basispotential des PNP-Transistors Q3 den gleichen Wert erreicht wie das des PNP-Transistors Q2.

Wenn das Basispotential der beiden Transistoren Q3 und Q2 gleich ist, ändert sich der Operationsverstärker zu dem oben erläuterten Zustand, bei dem das Potential des Ausgangsan schlusses sich dem des Eingangsanschlusses (+) angleicht, mit anderen Worten, dem Potential des Eingangssignals, bei dem kein Strom zu oder vom Ausgangsanschluß fließt. Wenn also das Eingangssignal von tief nach hoch geht, wird am Ausgangsan schluß ein digitales Signal ausgegeben, welches sich von tief nach hoch ändert und eine gewünschte Durchlaufgeschwindigkeit hat. Das bedeutet, daß das Eingangssignal als Ausgangssignal übertragen wird.

Wenn andererseits bei Empfang des Eingangssignals am Ein gangsanschluß das Potential am Eingangsanschluß (+) unter das Potential des Ausgangsanschlusses sinkt, mit anderen Worten, wenn das eingegebene digitale Signal von hoch nach tief geht, arbeitet der Funktionsverstärker wie folgt. Die Potentialän derung des Eingangsanschlusses (+) von hoch nach tief wird über den ersten Eingangspuffer an die Basis des PNP-Transi stors Q2 übertragen, der die eine Seite des Differenztransi storpaares bildet. Folglich sinkt das Basispotential des PNP- Transistors Q2 unter das Potential der Basis des PNP-Transi stors Q3, und die Leitfähigkeit des PNP-Transistors Q2 steigt über die des PNP-Transistors Q3 an. Aus diesem Grund wird der Kollektorstrom des PNP-Transistors Q2 (1/2 × i2 + α), was um α größer ist als 1/2 × i2, und der Kollektorstrom des PNP-Tran sistors Q3 wird (1/2 × i2 - α), was um a kleiner ist als 1/2 × i2.

Da der Kollektorstrom i2' des PNP-Transistors Q2 (1/2 × i2 - α) ist, ist der Kollektorstrom des NPN-Transistors Q5 auch (1/2 × i2 - α), und der Kollektorstrom des NPN-Transistors Q7 ist (1/2 × i2 - α) × 1/n.

Da der Kollektorstrom des NPN-Transistors Q7 (1/2 × i2 - α) n x i2 ist, ist der fließende Strom des NPN-Transistors Q7 um α/n kleiner als der von der Konstantstromquelle I4 zugeführte gleichbleibende Strom i4. Deshalb fließt dieser Differenzstrom α/n von der Konstantstromquelle I4 in die Basis des NPN-Tran sistors Q8 und in das kapazitive Element C1.

Hieraufhin steigt die Leitfähigkeit des NPN-Transistors Q8, das Potential des Ausgangsanschlusses nimmt ab, und Strom wird aus dem Ausgangsanschluß entnommen. Diese Abnahme des Poten tials am Ausgangsanschluß wird über den zweiten Eingangspuffer an die Basis des PNP-Transistors Q3 übertragen, der eine Seite des Differenztransistorpaares bildet. Der vorstehend genannte Betrieb dauert so lange, bis das Basispotential des PNP-Tran sistors Q3 das gleiche wird wie das des PNP-Transistors Q2.

Wenn beide Basispotentiale der Transistoren Q3 und Q2 gleich sind, nimmt der Operationsverstärker den oben genannten Zu stand an, bei dem das Potential am Ausgangsanschluß das glei che wird wie das des Eingangsanschlusses (+), d. h. das Poten tial des Eingangsignals, bei dem kein Strom zu oder vom Aus gangsanschluß fließt. Wenn also das Eingangsignal von hoch nach tief geht, wird am Ausgangsanschluß ein digitales Signal ausgegeben, welches von hoch nach tief geht und eine ge wünschte Durchlaufgeschwindigkeit hat. Das bedeutet, daß das Eingangsignal als Ausgangsanschluß übertragen wird.

Wenn sich, wie oben beschrieben, das Eingangsignal von hoch nach tief ändert, sinkt das Emitterpotential des PNP-Transi stors Q2 zeitweilig ab, die Basis-Emitter-Strecke des PNP- Transistors Q3 und diejenige des PNP-Transistors Q6 wird ge sperrt, und der Sperrstrom fließt zeitweilig über PNP-Transi stor Q3. Da dieser Sperrstrom über den PNP-Transistor Q2 zum Erdungsknoten fließt, hat er keinen Einfluß auf die Strom spiegelschaltung und den NPN-Transistor Q8, der der Ausgangs transistor ist. Deshalb ändert sich die Spannung des Aus gangsanschlusses von hoch nach tief in Abhängigkeit von der Änderung des Eingangssignals von hoch nach tief.

Da der so aufgebaute Operationsverstärker Durchlaufgeschwin digkeit haben kann, ist es möglich, ein Frequenzsignal, das die vorherbestimmte Frequenz übersteigt, nicht auszugeben, wenn dieses am Eingangsanschluß (+) anliegt. Damit wird hochfrequentes Rauschen eliminiert.

Die Schaltgeschwindigkeit der PNP-Transistoren Q1, Q2, Q3 und Q6 muß größer gemacht werden als die Durchlaufgeschwindigkeit, wenn man eine niedrigere Grenzfrequenz erhalten will. Deshalb sind bei dem Operationsverstärker gemäß diesem Aus führungsbeispiel die gleichbleibenden Ströme i1, i2 und i3, die von den Konstantstromquellen I1, I2 bzw. I3 geliefert werden, so ausgelegt, daß sie die Schaltgeschwindigkeit der PNP-Transistoren Q1, Q2, Q3 und Q6 bezogen auf die Durchlauf geschwindigkeit erhöhen.

Wenn außerdem n auf mehr als eins gesetzt ist im Stromspie gelverhältnis n : 1 zwischen den Transistoren Q5 und Q7, die die Stromspiegelschaltung bilden, kann der von der Konstantstrom quelle I2 gelieferte gleichbleibende Strom i2 selbst dann zunehmen, wenn sowohl der von der Konstantstromquelle I4 gelieferte gleichbleibende Strom i4 und die Grenzfrequenz abnehmen. Auf diese Weise ist es möglich, die Schaltgeschwin digkeit der PNP-Transistoren Q1, Q2, Q3 und Q6 zu erhöhen.

Aus der obigen Erläuterung geht klar hervor, daß der Operati onsverstärker das Signal unter Beseitigung des Rauschens aus dem digitalen Signal übertragen kann. Mit anderen Worten, der Operationsverstärker kann die Frequenz, die höher ist als ein vorherbestimmter Wert aus dem in den Eingangsanschluß (+) eingegebenen digitalen Signal entfernen und deshalb das Signal als das digitale Ausgabesignal am Ausgangsanschluß ausgeben. Ferner braucht der Operationsverstärker keinen Kondensator von großer Kapazität. Außerdem kann dieser Operationsverstärker sowohl als eine Digitalsignalübertragungsschaltung, die in eine integrierte Halbleiterschaltung einbaubar ist, als auch als Rauschunterdrückerschaltung benutzt werden. Bei diesem Operationsverstärker hat die plötzliche Änderung des Ein gangssignals von hoch nach tief bei der Eingabe keinerlei Einfluß auf den Ausgangsanschluß.

Darüber hinaus kann der Operationsverstärker als Rauschfilter oder Rauschunterdrückerschaltung eingesetzt werden, da er nicht von dem Rauschen beeinflußt wird, welches dem in den Eingangsanschluß (+) eingegebenen analogen Signal überlagert ist. Damit kann das Ausgabesignal am Ausgangsanschluß störungsfrei erhalten werden.

Ausführungsbeispiel 2

Fig. 2 zeigt ein zweites Ausführungsbeispiel eines Opera tionsverstärkers gemäß der Erfindung, bei dem im Vergleich zu dem in Fig. 1 dargestellten Operationsverstärker die PNP- Transistoren Q2, Q3 durch NPN-Transistoren ersetzt sind. Da diese PNP-Transistoren durch NPN-Transistoren ersetzt sind, sind weitere PNP-Transistoren in der Schaltung durch NPN- Transistoren ersetzt, und die Stromquellen sind von der Stromzufuhrseite zur Erdungsseite verlegt. Da dieser Aufbau dem Fachmann geläufig ist, braucht er nicht näher erläutert zu werden.

Da beim zweiten Ausführungsbeispiel das Differenztransistor paar NPN-Transistoren aufweist, kann die erste und zweite Eingangspufferschaltung des ersten Ausführungsbeispiels weg gelassen werden. Die Basis des NPN-Transistors Q2 ist dann un mittelbar mit dem Eingangsanschluß (+) verbunden, während die Basis des NPN-Transistors Q3 unmittelbar mit einem Ausgangsanschluß verbunden ist (einem Kehreingang).

Ein so aufgebauter Operationsverstärker arbeitet ebenso wie der des ersten Ausführungsbeispiels und hat die gleiche Wir kung. Die in Fig. 2 mit den gleichen Bezugszeichen bezeichne ten Elemente oder Teile haben die gleichen Funktionen wie in Fig. 1.

Ausführungsbeispiel 3

Bei dem dritten Ausführungsbeispiel eines Operationsverstär kers der vorliegenden Erfindung, wie er in Fig. 3 gezeigt ist, sind die PNP-Transistoren Q2, Q3 aus Fig. 1 durch P-Kanal MOS- Transistoren ersetzt, und die NPN-Transistoren Q5, Q7 und Q8 sind durch N-Kanal MOS-Transistoren ersetzt. In der gleichen Weise weisen die Konstantstromquellen I2, I4 und I5 MOS-Tran sistoren auf, wie allgemein bekannt.

Da bei diesem dritten Ausführungsbeispiel das Differenz transistorpaar P-Kanal MOS-Transistoren aufweist, kann die erste und zweite Eingangspufferschaltung aus dem ersten Aus führungsbeispiel weggelassen werden, und die Basis des P-Kanal MOS-Transistors Q2 ist unmittelbar mit dem Eingangsanschluß (+) verbunden, während die Basis des P-Kanal MOS-Transistors Q3 unmittelbar mit einem Ausgangsanschluß verbunden ist.

Der Operationsverstärker, der den oben beschriebenen Aufbau hat, arbeitet auf die gleiche Weise wie das erste Ausfüh rungsbeispiel und hat auch die gleiche Wirkung. Wiederum bezeichnen die gleichen Bezugszeichen in Fig. 3 und Fig. 1 die gleichen Teile oder Teile mit gleicher Funktion.

Ausführungsbeispiel 4

Fig. 4 zeigt ein viertes Ausführungsbeispiel eines Opera tionsverstärkers, der sich von dem zweiten Ausführungsbeispiel insofern unterscheidet, als im vierten Ausführungsbeispiel MOS-Transistoren vorgesehen sind, während beim zweiten Aus führungsbeispiel bipolare Transistoren verwendet sind. Mit anderen Worten, die NPN-Transistoren Q2 und Q3 des Opera tionsverstärkers gemäß dem zweiten Ausführungsbeispiel sind durch N-Kanal MOS-Transistoren beim vierten Ausführungsbei spiel ersetzt. Ebenso weisen die Konstantstromquellen I2, I4 und I5 MOS-Transistoren auf, wie allgemein bekannt.

Der wie vorstehend aufgebaute Operationsverstärker arbeitet ebenso wie das zweite Ausführungsbeispiel und hat auch die gleiche Wirkung wie das zweite Ausführungsbeispiel. Einander entsprechende Teile oder Teile mit den gleichen Funktionen sind in Fig. 4 und Fig. 2 mit den gleichen Bezugszeichen ge kennzeichnet.

Ausführungsbeispiel 5

Fig. 5 zeigt ein fünftes Ausführungsbeispiel eines Opera tionsverstärkers, bei dem die in Fig. 1 gezeigten PNP-Tran sistoren Q2 und Q3 durch eine Vielzahl von PNP-Transistoren ersetzt sind (zum Beispiel vier PNP-Transistoren), die parallelgeschaltet sind und von denen jeder die gleiche Charakteristik hat wie gemäß Fig. 1. Der Kollektor eines der parallelen PNP-Transistoren Q3 ist mit dem Kollektor des NPN- Transistors Q5 als Ausgangsknoten des Differenztransistor paares verbunden, und die übrigen Kollektoren der anderen PNP- Transistoren sind geerdet. Im übrigen sind alle Teile gleich wie beim ersten Ausführungsbeispiel gemäß Fig. 1.

Folge dieses Aufbaus ist es, daß für den Fall, daß die Poten tiale sowohl des Eingangsanschlusses (+) und des Ausgangs anschlusses gleich sind, d. h. die Arbeitsweise des Opera tionsverstärkers stabil ist, die Kollektorströme der paralle len PNP-Transistoren Q2 und Q3 gleich sind, d. h. das 1/2-fache des von der Konstantstromquelle I2 zugeführten, gleichblei benden Stroms i2. Da in jedem der PNP-Transistoren, die den parallelgeschalteten PNP-Transistor Q3 ausmachen, äquivalenter Strom fließt, ist der Kollektorstrom i2' eines PNP-Transistors der parallelgeschalteten Transistoren des PNP-Transistors Q3, der mit dem Kollektor des NPN-Transistors Q5 verbunden ist, ein Viertel des 1/2 × i2 beim fünften Ausführungsbeispiel.

Deshalb wird auch der Kollektorstrom des NPN-Transistors Q5 1/2 × i2 × 1/4, und dann wird der Kollektorstrom des NPN-Tran sistors Q7 1/2 × i2 × 1/4 × 1/n. Aus diesem Grund wird der konstante Strom i4 der Konstantstromquelle I4 auch 1/2 × i2 × 1/4 × 1/n.

Folglich kann beim fünften Ausführungsbeispiel ein großes Verhältnis von 8 n : 1 zwischen dem konstanten Strom i2 der Konstantstromquelle I2 und dem konstanten Strom i4 der Kon stantstromquelle I4 erhalten werden. Mit diesem Ausführungs beispiel ist es daher möglich, den konstanten Strom i4 der Konstantstromquelle I4 zu verringern, die Grenzfrequenz zu erhöhen und den konstanten Strom i2 der Konstantstromquelle I2 zu erhöhen, um die Schaltgeschwindigkeit der PNP-Transistoren Q1, Q2 und Q3 schneller als die Durchlaufgeschwindigkeit zu machen. Der Operationsverstärker gemäß diesem Ausführungsbei spiel hat den gleichen Effekt wie die des Verstärkers gemäß dem ersten Ausführungsbeispiel.

Ausführungsbeispiel 6

In Fig. 6 ist ein sechstes Ausführungsbeispiel eines Operati onsverstärkers gezeigt, bei dem die in Fig. 5 dargestellten parallelen Transistoren Q2, Q3 durch Mehrfachtransistoren er setzt sind, die jeweils eine Vielzahl von Kollektoren haben, wie Fig. 6 zeigt. Die Arbeitsweise dieser Mehrfachtransistoren ist die gleiche wie die der Paralleltransistoren beim fünften Ausführungsbeispiel. In Fig. 6 hat jeder Transistor Q2, Q3 eine Vielzahl von Kollektoren, und einer der Kollektoren des Transistors Q3 ist mit einem Kollektor des Transistors Q5 verbunden. Der Operationsverstärker gemäß dem sechsten Aus führungsbeispiel hat die gleichen Wirkungen wie der Opera tionsverstärker gemäß dem fünften Ausführungsbeispiel.

Ausführungsbeispiel 7

In Fig. 7 ist eine Digitalsignalübertragungsschaltung gemäß einem siebten Ausführungsbeispiel der Erfindung gezeigt. Die Digitalsignalübertragungsschaltung kann das Signal durch Un terdrücken des einem erzeugten, digitalen Signal überlagerten Rauschens übertragen. Das siebte Ausführungsbeispiel der Er findung wird nicht nur als Digitalsignalübertragungsschaltung benutzt, die in eine integrierte Halbleiterschaltung eingebaut werden kann, sondern dient auch als Rauschunterdrückerschal tung oder als digitaler Signalfilter.

In Fig. 7 wirkt der Operationsverstärker 10 als Spannungsfol geschaltung mit einer vorherbestimmten Durchlaufgeschwindig keit, die dem Eingangssignal überlagertes Rauschen unterdrückt, wenn das digitale Eingangssignal in den nichtinvertierten Eingangsanschluß (+) eingegeben wird, und der invertierte Eingangsanschluß (-) ist mit einem Ausgangsanschluß verbunden. Einer der Operationsverstärker gemäß dem ersten bis zum sechsten Ausführungsbeispiel wird hier verwendet.

Der Ausgang des Operationsverstärkers 10 ist mit dem Ein gangsanschluß (+) eines Komparators 20 verbunden, und an den invertierten Eingangsanschluß (-) des Komparators 20 wird eine Bezugsspannung (Vergleichsspannung) V_ref2 angelegt. Das digi tale Ausgabesignal ohne Rauschen steht am Ausgangsanschluß des Komparators 20 zur Verfügung. Bei dem Komparator 20 handelt es sich um eine Vergleichsschaltung, die üblicherweise als Wel lenformerschaltung verwendet wird und bipolare Transistoren für den Fall aufweist, daß der Operationsverstärker 10 bipo lare Transistoren enthält. Für den Fall, daß allerdings der Operationsverstärker 10 MOS-Transistoren aufweist, weist auch der Komparator 20 MOS-Transistoren auf. Der Komparator 20 bildet zusammen mit dem Operationsverstärker 10 eine inte grierte Halbleiterschaltung.

Eine Schaltung des oben beschriebenen Aufbaus arbeitet wie folgt. Wenn als Eingangssignale hohe und tiefe digitale Signale eingegeben werden, gibt zunächst der Operationsverstärker 10 des Spannungsfolgetyps tiefe und hohe digitale Signale an den Ausgangsanschluß, die die gleichen Potentiale wie die Eingangsignale haben. Der Komparator 20 empfängt diese tiefen und hohen digitalen Signale am Eingangsanschluß (+) und vergleicht sie mit der am Eingangsanschluß (-) empfangenen Bezugsspannung V_ref2. Wenn das digitale Signal niedriger ist als die Bezugsspannung V_ref2, gibt diese Schaltung ein niedriges digitales Signal aus, während sie ein hohes digitales Signal liefert, wenn das digitale Signal höher ist als die Bezugsspannung V_ref2 entsprechend dem Eingangssignal.

Falls das Eingangssignal von tief nach hoch geht, arbeitet der Operationsverstärker 10 wie schon für das erste bis sechste Ausführungsbeispiel beschrieben und gibt das Signal an den Ausgangsanschluß weiter, der angesichts der vorherbestimmten Durchlaufgeschwindigkeit von tief nach hoch wechselt. Für den Fall, daß die Ausgabe des Operationsverstärkers 10 von tief nach hoch geht, legt der Komparator 20 sofort seine Ausgabe von tief auf hoch und gibt ein hohes digitales Signal an den Ausgangsanschluß, wenn die Eingangsspannung am Eingangsan schluß (+) des Komparators 20 die Bezugsspannung V_ref2 erreicht.

Für den Fall, daß das Eingangssignal von hoch nach tief wech selt, arbeitet der Operationsverstärker 10 wie für das erste bis sechste Ausführungsbeispiel beschrieben und gibt das Si gnal an den Ausgangsanschluß, der angesichts der vorherbe stimmten Durchlaufgeschwindigkeit von hoch nach tief wechselt. Für den Fall, daß die Ausgabe des Operationsverstärkers 10 von hoch nach tief umschlägt, senkt der Komparator 20 sofort die Ausgabe von hoch nach tief und gibt an den Ausgangsanschluß ein tiefes digitales Signal, wenn die Eingangsspannung am Eingangsanschluß (+) des Komparators 20 auf die Bezugsspannung V_ref2 sinkt.

Da der Operationsverstärker 10 die vorherbestimmte Durchlauf geschwindigkeit hat, wie zuvor erläutert, wird die Ausgabe des Operationsverstärkers 10 nicht durch das Rauschen beeinträch tigt, wenn die Rauschfrequenz höher ist als der vorherbe stimmte Wert, und zwar selbst dann nicht, wenn das auf tief gehende Rauschen einem hohen Eingangssignal überlagert ist oder das auf hoch gehende Rauschen einem niedrigen Eingangssignal. Sogar für den Fall, daß die Ausgabe des Operationsverstärkers 10 sich in gewissem Ausmaß ändert, wird die Ausgabe vom Komparator 20 durch Rauschen nicht beeinflußt, wenn die Ausgabe des Operationsverstärkers 10 nicht unter die Bezugsspannung V_ref2 absinkt.

Deshalb ist es möglich, eine Digitalsignalübertragungsschal tung zu schaffen, die das Signal unter Unterdrückung der dem digitalen Signal überlagerten Störungen übertragen und in eine integrierte Halbleiterschaltung eingebaut werden kann.

Ausführungsbeispiel 8

In den Fig. 8 und 9 ist ein achtes Ausführungsbeispiel der Erfindung gezeigt. Dieses Ausführungsbeispiel stellt eine Digitalsignalübertragungsschaltung dar, die das Signal durch Entfernen der dem eingegebenen digitalen Signal überlagerten Störungen übertragen kann und zum Einbau in eine integrierte Halbleiterschaltung geeignet ist. In Fig. 8 ist der Ausgang des Operationsverstärkers 10 mit dem Eingangsanschluß (+) eines Komparators 20 verbunden; und eine Bezugsspannung (Vergleichsspannung) V_ref2 wird an den Eingangsanschluß (-) des Komparators 20 angelegt. Das digitale Ausgangssignal ohne Rauschen wird dem Ausgangsanschluß des Komparators 20 bereit gestellt. Der Komparator 20 ist von einer Art, wie sie norma lerweise als Wellenformerschaltung benutzt wird und weist bipolare Transistoren auf, wenn der Operationsverstärker 10 bipolare Transistoren aufweist. Wenn allerdings der Opera tionsverstärker 10 MOS-Transistoren aufweist, weist auch der Komparator 20 MOS-Transistoren auf. Der Komparator 20 ist zusammen mit dem Operationsverstärker 10 in eine integrierte Halbleiterschaltung eingebaut.

Fig. 9 zeigt den Aufbau des Operationsverstärkers 10 gemäß dem achten Ausführungsbeispiel. Hier empfängt die Basis des NPN- Transistors Q2 Eingangssignale, die in den Eingangsanschluß (+) eingegeben werden, und sein Kollektor ist mit einem Aus gangsknoten verbunden. Die Basis des PNP-Transistors Q3 empfängt eine erste Bezugsspannung V_ref1, die an einen Ein gangsanschluß (-) angelegt wird, und sein Emitter ist mit dem Emitter des PNP-Transistors Q2 verbunden. Der PNP-Transistor Q3 bildet zusammen mit dem PNP-Transistor Q2 ein Differenztransistorpaar. Der Transistor Q3 hat die gleiche Charakteristik wie der PNP-Transistor Q2. Das bedeutet, daß der Kollektorstrom des Transistors Q3 der gleiche ist wie der Ausgangsstrom des Differenztransistorpaares, nämlich der Kollektorstrom des PNP-Transistors Q2, wenn das Basispotential des Transistors Q3 das gleiche ist wie beim Transistor Q2.

Zwischen den Stromzufuhrpotentialknoten Vcc und die üblicher weise verbundenen Emitter der PNP-Transistoren Q2 und Q3 ist die Konstantstromquelle I2 geschaltet, die den Emittern der Transistoren Q2 und Q3 konstanten Strom i2 zuführt. Diese Konstantstromquelle I2 weist bipolare Transistoren auf, wie allgemein bekannt.

Mit dem Kollektor des PNP-Transistors Q3 ist der Kollektor eines NPN-Transistors Q5 verbunden. Seine Basis ist mit seinem Kollektor und einer Basis des Transistors Q7 verbunden und sein Emitter ist geerdet. Der NPN-Transistor Q7 bildet gemeinsam mit dem NPN-Transistor Q5 eine Stromspiegelschaltung und wirkt als ausgangsseitiger Transistor, während der NPN- Transistor Q5 als Eingangstransistor dient. Der Kollektor des NPN-Transistors Q7 ist mit dem Ausgangsknoten des Differenztransistorpaares verbunden, d. h. mit dem Kollektor des PNP-Transistors Q2. Die Basis des NPN-Transistors Q7 ist mit der Basis des NPN-Transistors Q5 verbunden. Gemeinsam bilden sie eine Stromspiegelschaltung. Der Kollektor des NPN- Transistors Q7 dient als Ausgangsknoten der Stromspiegelschaltung. Bei dem achten Ausführungsbeispiel hat der Transistor Q7 die gleiche Charakteristik wie der NPN- Transistor Q5, dessen Stromspiegelverhältnis 1 : 1 ist.

Die Basis des NPN-Transistors Q8 ist mit dem Ausgangsknoten der Stromspiegelschaltung verbunden, d. h. mit dem Kollektor des NPN-Transistors Q7, dessen Kollektor mit einem Ausgangs knoten A verbunden ist, während sein Emitter geerdet ist. Zwischen den Stromzufuhrpotentialknoten Vcc und den Kollektor des Transistors Q8 ist eine Konstantstromquelle I5 geschaltet, die dem Kollektor des Transistors Q8 gleichbleibenden Strom i5 zuführt und bipolare Transistoren aufweist, wie allgemein be kannt. Zwischen den Ausgangsknoten den Stromspiegelschaltung, d. h. den Kollektor des NPN-Transistors Q7 und den Ausgangs knoten A, d. h. den Kollektor des NPN-Transistors Q8 ist ein kapazitives Element C1 geschaltet.

Eine Schaltung des oben beschriebenen Aufbaus arbeitet wie folgt. Wenn ein tiefes Eingangssignal eingegeben wird, ver gleicht der Operationsverstärker 10 dieses mit der ersten Be zugsspannung V_ref1 und gibt das tiefe digitale Signal an den Ausgangsknoten A, da das Eingangssignal tiefer ist als die erste Bezugsspannung V_ref1.

Das bedeutet mit anderen Worten, da der tiefere Potentialpegel dem PNP-Transistor Q2 bereitgestellt wird, während die erste Bezugsspannung V_ref1, die höher ist als der tiefere Pegel des Potentials, an der Basis des PNP-Transistors Q3 verfügbar ist. Die Leitfähigkeit des PNP-Transistors Q2 ist also höher als die des PNP-Transistors Q3. Da diese Transistoren ein Differenztransistorpaar bilden, ist der Kollektorstrom des PNP-Transistors Q2 (1/2 × i2 + α) und damit größer als 1/2 × i2, während der Kollektorstrom des PNP-Transistors Q3 (1/2 × i2 - α) und damit kleiner ist als 1/2 × i2.

Da der Kollektorstrom des PNP-Transistors Q2 (1/2 × i2 + α) ist, während der Kollektorstrom des NPN-Transistors Q7 (1/2 × i2 - α) ist, fließt Differenzstrom 2α zwischen ihnen sowohl in Die Basis des NPN-Transistors Q8 als auch in das kapazitive Element C1. Damit ist die Leitfähigkeit des NPN-Transistors Q8 hoch (niedrig als Widerstand), was das Potential des Aus gangsknotens A senkt und den Strom aus dem Ausgangsknoten A entzieht. Das führt dazu, daß der Pegel des Ausgangsknotens A niedriger wird.

Der das tiefe digitale Signal vom Ausgangsknoten A am Ein gangsanschluß (+) empfangende Komparator 20 vergleicht die Spannung dieses tiefen digitalen Signals mit dem höheren Wert der zweiten Bezugsspannung V_ref2 und gibt dann entsprechend dem niedrigen Eingangssignal das niedrige digitale Signal aus.

Wenn andererseits das hohe digitale Signal das Eingangssignal ist, vergleicht der Operationsverstärker 10 das hohe digitale Signal mit der ersten Bezugsspannung V_ref1 und gibt das hohe digitale Signal an den Ausgangsknoten A entsprechend dem Ein gangssignal, welches höher ist als die erste Bezugsspannung V_ref1.

Da dem PNP-Transistor Q2 Potential von tiefem Pegel zur Ver fügung steht und eine erste Bezugsspannung V_ref1, die nie driger ist als ein vorherbestimmtes Potential eines hohen Pegels an der Basis des PNP-Transistors Q3 verfügbar ist, ist die Leitfähigkeit des PNP-Transistors Q2 niedriger als die des PNP-Transistors Q3. Aus diesem Grund wird der Kollektorstrom des PNP-Transistors Q2 (1/2 × i2 - α), was kleiner ist als 1/2 × i2, während der Kollektorstrom des PNP-Transistors Q3 (1/2 × i2 + α) wird, was größer ist als 1/2 × i2.

Weil der Kollektorstrom des PNP-Transistors Q3 der gleiche ist wie der des NPN-Transistors Q5 ist der Kollektorstrom des NPN- Transistors Q7 auch der gleiche wie der des PNP-Transistors Q3, nämlich (1/2 × i2 + α).

Weil der Kollektorstrom des PNP-Transistors Q2 (1/2 × i2 - α) ist, während der Kollektorstrom des NPN-Transistors Q7 (1/2 × i2 + α) ist, wird der Differenzstrom 2α sowohl der Basis des NPN-Transistors Q8 als auch dem kapazitiven Element C1 entnommen. Damit wird die Leitfähigkeit des NPN-Transistors Q8 niedrig (hoch als Widerstand), was das Potential des Aus gangsknotens A erhöht, der den Strom für den Komparator 20 zur Verfügung stellt.

Wenn er das hohe digitale Signal vom Ausgangsknoten A am Eingangsanschluß (+) empfängt, vergleicht der Komparator 20 die Spannung dieses hohen digitalen Signals mit dem niedri geren Wert der zweiten Bezugsspannung V_ref2 und gibt dann entsprechend dem hohen Eingangssignal das hohe digitale Signal aus.

Wenn das Eingangssignal am Eingangsanschluß (+) von tief nach hoch geht, vergleicht der Operationsverstärker 10 das von hoch nach tief gehende Signal mit der ersten Bezugsspannung V_ref1. Infolgedessen nimmt die Leitfähigkeit und der Kollektorstrom des PNP-Transistors Q2 ab, und die Leitfähigkeit und der Kol lektorstrom des PNP-Transistors Q3 nimmt zu. Aus diesem Grund nimmt der in die Basis des NPN-Transistors Q8 und den Konden sator C1 fließende Strom um die Differenz 2α ab, und schließ lich wird der Strom 2α vom NPN-Transistor Q8 und Kondensator C1 abgezogen.

Die Leitfähigkeit des NPN-Transistors Q8 wird also niedrig, was das Potential des Ausgangsknotens A erhöht und den Strom vom Ausgangsknoten A liefert. Deshalb ändert sich am Aus gangsknoten A das Potential von tief nach hoch mit der vor herbestimmten Durchlaufgeschwindigkeit, und schließlich nimmt der Ausgangsknoten A hohes Niveau an.

Wenn der Ausgang des Operationsverstärkers 10 von tief nach hoch wechselt und die Bezugsspannung V_ref2 erreicht, erhöht plötzlich der Komparator 20 die Ausgabe von tief nach hoch und gibt ein digitales Signal hohen Pegels an den Ausgangsanschluß ab.

Wenn andererseits das Eingangssignal am Eingangsanschluß (+) von hoch nach tief geht, vergleicht der Operationsverstärker 10 das von tief nach hoch wechselnde Eingangssignal mit der Bezugsspannung V_ref1. Infolgedessen nimmt die Leitfähigkeit und der Kollektorstrom des PNP-Transistors Q2, der eine Seite des Differenztransistorpaares darstellt, zu, während die Leitfähigkeit und der Kollektorstrom des PNP-Transistors Q3 abnimmt.

Der an der Basis des NPN-Transistors Q8 und am Kondensator C1 entnommene Strom sinkt also um die Differenz 2α, und schließ lich wird der Strom 2α der Basis des NPN-Transistors Q8 und dem Kondensator C1 zugeführt. Die Leitfähigkeit des NPN-Tran sistors Q8 ist also hoch, was das Potential am Ausgangsknoten A senkt und den Strom durch den Ausgangsknoten zieht. Infol gedessen ändert sich das Potential am Ausgangsknoten A von hoch nach tief mit der vorherbestimmten Durchlaufgeschwindig keit, und der Ausgangsknoten A nimmt schließlich einen nie drigen Pegel an.

Wenn der Ausgang des Operationsverstärkers 10 von hoch nach tief geht und die Bezugsspannung V_ref2 erreicht, wechselt der Komparator 20 sofort den Ausgang von hoch nach tief und gibt ein tiefes digitales Signal aus. Da der Operationsverstärker 10 eine vorherbestimmte Durchlaufgeschwindigkeit hat, wird seine Ausgabe nicht beispielsweise durch das Rauschen beein flußt, welches auf niedrig geht, wenn das Eingangssignal hoch ist, oder auf hoch geht, wenn das Eingangssignal tief ist, sofern die Frequenz des Rauschens oberhalb einer vorherbe stimmten Frequenz liegt. Selbst für den Fall, daß sich die Ausgabe des Operationsverstärkers 10 in gewissem Ausmaß ändert, wird die Ausgabe des Komparators 20 nicht durch Rauschen beeinträchtigt, wenn sich die Ausgabe des Opera tionsverstärkers 10 um weniger als die am Komparator 20 anliegende Bezugsspannung V_ref2ändert.

Man kann also eine Digitalsignalübertragungsschaltung erhal ten, die das Signal unter Unterdrückung des dem digitalen Si gnal überlagerten Rauschens überträgt und in eine integrierte Halbleiterschaltung einbaubar ist.

Außer wenn die Potentialänderung des am Ausgang des Operati onsverstärkers 10 erscheinenden Rauschens geringer wird als die zweite Bezugsspannung V_ref2,wird also der Ausgang des Komparators 20 durch das Rauschen nicht beeinträchtigt. Es wird also ein Ausgangssignal erhalten, aus dem Störungen beseitigt sind. Wenn zum Beispiel Rauschen einer Spannung von 0-5 V und einer Frequenz von etwa 3,5 MHz eingeht, ist eine Zeitkonstante RC von 2 × 10^-7 nötig. Angenommen R = 2 kΩ, dann ist eine Kapazität C von 100 pF erforderlich. Bei der Erfin dung, wie sie in Fig. 9 dargestellt ist, kann die Kapazität des Kondensators C1 lediglich 0,56 pF betragen, bei I2 = 10 µA. Auch ist es möglich, die Kapazität des Kondensa tors C1 durch Erniedrigen des Stroms I2 der Vorspannung im Komparator oder Operationsverstärker weiter zu verringern.

Ausführungsbeispiel 9

Fig. 10 zeigt eine Digitalsignalübertragungsschaltung gemäß dem neunten Ausführungsbeispiel. Die hier verwendeten Tran sistoren sind MOS-Transistoren, während sie beim achten Aus führungsbeispiel bipolare Transistoren sind. Das bedeutet mit anderen Worten, daß beim neunten Ausführungsbeispiel die PNP- Transistoren Q2, Q3 aus dem achten Ausführungsbeispiel durch P-Kanal MOS-Transistoren Q2, Q3 und die NPN-Transistoren Q5, Q7 und Q8 durch N-Kanal MOS-Transistoren Q5, Q7 und Q8 ersetzt sind. Auch die Gleichstromquellen I2 und I5 weisen MOS- Transistoren auf, wie allgemein bekannt.

Der so gestaltete Schaltkreis arbeitet auf die gleiche Weise wie im Fall des achten Ausführungsbeispiels. Gleiche Bezugs zeichen in den Fig. 10 und 9 bezeichnen gleiche Bauelemente oder Elemente mit gleichen Funktionen. Beide Ausführungsbei spiele haben die gleichen Wirkungen.

Ausführungsbeispiel 10

In Fig. 11 ist eine Digitalsignalübertragungsschaltung gemäß einem zehnten Ausführungsbeispiel der Erfindung gezeigt, die zum Einbau in eine integrierte Halbleiterschaltung geeignet ist und das Signal unter Unterdrückung des dem digitalen Si gnal überlagerten Rauschens übertragen kann. Das zehnte Aus führungsbeispiel unterscheidet sich von dem achten allein im Aufbau des Operationsverstärkers 10.

Im Fall von Fig. 11 empfängt die Basis des PNP-Transistors Q2 das in den Eingangsanschluß (+) eingegebene Signal, und der Kollektor dieses Transistors ist geerdet. Ein PNP-Transistor Q2 bildet gemeinsam mit dem PNP-Transistor Q3 ein Differenztransistorpaar. Die Basis des PNP-Transistors Q3 empfängt eine Bezugsspannung (Vergleichsspannung) V_ref1 an einem Eingangsanschluß (-), und der Emitter dieses Transistors ist mit dem Emitter des PNP-Transistors Q2 verbunden, während sein Kollektor als Ausgangsknoten des Differenztransistorpaares fungiert. Der Transistor Q3 hat die gleiche Charakteristik wie der PNP-Transistor Q2, der Kollektorstrom (Ausgangsstrom des Differenztransistorpaares) ist der gleiche wie der Kollektorstrom des PNP-Transistors Q2, falls das Potential an der Basis des PNP-Transistors Q3 das gleiche ist wie das am PNP-Transistor Q2.

Zwischen den Stromzufuhrpotentialknoten Vcc und die verbun denen Emitter der PNP-Transistoren Q2 und Q3 ist die Kon stantstromquelle I2 geschaltet, die den Emittern der beiden Transistoren Q2 und Q3 gleichbleibenden Strom i2 zuführt. Diese Konstantstromquelle I2 weist bipolare Transistoren auf, wie allgemein bekannt.

Der Kollektor des NPN-Transistors Q5 ist mit einem Ausgangs knoten des Differenztransistorpaares, nämlich dem Kollektor des PNP-Transistors Q3 verbunden, und die Basis des NPN-Tran sistors Q5 ist mit dem Emitter des NPN-Transistors Q5 verbun den, während der Emitter geerdet ist. Die Basis des NPN-Tran sistors Q5 und die Basis des NPN-Transistors Q7 sind mitein ander verbunden und bilden eine Spiegelschaltung. Der NPN- Transistor Q5 dient als eingangsseitiger Transistor in der Stromspiegelschaltung.

Der NPN-Transistor Q7 dient als ausgangsseitiger Transistor der Stromspiegelschaltung, ist mit seinem Emitter geerdet, und der Kollektor dient als Ausgangsknoten der Stromspiegelschal tung. Das Kollektorstromverhältnis zwischen den Kollektor strömen der NPN-Transistoren Q5, Q7 ist n : 1. Mit anderen Worten, der Kollektorstrom des NPN-Transistors Q7 ist das 1/n- fache des Kollektorstroms des NPN-Transistors Q5.

Zwischen den Stromzufuhrpotentialknoten Vcc und den Kollektor des NPN-Transistors Q7 ist die Konstantstromquelle I4 ge schaltet, die dem Kollektor des NPN-Transistors Q7 gleich bleibenden Strom i4 zuführt. Die Konstantstromquelle I4 weist bipolare Transistoren auf, wie allgemein bekannt, und der konstante Strom i4 ist das 1/2 n-fache des konstanten Stroms i2.

Die Basis des NPN-Transistors Q8 ist mit dem Ausgangsknoten der Stromspiegelschaltung, nämlich dem Kollektor des NPN- Transistors Q7 verbunden. Der Kollektor ist mit dem Ausgangs knoten A verbunden, der Emitter geerdet, und die Aufgabe ist die eines Ausgangstransistors. Zwischen den Stromzufuhrpoten tialknoten Vcc und den Kollektor des Transistors Q8 ist die Konstantstromquelle I5 geschaltet, die für den Kollektor des NPN-Transistors Q8 gleichbleibenden Strom i5 liefert. Die Konstantstromquelle I5 weist bipolare Transistoren auf, wie allgemein bekannt.

Zwischen den Ausgangsknoten der Stromspiegelschaltung, nämlich den Kollektor des NPN-Transistors Q7 und den Ausgangsknoten A, nämlich den Kollektor des NPN-Transistors Q8 ist das kapazi tive Element C1 geschaltet.

Eine so aufgebaute Schaltung arbeitet wie folgt. Wenn ein tiefes digitales Signal in den Eingangsanschluß (+) eingegeben wird, vergleicht der Operationsverstärker 10 hohe digitale Signale mit der ersten Bezugsspannung V_ref1 und gibt tiefe digitale Signale an den Ausgangsknoten A ab, wenn das Eingangssignal der Basis des Transistors Q2 höher ist als die erste Bezugsspannung V_ref1. Da das tiefe Potential am PNP- Transistor Q2 verfügbar ist, während die erste Bezugsspannung V_ref1 zur Verfügung steht, die höher ist als das tiefe Potential, ist der PNP-Transistor Q2 durchgesteuert, während der PNP-Transistor Q3 gesperrt ist. Deshalb fließt kein Kollektorstrom im PNP-Transistor Q3, und das bedeutet, daß auch kein Kollektorstrom in den NPN-Transistoren Q5 und Q7 fließt.

Folglich fließt konstanter Strom i4 (= i2/2 n) der Konstant stromquelle I4 in der Basis des NPN-Transistors Q8 und im ka pazitiven Element C1. Hierbei wirkt der konstante Strom i4 als Ladestrom für das kapazitive Element C1, welches die Durch laufgeschwindigkeit von tief nach hoch bestimmt.

Die Leitfähigkeit des NPN-Transistors Q8 ist also hoch (tief als Widerstand), was das Potential des Ausgangsknotens A ver ringert und den Strom aus dem Ausgangsknoten A entnimmt. Damit wird das Potential des Ausgangsknotens A tief. Bei Empfang des tiefen digitalen Signals vom Ausgangsknoten A am Eingangs anschluß (+), vergleicht der Komparator 20 die Spannung des tiefen Potentials am Eingangsanschluß (+) mit der zweiten Bezugsspannung V_ref2 am Eingangsanschluß (-) und gibt ein tiefes digitales Signal aus.

Wenn andererseits ein hohes digitales Signal in den Eingangs anschluß (+) eingegeben wird, vergleicht der Operationsver stärker 10 das hohe digitale Signal an der Basis des Transi stors Q2 mit der ersten Bezugsspannung V_ref1 und gibt schließlich das hohe digitale Signal an den Ausgangsknoten A, wenn das Eingangssignal des Transistors Q2 niedriger ist als die erste Bezugsspannung V_ref1.

Da an der Basis des PNP-Transistors Q2 hohes Potential ver fügbar ist, während die erste Bezugsspannung V_ref1. die niedriger ist als das hohe Potential, der Basis des PNP-Tran sistors Q3 zur Verfügung gestellt wird, ist der PNP-Transistor Q2 gesperrt, während der PNP-Transistor Q3 durchgesteuert ist. Der Kollektor des PNP-Transistors Q3 wird vom konstanten Stroms i2 durchflossen.

Da der Kollektorstrom des PNP-Transistors Q3 der gleiche ist wie der des NPN-Transistors Q5, ist der Kollektorstrom des NPN-Transistors Q7 das 1/n-fache des Kollektorstroms des PNP- Transistors Q3, nämlich i2 × 1/n.

Folglich wird der Kollektorstrom entsprechend i2 × 1/2 n des PNP-Transistors Q7 von der Basis des NPN-Transistors Q8 und dem kapazitiven Element C1 entnommen. Dieser Differenzstrom i2 × 1/2 n ist ein Entladungsstrom des kapazitiven Elements C1, und damit wird die Durchlaufgeschwindigkeit von hoch nach tief bestimmt.

Die Leitfähigkeit des NPN-Transistors Q8 ist also niedrig (hoch als Widerstand, er kann gesperrt sein), was das Poten tial des Ausgangsknotens A erhöht, und der Strom fließt aus dem Ausgangsknoten A heraus. Also wird das Potential am Aus gangsknoten A hoch.

Bei Empfang des hohen digitalen Signals vom Ausgangsknoten A am Eingangsanschluß (+), vergleicht der Komparator 20 die Spannung des digitalen Signals mit der zweiten Bezugsspannung Vref 21 die niedriger ist als das am Eingangsanschluß (-) empfangene hohe Potential, und gibt das hohe digitale Signal entsprechend dem Eingangssignal aus.

Wenn das Eingangssignal am Eingangsanschluß (+) von tief nach hoch wechselt, wird das Basispotential des Transistors Q2, das von tief nach hoch geht, mit der ersten Bezugsspannung V_ref1 verglichen und bringt den PNP-Transistor Q2 aus geöffnetem in gesperrten Zustand und bringt den PNP-Transistor Q3, der mit dem Transistor Q2 das Differenztransistorpaar bildet, aus gesperrtem Zustand in leitenden Zustand, und zwar entsprechend der Potentialänderung des eingegebenen Signals. Folglich zieht der NPN-Transistor Q7 den Strom i2/2 n von der Basis des NPN- Transistors Q8 und dem kapazitiven Element C1 ab.

Die Leitfähigkeit des NPN-Transistors Q8 ist niedrig (hoch als Widerstand, und er kann in gesperrtem Zustand sein), was das Potential des Ausgangsknotens A erhöht, und der Strom fließt aus dem Ausgangsknoten A heraus. Der Verstärker gibt also Ausgangssignale, die von tief nach hoch gehen und die vorher bestimmte Durchlaufgeschwindigkeit haben (die von der Entla dungszeit des kapazitiven Elements C1 abhängt) an den Aus gangsknoten A, und damit wird das Potential am Ausgangsknoten A schließlich hoch.

Wenn sich der Ausgang des Operationsverstärkers 10 von tief nach hoch ändert und die Bezugsspannung V_ref2 erreicht, stei gert der Komparator 20 sofort das Ausgangspotential von tief nach hoch, und es wird ein hohes digitales Signal ausgegeben.

Wenn sich andererseits das Eingangssignal am Eingangsanschluß (+) von hoch nach tief ändert, wird das Basispotential des Transistors Q2, beim Wechsel von hoch nach tief mit der ersten Bezugsspannung V_ref1 verglichen und ändert den Zustand des PNP-Transistors Q2 von gesperrt zu durchgesteuert und ändert den Zustand des PNP-Transistors Q3, der mit dem Transistor Q2 gemeinsam das Differenztransistorpaar bildet, von leitend zu nichtleitend entsprechend der Potentialänderung des einge gebenen Signals. Infolgedessen fließt der Strom i2/2 n in die Basis des NPN-Transistors Q8 und das kapazitive Element C1.

Die Leitfähigkeit des Transistors Q8 ist also hoch (tief als Widerstand), was das Potential des Ausgangsknotens A senkt, und der Strom wird vom Ausgangsknoten A abgezogen. Infolge dessen gibt der Operationsverstärker 10 das Ausgangssignal von vorherbestimmter Durchlaufgeschwindigkeit (die von der Lade zeit des kapazitiven Elements C1 abhängt) an den Ausgangskno ten A und wechselt von hoch nach tief. Damit nimmt der Aus gangsknoten A schließlich tiefes Niveau an.

Beim Wechseln des Ausgangs des Operationsverstärkers 10 von hoch nach tief und bei Erreichen der Bezugsspannung V_ref2 er niedrigt der Komparator 20 plötzlich das Ausgangspotential von hoch nach tief, und deshalb gibt der Verstärker das tiefe di gitale Signal aus.

Beim Wechsel des Eingangssignals von hoch nach tief fällt das Emitterpotential des PNP-Transistors Q2 im Operationsverstär ker 10 zeitweilig, und es wird Sperrstrom an die Basis-Emit ter-Strecke des PNP-Transistors Q3 angelegt, und der durch den PNP-Transistor Q3 verursachte, in Sperrichtung fließende Strom fließt über den PNP-Transistor Q2 zum Erdungsknoten. Das hat zur Folge, daß dieser in Sperrichtung fließende Strom den NPN- Transistor Q8 nicht beeinflußt, und der Ausgang des Operati onsverstärkers 10 wechselt von hoch nach tief entsprechend der Eingangssignaländerung von hoch nach tief.

Da der Operationsverstärker 10 eine vorherbestimmte Durch laufgeschwindigkeit hat, wird der Ausgang des Operations verstärkers 10 vom Rauschen, selbst wenn dem hohen Eingangs signal nach tief wechselndes Rauschen überlagert ist oder wenn dem tiefen Eingangssignal nach hoch wechselndes Rauschen überlagert ist, nicht beeinflußt, sofern die Rauschfrequenz höher ist als der vorherbestimmte Wert. Da der Kollektor des PNP-Transistors Q2, in den das Eingangssignal eingegeben wird, und der eine Seite des Differenztransistorpaares darstellt, geerdet ist und der Kollektor des PNP-Transistors Q3 als Aus gangsknoten des Differenztransistorpaares dient, kann die Wirkung des mittels des PNP-Transistors Q3 verursachten Sperrstroms unterdrückt werden, falls das Eingangssignal am Eingangsanschluß (+) von hoch nach tief wechselt. Damit wird Rauschen gründlich beseitigt. Selbst für den Fall, daß sich der Ausgang des Operationsverstärkers 10 in gewissem Ausmaß ändert, wird der Ausgang des Komparators 20 nicht durch Rauschen beeinflußt, sofern der Ausgang des Operationsver stärkers 10 nicht unter die Bezugsspannung V_ref2 fällt.

Unter Hinweis auf die Fig. 14(a) und 14(b) wird erläutert, wie das überlagerte Rauschen beseitigt werden kann, welches auf tief wechselt, wenn das Eingangssignal hoch ist. Wenn das auf tief übergehende Rauschen angelegt wird, während das Ein gangssignal hoch ist, wie in Fig. 14(a) gezeigt, ändert sich das Ausgangssignal des Operationsverstärkers 10, der die vorherbestimmte Durchlaufgeschwindigkeit hat, von hoch nach tief entsprechend der Eingangssignaländerung von hoch nach tief. Wenn danach das Rauschen des Eingangssignals von tief nach hoch geht, wie in Fig. 14(b) gezeigt, ändert sich das Ausgangssignal des Operationsverstärkers 10 mit der vorher bestimmten Durchlaufgeschwindigkeit, auf hohes Niveau.

Das Verhältnis zwischen der Impulszeit des Rauschens und der Spannungskurvensenke V im Ausgangssignal des Operationsver stärkers 10 wird wie folgt erhalten:

C1 × V = i4 × t

Angenommen, i4 = 10 µA; C1 = 10 pF; t = 10 ns, ergibt sich für die Spannungskurvensenke 0,01 V. Damit ist es ganz leicht, die zweite Bezugsspannung V_ref2 zu bestimmen. Und das Ausgangssi gnal des Komparators 20 wird durch die beseitigte Störung nicht beeinflußt, es sei denn, das Potential am Ausgang des Operationsverstärkers 10 ändert sich auf einen niedrigeren Wert als die zweite Bezugsspannung V_ref2. Das bedeutet, daß ein Ausgangssignal erhalten wird, aus dem Störungen entfernt sind.

Im Operationsverstärker 10 wird die Grenzfrequenz für das Rauschen mittels der gleichen Formel erhalten wie beim ersten Ausführungsbeispiel erläutert. Die Anstiegszeit von tief nach hoch und die Abfallzeit von hoch nach tief kann mittels des konstanten Stroms i2 der Konstantstromquelle I2 und des gleichbleibenden Stroms i4 der Konstantstromquelle I4 erhalten werden. Beim neunten Ausführungsbeispiel ist durch Justieren des Stroms auf i4 = 2 × i2 die Anstiegs- und die Abfallszeit gleich.

Wenn n des Stromspiegelverhältnisses n : 1 zwischen den die Stromspiegelschaltung bildenden Transistoren Q5 und Q7 erhöht wird, kann der konstante Strom i2 der Konstantstromquelle I2 erhöht werden und die Schaltgeschwindigkeit der PNP-Transi storen Q1, Q2, Q3 und Q6 auf einen höheren Wert als die Durchlaufgeschwindigkeit angehoben werden, wenn der konstante Strom i4 der Konstantstromquelle I4 gesenkt und die Grenz frequenz niedriger gewählt wird.

Ausführungsbeispiel 11

In Fig. 12 ist eine Schaltung gemäß einem elften Ausführungs beispiel dargestellt, die sich durch ihre MOS-Transistoren von dem bipolare Transistoren aufweisenden elften Ausführungsbei spiel unterscheidet. Anders ausgedrückt, die NPN-Transistoren Q5, Q7 und Q8 des zehnten Ausführungsbeispiels sind durch N- Kanal MOS-Transistoren Q5, Q7 und Q8 beim elften Ausführungs beispiel ersetzt. Ebenso weisen die Konstantstromquellen I2, I4 und I5 bei diesem Ausführungsbeispiel MOS-Transistoren auf, wie allgemein bekannt.

Eine Schaltung dieses Aufbaus arbeitet in der gleichen Weise wie das achte Ausführungsbeispiel. In Fig. 12 sind für ent sprechende Teile oder Teile mit entsprechenden Funktionen die gleichen Bezugszeichen verwendet wie in Fig. 11.

Claims

1. Operationsverstärker mit

1. einem Differenztransistorpaar (Q2, Q3) mit einem ersten (Q2) und einem zweiten (Q3) Transistor eines ersten Leitfähigkeitstyps, die jeweils eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweisen, wobei die Steuerelektrode des ersten Transistors (Q2) mit einem Eingang des Operationsverstärkers zum Empfangen eines Eingangssignals verbunden ist und die Steuer elektrode des zweiten Transistors (Q3) mit einem Ausgang des Operationsverstärkers zum Empfangen eines Ausgangssignals und die zweite Hauptelektrode des zweiten Transistors (Q3) mit der zweiten Hauptelektrode des ersten Transistors (Q2) verbunden ist und die erste Hauptelektrode des zweiten Transistors (Q3) einen Ausgangsknoten des Differenztransistorpaares (Q2, Q3) darstellt,
2. einer Stromspiegelschaltung (Q5, Q7) mit einem dritten (Q5) und einem vierten (Q7) Transistor eines zweiten Leitfähigkeitstyps, die jeweils eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweisen, wobei die Steuerelektrode des vierten Transistors (Q7) mit der Steuerelektrode des dritten Transistors (Q5) und die zweite Hauptelektrode des vierten Transistors (Q7) mit einem ersten Stromzufuhrpotentialknoten gekoppelt ist und die erste Hauptelektrode des vierten Transistors (Q7) einen Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) darstellt, und
3. einem fünften Transistor (Q8) des zweiten Leitfähigkeitstyps, der eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweist,

dadurch gekennzeichnet, daß

1. die Steuerelektrode des ersten Transistors (Q2) mit dem nichtinvertierenden Eingang verbunden ist,
2. die erste Hauptelektrode des ersten Transistors (Q2) mit dem ersten Stromzufuhrpotentialknoten verbunden ist,
3. die zweiten Hauptelektroden des ersten (Q2) und des zweiten (Q3) Transistors mit einem ersten Mittel (I2) zum Zuführen eines gleichbleibenden Stroms verbunden sind,
4. die erste Hauptelektrode und die Steuerelektrode des dritten Transistors (Q5) mit dem Ausgangsknoten des Differenztransistorpaares (Q2, Q3) verbunden sind,
5. die erste Hauptelektrode des vierten Transistors (Q7) mit einem zweiten Mittel (I4) zum Zuführen eines gleichbleibenden Stroms verbunden ist,
6. die zweite Hauptelektrode des fünften Transistors (Q8) mit dem ersten Stromzufuhrpotentialknoten, seine erste Hauptelektrode mit dem Ausgang des Operationsverstärkers und seine Steuerelektrode mit dem Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) verbunden ist, und
7. der Operationsverstärker ein kapazitives Element (C1) aufweist, welches zwischen den Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) und den Ausgang des Operationsverstärkers geschaltet ist.

2. Operationsverstärker nach Anspruch 1, gekennzeichnet durch:

1. einen sechsten Transistor des ersten Leitfähigkeitstyps, dessen Steuerelektrode das Eingangssignal empfängt, dessen eine Hauptelektrode mit dem ersten Stromzufuhrpotential knoten (Masse) gekoppelt ist und dessen andere Hauptelek trode mit der Steuerelektrode des ersten Transistors verbunden ist; und
2. einen siebten Transistor des ersten Leitfähigkeitstyps, dessen Steuerelektrode mit dem Ausgangsanschluß verbunden ist, dessen eine Hauptelektrode mit dem ersten Stromzu fuhrpotentialknoten (Masse) gekoppelt ist und dessen andere Hauptelektrode mit der Steuerelektrode des zweiten Transistors verbunden ist.

3. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor jeweils ein bipolarer PNP- Transistor ist, daß der dritte bis fünfte Transistor jeweils ein NPN-Transistor ist, daß die einen Hauptelektroden Kollektorelektroden, die anderen Hauptelektroden Emitterelek troden und die Steuerelektroden Basiselektroden in den jewei ligen Transistoren sind, und daß der erste Stromzufuhrpoten tialknoten ein Erdungsknoten ist.

4. Operationsverstärker nach Anspruch 3, dadurch gekennzeichnet, daß der sechste und siebte Transistor jeweils ein bipolarer PNP-Transistor ist, daß der dritte bis fünfte Transistor jeweils ein NPN-Transistor ist.

5. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor jeweils ein bipolarer NPN- Transistor ist, daß der dritte bis fünfte Transistor jeweils ein PNP-Transistor ist, daß die einen Hauptelektroden Kollek torelektroden, die anderen Hauptelektroden Emitterelektroden und die Steuerelektroden Basiselektroden in den Transistoren sind, und daß ein Stromzufuhrpotential an den ersten Stromzu fuhrpotentialknoten angelegt wird.

6. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor jeweils ein P-Kanal MOS- Transistor ist, daß der dritte bis fünfte Transistor jeweils ein N-Kanal MOS-Transistor ist, daß die einen Hauptelektroden Quellenelektroden, die anderen Hauptelektroden Senkenelek troden und die Steuerelektroden Torelektroden im ersten und zweiten Transistor sind, daß die einen Hauptelektroden Senkenelektroden, die anderen Hauptelektroden Quellenelektro den und die Steuerelektroden Torelektroden im dritten und fünften Transistor sind, und daß der erste Stromzufuhrpo tentialknoten Erde ist.

7. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Transistor jeweils ein N-Kanal MOS- Transistor ist, daß der dritte bis fünfte Transistor jeweils ein P-Kanal MOS-Transistor ist, daß die einen Hauptelektroden Quellenelektroden, die anderen Hauptelektroden Senkenelek troden und die Steuerelektroden Torelektroden im ersten und zweiten Transistor sind, daß die einen Hauptelektroden Senkenelektroden, die anderen Hauptelektroden Quellenelektro den und die Steuerelektroden Torelektroden im dritten bis fünften Transistor sind, und daß der erste Stromzufuhrpo tentialknoten geerdet ist.

8. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der erste Transistor eine Vielzahl der einen Hauptelek troden hat, die alle mit dem ersten Stromzufuhrpotentialknoten verbunden sind, daß der zweite Transistor eine Vielzahl der einen Hauptelektroden hat, von denen eine als der Aus gangsknoten des Differentialtransistorpaares dient und die restlichen Elektroden mit dem ersten Stromzufuhrpotentialkno ten verbunden sind.

9. Operationsverstärker nach Anspruch 7, dadurch gekennzeichnet, daß der erste und zweite Transistor Mehrfachkollektor-Transi storen sind.

10. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Stromspiegelschaltung ein Verhältnis von 1/n (n < 1) des Eingangsstroms gegenüber dem Ausgangsstrom hat.

11. Operationsverstärker mit

1. einem Differenztransistorpaar (Q2, Q3) mit einem ersten (Q2) und einem zweiten (Q3) Transistor eines ersten Leitfähigkeitstyps, die jeweils eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweisen, wobei die Steuerelektrode des ersten Transistors (Q2) mit einem Eingang des Operationsverstärkers zum Empfangen eines Eingangssignals und die zweite Hauptelektrode des zweiten Transistors (Q3) mit der zweiten Hauptelektrode des ersten Transistors (Q2) verbunden ist und die erste Hauptelektrode des zweiten Transistors (Q3) einen Ausgangsknoten des Differenztransistorpaares (Q2, Q3) darstellt,
2. einer Stromspiegelschaltung (Q5, Q7) mit einem dritten (Q5) und einem vierten (Q7) Transistor eines zweiten Leitfähigkeitstyps, die jeweils eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweisen, wobei die Steuerelektrode des vierten Transistors (Q7) mit der Steuerelektrode des dritten Transistors (Q5) und die zweite Hauptelektrode des vierten Transistors (Q7) mit einem ersten Stromzufuhrpotentialknoten gekoppelt ist und die erste Hauptelektrode des vierten Transistors (Q7) einen Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) darstellt,
3. einem fünften Transistor (Q8) des zweiten Leitfähigkeitstyps, der eine Steuerelektrode und eine erste und eine zweite Hauptelektrode aufweist, weiterhin
4. die Steuerelektrode des ersten Transistors (Q2) mit dem nicht invertierenden Eingang verbunden ist, und
5. mit einem kapazitiven Element (C1),

dadurch gekennzeichnet, daß

1. die Steuerelektrode des zweiten Transistors (Q3) mit einem invertierenden Eingang des Operationsverstärkers (10) zum Anlegen einer Bezugsspannung (V_ref1) verbunden ist,
2. die erste Hauptelektrode des ersten Transistors (Q2) mit dem ersten Stromzufuhrpotentialknoten verbunden ist,
3. die zweiten Hauptelektroden des ersten (Q2) und des zweiten (Q3) Transistors mit einem ersten Mittel (I2) zum Zuführen eines gleichbleibenden Stroms verbunden sind,
4. die erste Hauptelektrode und die Steuerelektrode des dritten Transistors (Q5) mit dem Ausgangsknoten des Differenztransistorpaares (Q2, Q3) verbunden sind,
5. die erste Hauptelektrode des vierten Transistors (Q7) mit einem zweiten Mittel (I4) zum Zuführen eines gleichbleibenden Stroms verbunden ist,
6. die zweite Hauptelektrode des fünften Transistors (Q8) mit dem ersten Stromzufuhrpotentialknoten, seine erste Hauptelektrode mit dem Ausgang des Operationsverstärkers und seine Steuerelektrode mit dem Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) verbunden ist und
7. das kapazitive Element (C1) zwischen den Ausgangsknoten der Stromspiegelschaltung (Q5, Q7) und den Ausgang des Operationsverstärkers, die Steuerelektrode und die erste Hauptelektrode des fünften Transistors (Q8) überbrückend, geschaltet ist.

12. Verwendung eines Operationsverstärkers (10) nach einem der vorhergehenden Ansprüche in einer Digitalsignalübertragungsschaltung, die einen Komparator (20) aufweist mit einem nichtinvertierenden Eingang, der mit dem Ausgang (A) des Operationsverstärkers (10) verbunden ist, und mit einem invertierenden Eingang zum Anlegen einer Bezugsspannung (V_ref2).

13. Digitalsignalübertragungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste und zweite Transistor bipolare PNP-Transistoren sind, daß der dritte bis fünfte Transistor NPN-Transistoren sind, daß die einen Hauptelektroden Kollektorelektroden, die anderen Hauptelektroden Emitterelektroden und die Steuerelek troden Basiselektroden in den jeweiligen Transistoren sind, und daß der erste Stromzufuhrpotentialknoten Erde ist.

14. Digitalsignalübertragungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste und zweite Transistor P-Kanal MOS-Transistoren sind, daß der dritte bis fünfte Transistor N-Kanal MOS-Tran sistoren sind, daß die einen Hauptelektroden Quellenelek troden, die anderen Hauptelektroden Senkenelektroden und die Steuerelektroden Torelektroden beim ersten und zweiten Tran sistor sind; daß die einen Hauptelektroden Senkenelektroden und die anderen Hauptelektroden Quellenelektroden und die Steuerelektroden Torelektroden im dritten bis fünften Transi stor sind; und daß der erste Stromzufuhrpotentialknoten Erde ist.

15. Digitalsignalübertragungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste und zweite Transistor bipolare PNP-Transistoren sind, daß der dritte bis fünfte Transistor NPN-Transistoren sind, daß die einen Hauptelektroden Kollektorelektroden, die anderen Hauptelektroden Emitterelektroden und die Steuerelek troden Torelektroden in den jeweiligen Transistoren sind, und daß der erste Stromzufuhrpotentialknoten Erde ist.

16. Digitalsignalübertragungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der erste und zweite Transistor P-Kanal MOS-Transistoren sind, daß der dritte bis fünfte Transistor N-Kanal MOS-Tran sistoren sind, daß die einen Hauptelektroden Quellenelektroden und die anderen Hauptelektroden Senkenelektroden und die Steuerelektroden Torelektroden im ersten und zweiten Tran sistor sind, daß die einen Hauptelektroden Senkenelektroden und die anderen Hauptelektroden Quellenelektroden und die Steuerelektroden Torelektroden im dritten bis fünften Transi stor sind, und daß der erste Stromzufuhrpotentialknoten Erde ist.