DE3904901C2 - - Google Patents
Info
- Publication number
- DE3904901C2 DE3904901C2 DE3904901A DE3904901A DE3904901C2 DE 3904901 C2 DE3904901 C2 DE 3904901C2 DE 3904901 A DE3904901 A DE 3904901A DE 3904901 A DE3904901 A DE 3904901A DE 3904901 C2 DE3904901 C2 DE 3904901C2
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- transistor
- sub
- gate
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Gegentakt-Aus
gangsstufe gemäß dem Oberbegriff des Patentanspruchs 1.
Bei integrierten Halbleiterschaltungen, die speziell zur Er
zielung hoher Schaltgeschwindigkeiten entwickelt wurden, haben
sich parasitäre Induktivitäten der Zuleitungen zu den aktiven
Schaltungselementen als sehr nachteilig erwiesen, da sie eine
Umsetzung der theoretisch möglichen hohen Schaltgeschwindig
keiten in der Praxis verhindern. Insbesondere in den Ausgangs
stufen integrierter Schaltungen, in denen relativ hohe Ströme
fließen, werden in den parasitären Leitungsinduktivitäten bei
schnellen Schaltvorgängen, also beispielsweise beim schnellen
Umschalten zwischen einem hohen Spannungspegel und einem nied
rigen Spannungspegel, hohe Spannungsspitzen erzeugt, die zu
einem starken Überschwingen an den von der jeweiligen Aus
gangsstufe abgegebenen Impulsen führen. Dieses Überschwingen
kann zu fehlerhaften Ausgangssignalen führen, da es vor allem
beim niedrigen Signalwert, der im Bereich des Massepotentials
liegt, zu einem unerwünschten Anheben dieses Potentials kommt,
das von nachfolgenden Schaltungsstufen im ungünstigen Fall da
zu führt, daß das von der Ausgangsstufe abgegebene Signal we
gen der Überschwingerscheinungen als Signal mit hohem Wert in
terpretiert wird, während es eigentlich ein Signal mit niedri
gem Wert sein sollte. Diese Erscheinung wird im englischen
Sprachgebrauch als "ground bounce" bezeichnet.
Das Überschwingen kann natürlich dadurch reduziert werden, daß
die Schaltflanken der impulsförmigen Signale langsamer gemacht
werden, was allerdings dem Ziel der Erreichung hoher Schaltge
schwindigkeiten entgegensteht. In dem von der Firma Texas
Instruments herausgegebenen Buch "Advanced CMOS Logic, De
signers Handbook", das 1987 herausgegeben wurde, ist im Kapi
tel 3.1.5, Seite 3-9, eine Ausgangsstufe beschrieben, in der
Maßnahmen angewendet sind, um das ungünstige Überschwingen zu
reduzieren. In dieser Ausgangsstufe sind die Ausgangstran
sistoren jeweils aus mehreren Einzeltransistoren gebildet, die
zueinander parallel geschaltet sind. Die Gate-Zonen dieser
Einzeltransistoren sind in Serie geschaltet und wirken wie ei
ne widerstandsbehaftete Leitung. Da diese Leitung auch eine
gewisse Kapazität hat, wirkt die Serienschaltung der Gate-Zo
nen wie eine Verzögerungsleitung, so daß das Signal vom ersten
Transistor bis zum letzten Transistor der parallelgeschalteten
Einzeltransistoren eine gewisse Laufzeit benötigt. Ohne beson
dere Maßnahmen ist diese Verzögerung aber nicht groß genug, um
die Flanken der Schaltimpulse so weit zu verlangsamen, daß un
erwünschte Überschwingungen nicht mehr auftreten. Die besonde
re Maßnahme Reduzierung der Überschwingungen umfaßt bei dieser
bekannten Ausgangsstufe die Verwendung eines Stromableittran
sistors, der an die Serienschaltung der Gate-Zone der Aus
gangstransistoren einer der beiden Gruppen von Einzeltransi
storen in der Gegentakt-Ausgangsstufe angeschlossen ist und im
eingeschalteten Zustand das Fließen eines Stroms durch die Se
rienschaltung der Gate-Zonen nach Masse hervorruft.
Das Fließen des Stroms durch die Serienschaltung der Gate-
Zonen hat zur Folge, daß an den einzelnen Gate-Zonen, die wie
einzelne Widerstände wirken, Spannungsabfälle auftreten, so
daß sich die Gate-Spannungen vom ersten Transistor der Gruppe
bis zum letzten nacheinander verringern. Dieser durch den
Stromableittransistor hervorgerufene zusätzliche Strom durch
die Serienschaltung der Gate-Zonen wirkt aufgrund der an den
einzelnen Gate-Zonen auftretenden Spannungsabfälle dem Entste
hen der Überschwingungen entgegen. Der Stromableittransistor
muß aber nach einer definierten Zeit auch wieder gesperrt wer
den, damit nicht ständig durch die Gate-Zonen Strom fließt.
Dieses Sperren wird in Abhängigkeit vom Eingangssignal der
Ausgangsstufe durchgeführt, aus dem mittels einer Verzöge
rungsschaltung ein Steuersignal erzeugt wird, das nach der von
der Verzögerungsschaltung erzeugten Verzögerungszeit den
Stromableittransistor wieder sperrt. Im günstigsten Fall, also
dann, wenn die herstellungsbedingten Parameter der Ausgangs
stufe gute Werte haben, muß die Verzögerungsschaltung den
Stromableittransistor lang genug leitend halten, damit der
Strom durch die Serienschaltung der Gate-Zonen lange genug
fließt, um den gewünschten Effekt der Gate-Spannungsreduzie
rung für eine genügend lange Zeitdauer aufrechtzuerhalten.
Dieser Stromfluß mit dem damit verbundenen Spannungsabfall an
den Gate-Zonen ist die Vorraussetzung dafür, daß die uner
wünschten Überschwingungen stark reduziert werden. Wenn aller
dings die herstellungsbedingten Parameter der integrierten
Ausgangsstufe ungünstige Werte haben, ist die Laufzeit des Si
gnals durch die Gate-Zonen von vornherein bereits relativ lang,
so daß der durch den Stromableittransistor zusätzlich hervor
gerufene Strom mit der damit verbundenen weiteren Verlängerung
der Laufzeit zu einer starken Verlangsamung der Flanken des
Ausgangssignals der Ausgangsstufe führt, was höchst unerwünscht
ist, da der Stromableittransistor zwar das Überschwingen redu
zieren soll, nicht aber die Flankensteilheit der Ausgangsim
pulse zu stark verlangsamen darf.
Eine Gegentakt-Ausgangsstufe der eingangs geschilderten Art
ist aus der US-PS 47 71 195 bekannt. Bei dieser Ausgangsstu
fe bestehen die Widerstandselemente aus Polysilicium-Wider
ständen. Bei einer aus der US-PS 47 89 793 bekannten inte
grierten Gegentakt-Ausgangsstufe werden als Widerstandsele
mente Diffusionswiderstände verwendet. In beiden Fällen ist
es bei der Herstellung der integrierten Schaltung schwierig,
die Widerstandselemente unabhängig von den jeweiligen Pro
zeßparametern mit den genau gewünschten Werten herzustellen.
Für eine gezielte Einwirkung auf Impulsflanken in der Aus
gangsstufe sind aber genaue Widerstandswerte von großer Be
deutung.
Aus der US-PS 40 68 090 ist ein für ein Hörgerät einzuset
zender Verstärker bekannt, in dem Widerstandelemente verwen
det sind, die aus zwei komplementären, parallelgeschalteten
Feldeffektransistoren, sogenannten Transmissionsgattern,
verwendet werden. In der dabei angewendeten Schaltung haben
die Transmissionsgatter jedoch keinen Einfluß auf das Über
schwingverhalten oder die Flankensteilheit von Impulsen.
Dies ist bei dem Anwendungsfall als Hörgeräteverstärker auch
nicht von Bedeutung, da hierbei Signale im Niederfrequenzbe
reich verarbeitet werden, bei denen sich die Überschwingpro
bleme, die bei der Verarbeitung steilflankiger Impulse auf
treten, nicht stellen.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Ge
gentakt-Ausgangsstufe zu schaffen, bei der das Überschwingen
an den Impulsen des Ausgangssignals wesentlich reduziert wird,
ohne daß die Schaltgeschwindigkeit der Ausgangsstufe merklich
beeinträchtigt wird.
Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichen des
Patentanspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unter
ansprüchen gekennzeichnet.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert, die ein Schaltbild der integrierten Gegentakt-Aus
gangsstufe nach der Erfindung zeigt.
Die in der Zeichnung dargestellte Ausgangsstufe ist eine
CMOS-Gegentakt-Ausgangsstufe, deren Ausgangstransistoren je
weils in vier Teiltransistoren, nämlich in die P-Kanal-Transi
storen P1, P2, P3, P4 und die N-Kanaltransistoren N1, N2, N3,
N4, unterteilt sind. Wie zu erkennen ist, sind die Teiltransi
storen jeder Gruppe zueinander parallelgeschaltet, wobei je
weils ein Teiltransistor der einen Gruppe mit einem Teiltransistor
der anderen Gruppe in Serie geschaltet ist, also beispielsweise
der Transistor P4 mit dem Transistor N4. Zwischen
den Gate-Elektroden der parallelgeschalteten Teiltransistoren
P1 bis P4 und N1 bis N4 sind Widerstandselemente TP1, TP2, TP3
und TN1, TN2, TN3 eingefügt. Diese Widerstandselemente sind,
wie dies in der Technologie der integrierten Schaltungen üblich
ist, jeweils aus zwei parallelgeschalteten Einzeltransistoren
gebildet, wobei einer der Transistoren ein N-Kanal-
Transistor und der andere ein P-Kanal-Transistor ist. Das der
Gate-Elektrode des jeweils ersten Teiltransistors P1, N1 vorgeschaltete
Widerstandselement besteht jeweils aus einem Feldeffekttransistor
TP0 bzw. TN0, jedoch könnte auch dieses Widerstandselement
ebenso wie die Widerstandselemente TP1 bis
TP3 bzw. TN1 bis TN3 aufgebaut sein. Parallel zu jeder Gruppe
aus Teiltransistoren P1 bis P4, N1 bis N4 liegt jeweils ein
Transistor MN bzw. MP, der als Source-Folger geschaltet ist,
was bedeutet, daß an seiner Source-Elektrode abgesehen von der
an ihm als Spannungsabfall auftretenden Gate-Source-Spannung
jeweils die seiner Gate-Elektrode zugeführte Spannung abgegeben
wird.
Mit jeder Gate-Elektrode jedes Teiltransistors P1 bis P4 und
N1 bis N4 ist jeweils ein Abschalttransistor PD1 bis PD4 bzw.
ND1 bis ND4 verbunden, der in bestimmten Betriebsphasen für
ein sicheres Abschalten der jeweiligen Teiltransistoren sorgt.
Die beschriebene Ausgangsstufe verhält sich wie folgt:
Es wird davon ausgegangen, daß an der Eingangsklemme 10 der
Ausgangsstufe ein Signal mit niedrigem Spannungswert anliegt.
In diesem Zustand ist der Transistor ND gesperrt, während sich
der Transistor PD im leitenden Zustand befindet. Die Transistoren
PD1 bis PD4 sind leitend, während die Transistoren ND1
bis ND4 gesperrt sind. An der Ausgangsklemme 12 der Ausgangsstufe
liegt ebenfalls ein Signal mit niedrigem Spannungswert
an. Die Transistoren MN und MP sind ebenfalls gesperrt, weil
zwischen ihren Gate- und Source-Elektroden keine Spannungsdifferenz
vorhanden ist, die aber notwendig wäre, um diese Transistoren
in den leitenden Zustand zu versetzen. Die Transistoren
P1 bis P4 sind wegen des leitenden Zustandes der Transistoren
PD1 bis PD4 gesperrt, während die Transistoren N1 bis
N4 im leitenden Zustand gehalten sind.
Es wird nun angenommen, daß die Eingangsspannung an der Eingangsklemme
10 ansteigt, so daß der Transistor ND leitend wird.
Gleichzeitig werden die Transistoren PD1 bis PD4 gesperrt. Es
wird hier vorausgesetzt, daß der Spannungsanstieg an der Eingangsklemme
10 mit steiler Flanke erfolgt. Die von Transistoren
gebildeten Widerstandselemente TP0 bis TP3 bilden zusammen
mit den Gate-Kapazitäten der Transistoren P1 bis P4 ein verteiltes
RC-Netzwerk, das wie eine Laufzeitkette wirkt. Dies
bedeutet, daß mit dem Ansteigen des Spannungswerts des Signals
an der Eingangsklemme 10 und dem Übergang des Transistors ND
in den leitenden Zustand die Transistoren P1 bis P4 nicht
gleichzeitig, sondern mit einer gewissen Verzögerung nacheinander
leitend werden, was bedeutet, daß der Spannungssprung
des Eingangssignals nur in verlangsamter Form im Ausgangssignal
reproduziert wird. Da die Transistoren P1 bis P4 nacheinander
leitend werden, muß nicht ein großer Strom in sehr kurzer
Zeit zu fließen beginnen, sondern es beginnen nacheinander
kleinere Teilströme zu fließen, was zur Folge hat, daß in den
an die Ausgangsklemme angeschlossenen Leitungen die Stromänderung
pro Zeiteinheit niedriger wird, so daß die in den Leitungsinduktivitäten
induzierten Spannungen herabgesetzt werden.
Da die Widerstandselemente TP0 bis TP3 aus Transistoren aufgebaut
sind, unterliegen sie weitgehend denselben Parameterschwankungen
des Herstellungsprozesses wie die als Kapazitäten
wirkenden Transistoren P1 bis P4. Werden die Widerstandselemente
TP0 bis TP3 infolge einer Prozeßabweichung hochohmiger,
dann werden die unter dem Einfluß der gleichen Prozeßabweichungen
entstehenden Gate-Kapazitäten der Transistoren P1 bis
P4 zwangsläufig kleiner, so daß das Produkt aus Widerstand und
Kapazität, daß die RC-Zeitkonstante des erwähnten RC-Netzwerks
annähernd konstant bleibt.
Der zu den Teiltransistoren P1 bis P4 parallelgeschaltete
Transistor MN trägt wesentlich dazu bei, daß es beim Umschalten
des Eingangssignals von einem niedrigen Spannungswert auf
einen hohen Spannungswert nicht zu einem starken Überschwingen
kommt. Der Transistor MN empfängt an seiner Gate-Elektrode auf
direktem Wege das Eingangssignal, so daß er in den leitenden
Zustand übergeht, nachdem das Eingangssignal seinen Schwellenspannungswert
überschritten hat. Da die Spannung an der Ausgangsklemme
12 den hohen Spannungswert nur mit Verzögerung
erreicht, liegt zwischen der Gate-Elektrode des Transistors MN
und seiner mit der Ausgangsklemme 12 verbundenen Source-Elektrode
nur während der Anstiegsflanke des Eingangssignals eine
Spannungsdifferenz an, so daß dieser Transistor MN auch nur
Strom leiten kann, solange sich das Eingangssignal ändert.
Liegt dagegen ein konstanter Spannungswert an der Eingangsklemme
10, kann der Transistor MN wegen der Gleichheit der
Spannungen an seiner Gate-Elektrode und an seiner Source-Elektrode
keinen Strom leiten.
Die Verwendung des als Source-Folger geschalteten Transistors
MN bringt einen weiteren Vorteil mit sich. Wenn die Schaltung
prozeßabhängig niederohmigere Parameter hat oder wenn am Ausgang
12 eine kleinere (hochohmigere) Last liegt, ist der Transistor
MN infolge der resultierenden steileren Flanke des Ausgangssignals
für eine kürzere Zeitperiode wirksam als bei
hochohmigeren Schaltungsparametern und größerer (niederohmigerer)
Last. Diese Gegenkopplungswirkung tritt ein, weil der
Transistor MN, wie oben erwähnt, abhängig von der Spannungsdifferenz
zwischen seiner Gate-Elektrode und seiner Drain-
Elektrode wirksam ist.
Da der Transistor MN gemäß der obigen Erläuterung nur während
des Übergangs des Eingangssignals vom niedrigen Spannungswert
auf den hohen Spannungswert wirksam sein kann, beeinflußt dieser
Transistor den Verlauf der Anstiegsflanke des Signals an
der Ausgangsklemme 12. Der als Source-Folger geschaltete Transistor
MN macht die Flanke im Mittelbereich des Anstiegs steiler,
ohne daß jedoch die Gefahr besteht, daß es zu einem Überschwingen
kommt, da er wieder in den gesperrten Zustand übergeht,
sobald sich die Spannung an der Ausgangsklemme 12 um weniger
als den am Transistor MN auftretenden Gate-Source-Spannungsabfall
von der Spannung an der Eingangsklemme 10 unterscheidet.
Im Falle des Überganges des Signals an der Eingangsklemme 10
vom niedrigen Spannungswert zum hohen Spannungswert wirken die
Transistoren ND1 bis ND4 für die Transistoren N1 bis N4 als
Abschalttransistoren, da sie an die Gate-Elektroden der Transistoren
N1 bis N4 mit dem Ansteigen der Eingangsspannung das
Massesignal anlegen, das diese Transistoren zuverlässig sperrt,
so daß nur noch die Transistoren P1 bis P4 wirksam werden können.
Die Zusammenschaltung der Transistoren P1 bis P4 mit den
Widerstandselementen TP0 bis TP3 zur Bildung eines verteilten
RC-Netzwerks mit der Wirkung einer Laufzeitkette ermöglicht
das Arbeiten mit einem steilflankigen Übergang vom niedrigen
Spannungswert auf den hohen Spannungswert an der Eingangsklemme
10, da dieses RC-Netzwerk die Flankensteilheit am Flankenbeginn
und am Flankenende herabsetzt. Der Transistor MN sorgt
dafür, daß dies nicht zu einer wesentlichen Verlangsamung der
Flanke in ihrer Gesamtheit führt, da, wie oben erläutert, dieser
Transistor die Flanke in ihren Mittelbereich steiler macht.
Die bisherige Beschreibung betraf den Übergang der Spannung an
der Eingangsklemme 10 von einem niedrigen Wert zu einem hohen
Wert. Für den Fall des Übergangs von einem hohen Wert zu einem
niedrigen Wert gilt das entsprechende, wobei dann jeweils die
komplementären Transistoren mit ihrem entsprechenden Verhalten
wirksam werden. In diesem Fall wirken dann die Transistoren N1
bis N4 mit ihren zugeordneten Widerstandselementen TN0 bis TN3
als verteiltes RC-Netzwerk mit der Wirkung einer Laufzeitkette,
und der zu den Transistoren N1 bis N4 parallelgeschaltete
Transistor MP übernimmt die oben beschriebene Wirkung des
Transistors MN.
Die beschriebene Schaltung ermöglicht somit die Erzeugung eines
steilflankigen Ausgangssignals, wobei die Flankensteilheit
sowohl bei ansteigenden als auch bei fallenden Flanken erreicht
wird. Trotz der Flankensteilheit wird ein unerwünschtes Überschwingen
vermieden.
Claims (2)
1. Integrierte Gegentakt-Ausgangsstufe zum Erzeugen eines
impulsförmigen Ausgangssignals in Abhängigkeit von einem im
pulsförmigen Eingangssignal mit komplementären Ausgangs-Feld
effekttransistoren, die jeweils aus zwei Gruppen parallelge
schalteter Teiltransistoren vom jeweils gleichen Leitungstyp
bestehen, mit einem Widerstandselement der Zuleitung zu jeder
Gate-Elektrode jedes der Teiltransistoren in jeder Gruppe,
und einem jedem Teiltransistor in jeder Gruppe zugeordneten
Abschalt-Feldeffekttransistor, dadurch gekennzeichnet, daß
die Widerstandselemente (TP1, TP2, TP3; TN1, TN2, TN3), die
zwischen den Gate-Elektroden aufeinanderfolgender Teiltransi
storen (P1, P2, P3, P4; N1, N2, N3, N4) eingefügt sind, aus
zwei komplementären, parallelgeschalteten Feldeffekttransi
storen gebildet sind und daß zu den Source-Drain-Strecken der
Teiltransistoren (P1, P2, P3, P4; N1, N2, N3, N4) jeder Grup
pe die Source-Drain-Strecke eines gemeinsamen Feldeffekttran
sistors (MN, MP) vom jeweils entgegengesetzten Leitungstyp
parallelgeschaltet ist, der bezüglich des Eingangssignals und
des Ausgangssignals als Source-Folger geschaltet ist.
2. Integrierte Gegentakt-Ausgangsstufe nach Anspruch 1, da
durch gekennzeichnet, daß die Abschalttransistoren (PD1, PD2,
PD3, PD4; ND1, ND2, ND3, ND4) vom jeweils gleichen Typ wie
die Teiltransistoren (P1, P2, P3, P4; N1, N2, N3, N4) sind,
denen sie zugeordnet sind, und mit der Gate-Elektrode des je
weiligen Teiltransistors (P1, P2, P3, P4; N1, N2, N3, N4)
verbunden sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3904901A DE3904901A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
EP90102868A EP0383289B1 (de) | 1989-02-17 | 1990-02-14 | Integrierte Gegentaktausgangsstufe |
DE90102868T DE69003554T2 (de) | 1989-02-17 | 1990-02-14 | Integrierte Gegentaktausgangsstufe. |
US07/480,441 US5036232A (en) | 1989-02-17 | 1990-02-15 | Push-pull output stage of integrated circuit providing enhanced high-low voltage level signal transition with ground bounce control |
KR1019900001897A KR0142225B1 (ko) | 1989-02-17 | 1990-02-16 | 집적된 푸쉬-풀 출력단 |
JP2037114A JP3026346B2 (ja) | 1989-02-17 | 1990-02-17 | プッシュプル出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3904901A DE3904901A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3904901A1 DE3904901A1 (de) | 1990-08-23 |
DE3904901C2 true DE3904901C2 (de) | 1991-04-11 |
Family
ID=6374353
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3904901A Granted DE3904901A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
DE90102868T Expired - Lifetime DE69003554T2 (de) | 1989-02-17 | 1990-02-14 | Integrierte Gegentaktausgangsstufe. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE90102868T Expired - Lifetime DE69003554T2 (de) | 1989-02-17 | 1990-02-14 | Integrierte Gegentaktausgangsstufe. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5036232A (de) |
EP (1) | EP0383289B1 (de) |
JP (1) | JP3026346B2 (de) |
KR (1) | KR0142225B1 (de) |
DE (2) | DE3904901A1 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111075A (en) * | 1989-02-28 | 1992-05-05 | Vlsi Technology, Inc. | Reduced switching noise output buffer using diode for quick turn-off |
US5231311A (en) * | 1989-02-28 | 1993-07-27 | Vlsi Technology, Inc. | Digital output buffer and method with slew rate control and reduced crowbar current |
US5109166A (en) * | 1990-04-30 | 1992-04-28 | International Business Machines Corporation | Sinusoidal signal generator |
US5124579A (en) * | 1990-12-31 | 1992-06-23 | Kianoosh Naghshineh | Cmos output buffer circuit with improved ground bounce |
US5216289A (en) * | 1991-10-24 | 1993-06-01 | Intel Corporation | Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit |
US5170073A (en) * | 1991-10-24 | 1992-12-08 | Intel Corporation | Ultra-low noise port output driver circuit |
JP2567179B2 (ja) * | 1992-03-18 | 1996-12-25 | 株式会社東芝 | レベル変換回路 |
US5448181A (en) * | 1992-11-06 | 1995-09-05 | Xilinx, Inc. | Output buffer circuit having reduced switching noise |
US5329175A (en) * | 1992-11-13 | 1994-07-12 | Advanced Micro Devices, Inc. | Reduced noise, low power, high speed output buffer |
US5444398A (en) * | 1992-12-17 | 1995-08-22 | Siemens Aktiengesellschaft | Decoded-source sense amplifier with special column select driver voltage |
US5430408A (en) * | 1993-03-08 | 1995-07-04 | Texas Instruments Incorporated | Transmission gate circuit |
US5604453A (en) * | 1993-04-23 | 1997-02-18 | Altera Corporation | Circuit for reducing ground bounce |
US5367205A (en) * | 1993-05-13 | 1994-11-22 | Micron Semiconductor, Inc. | High speed output buffer with reduced voltage bounce and no cross current |
US5355029A (en) * | 1993-07-12 | 1994-10-11 | Digital Equipment Corporation | Staged CMOS output buffer |
US5424653A (en) * | 1993-10-06 | 1995-06-13 | Advanced Micro Devices, Inc. | Gradual on output buffer circuit including a reverse turn-off apparatus |
JP3623004B2 (ja) * | 1994-03-30 | 2005-02-23 | 松下電器産業株式会社 | 電圧レベル変換回路 |
US5428303A (en) * | 1994-05-20 | 1995-06-27 | National Semiconductor Corporation | Bias generator for low ground bounce output driver |
JPH0897701A (ja) * | 1994-09-21 | 1996-04-12 | Mitsubishi Electric Corp | 半導体回路 |
US5528166A (en) * | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
US5859552A (en) * | 1995-10-06 | 1999-01-12 | Lsi Logic Corporation | Programmable slew rate control circuit for output buffer |
US5739714A (en) * | 1995-10-24 | 1998-04-14 | Lucent Technologies, Inc. | Apparatus for controlling ground bounce |
US6133749A (en) * | 1999-01-04 | 2000-10-17 | International Business Machines Corporation | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance |
US6359478B1 (en) | 2001-08-31 | 2002-03-19 | Pericom Semiconductor Corp. | Reduced-undershoot CMOS output buffer with delayed VOL-driver transistor |
JP4008748B2 (ja) * | 2002-05-07 | 2007-11-14 | 株式会社ルネサステクノロジ | パルス電流発生回路 |
JP4025167B2 (ja) * | 2002-10-17 | 2007-12-19 | 株式会社東芝 | 抵抗素子を有する半導体装置 |
RU169513U1 (ru) * | 2016-06-24 | 2017-03-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") | Мультивибратор на распределенной rc- структуре |
US10483973B2 (en) * | 2017-12-06 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature instability-aware circuit |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS525204A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Hearing aid |
JPS57106228A (en) * | 1980-12-24 | 1982-07-02 | Fujitsu Ltd | Semiconductor circuit |
JPS57166713A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Output circuit |
JPS5922444A (ja) * | 1982-07-28 | 1984-02-04 | Nec Corp | 駆動回路 |
KR900000830B1 (ko) * | 1984-06-25 | 1990-02-17 | 후지쑤 가부시끼가이샤 | 상보형(相補型) Bi-MIS 게이트 회로 |
US4617477A (en) * | 1985-05-21 | 1986-10-14 | At&T Bell Laboratories | Symmetrical output complementary buffer |
GB2192105A (en) * | 1986-06-25 | 1987-12-31 | Philips Nv | Cmos-input circuit |
US4771195A (en) * | 1986-08-29 | 1988-09-13 | Texas Instruments Incorporated | Integrated circuit to reduce switching noise |
JPS63142719A (ja) * | 1986-12-04 | 1988-06-15 | Mitsubishi Electric Corp | 3ステ−ト付相補型mos集積回路 |
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
US4789793A (en) * | 1987-02-24 | 1988-12-06 | Texas Instruments Incorporated | Integrated FET circuit to reduce switching noise |
JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
JP2633562B2 (ja) * | 1987-05-27 | 1997-07-23 | 株式会社東芝 | 半導体集積回路 |
US4926069A (en) * | 1987-08-17 | 1990-05-15 | Nec Corporation | Bi-MOS circuit capable of high speed operation with low power consumption |
JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ecl―cmosレベル変換回路 |
US4820942A (en) * | 1988-01-27 | 1989-04-11 | Advanced Micro Devices, Inc. | High-speed, high-drive output buffer circuits with reduced ground bounce |
US4908528A (en) * | 1988-07-21 | 1990-03-13 | Vlsi Technology, Inc. | Input circuit having improved noise immunity |
US4885485A (en) * | 1988-08-30 | 1989-12-05 | Vtc Incorporated | CMOS Output buffer providing mask programmable output drive current |
US4959565A (en) * | 1989-02-10 | 1990-09-25 | National Semiconductor Corporation | Output buffer with ground bounce control |
US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
-
1989
- 1989-02-17 DE DE3904901A patent/DE3904901A1/de active Granted
-
1990
- 1990-02-14 EP EP90102868A patent/EP0383289B1/de not_active Expired - Lifetime
- 1990-02-14 DE DE90102868T patent/DE69003554T2/de not_active Expired - Lifetime
- 1990-02-15 US US07/480,441 patent/US5036232A/en not_active Expired - Lifetime
- 1990-02-16 KR KR1019900001897A patent/KR0142225B1/ko not_active IP Right Cessation
- 1990-02-17 JP JP2037114A patent/JP3026346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0142225B1 (ko) | 1998-07-15 |
KR900013716A (ko) | 1990-09-06 |
DE69003554D1 (de) | 1993-11-04 |
JPH02246513A (ja) | 1990-10-02 |
JP3026346B2 (ja) | 2000-03-27 |
DE3904901A1 (de) | 1990-08-23 |
US5036232A (en) | 1991-07-30 |
EP0383289B1 (de) | 1993-09-29 |
DE69003554T2 (de) | 1994-02-03 |
EP0383289A1 (de) | 1990-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3904901C2 (de) | ||
DE112007000857B4 (de) | Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung | |
DE4034458C2 (de) | ||
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE3708499C2 (de) | ||
DE2843924C2 (de) | ||
EP0591561B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
WO2006072292A1 (de) | Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen | |
DE19620839C2 (de) | Operationsverstärker | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE3904910C2 (de) | ||
DE19829487C1 (de) | Ausgangstreiber eines integrierten Halbleiterchips | |
EP0148395A2 (de) | Breitbandkoppelfeld in Matrixform | |
DE102009045220B4 (de) | System und Verfahren zum Begrenzen von Stromoszillationen | |
DE2413147C3 (de) | Impulsformer | |
DE2526119B2 (de) | Verbundtransistorschaltung | |
EP0753754A2 (de) | Integrierte Komparatorschaltung | |
EP1078460B1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
DE19547778C1 (de) | CMOS-Treiberschaltung | |
EP0015364B1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE3330559C2 (de) | Ausgangsschaltung für eine integrierte Halbleiterschaltung | |
DE3739872C2 (de) | ||
DE4011937A1 (de) | Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise | |
DE2317253A1 (de) | Eimerkettenschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8330 | Complete disclaimer |