DE2843924C2 - - Google Patents
Info
- Publication number
- DE2843924C2 DE2843924C2 DE2843924A DE2843924A DE2843924C2 DE 2843924 C2 DE2843924 C2 DE 2843924C2 DE 2843924 A DE2843924 A DE 2843924A DE 2843924 A DE2843924 A DE 2843924A DE 2843924 C2 DE2843924 C2 DE 2843924C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- output
- circuit
- bus line
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
Die Erfindung bezieht sich auf eine Busleitungssteuerungsschal
tung mit einer Eingangsschaltung zum Empfangen eines logischen
Eingangssignals, mit einer Ausgangsschaltung mit einem Gegen
takttransistorenausgangspaar zum Ansteuern einer Ausgangsbus
leitung, mit Schaltungsmitteln, die mindestens eine Umkehrstufe
umfassen, welche zwischen der Eingangsschaltung und der
Ausgangsschaltung angeschlossen ist, um das logische Eingangs
signal von der Eingangsschaltung auf die Ausgangsschaltung zu
übertragen und ein Dreiwertlogikausgangssignal an der Ausgangs
busleitung zu erzeugen, und mit einer Kurzschlußsicherungs
schaltung, die mit der Ausgangsbusleitung gekoppelte
Detektionsmittel zum Detektieren eines Kurzschlußzustandes und
Steuermittel enthält, die zwischen den Detektionsmitteln und
dem Gate-Anschluß jedes Transistors des Ausgangspaares ange
schlossen sind und die einen ersten und zweiten Transistor
enthalten, wobei der Drain-Source-Strompfad des ersten bzw. des
zweiten Transistors den Source-Anschluß und den Gate-Anschluß
des ersten bzw. des zweiten Transistors des Ausgangspaares
überbrückt (DE-OS 25 38 453).
In derartigen logischen Systemen kann es immer vorkommen, daß
dieselbe Busleitung gleichzeitig von mehr als einer Steuer
vorrichtung angesteuert wird und daß diese Vorrichtungen in
bezug auf ihre Steuerung einander entgegenwirken. Wenn sich
einer der Ausgangstransistoren dann in einem Zustand befindet,
in dem seine Impedanz niedrig ist, könnte dieser Transistor auf
einen derartigen Überstrom belastet werden, das er durchbrennt.
Um die Möglichkeit gleichzeitiger Ansteuerung der Busleitung
durch mehr als eine Steuervorrichtung auf ein Mindestmaß zu
beschränken, ist es üblich, sehr genaue Zeitbestimmungs
schaltungen zu verwenden. Sogar wenn die Steuervorrichtungen
sehr genau zeitlich gesteuert werden, können aber doch Kurz
schlüsse infolge einer fehlerhaften Verdrahtung oder einer
Störung in der Vorrichtung auftreten.
Die eingangs genannte Schaltung ist aus der DE-OS 25 38 453
bekannt, die eine Überstromschutzschaltung für Treiberschal
tungen betrifft. Diese Schaltung schaltet bei einem Kurzschluß
an der Ausgangsleitung eine Treiberschaltung ab. ein solcher
Kurzschluß tritt auf, wenn mehrere Treiberschaltungen
zusammengeschaltet sind und eine Treiberschaltung das Potential
erhöht und eine andere das Potential erniedrigt. Bei Eintreten
einer solchen Situation wird die Ausgangsimpedanz einer
Treiberschaltung hochgesetzt. Hierbei werden die Ausgangs
transistoren gesperrt. Ist der Kurzschluß beendet, so bleibt
die Impedanzerhöhung bis zum Erscheinen eines Rücksetzimpulses
erhalten.
Die Erfindung hat die Aufgabe, eine Busleitungssteuerungs
schaltung zu schaffen, die bei Beenden des Kurzschlußzustandes
selbständig in den ursprünglichen logischen Zustand zurück
kehrt.
Diese Aufgabe wird bei einer Busleitungssteuerungsschaltung der
eingangs genannten Art dadurch gelöst, daß die Detektions
mittel eine Reihenschaltung aus einem dritten und vierten
Transistor enthalten, die dem ersten zwischen der Busleitung
und Masse geschalteten Transistor des Ausgangspaares parallel
geschaltet ist, daß der Verbindungspunkt des dritten und
vierten Transistors mit dem Gate-Anschluß des ersten Transis
tors verbunden ist, und daß dem dritten und vierten Transistor
ein vom logischen Eingangssignal abhängiges Steuersignal zuge
führt wird zur Begrenzung des Stromes, der durch den ersten
Transistor des Ausgangspaares fließt, welcher normalerweise
leitend ist, wenn die Ausgangsbusleitung von einem normaler
weise niedrigen logischen Pegel zu einem hohen logischen Pegel
kurzgeschlossen wird.
Bei der erfindungsgemäßen Schaltungs
anordnung wird bei Auftreten eines Kurzschlusses der erste
Transistor des Ausgangspaares so gesteuert, daß der Strom in
diesem begrenzt wird. Nach dem Fortfall des Kurzschlußzustandes
wird der vorherige logische Zustand wieder auftreten. Ein
Rücksetzsignal ist hierbei nicht erforderlich.
In einer Weiterbildung der Erfindung ist vorgesehen, daß eine
zwischen der Speisespannung und Masse angeordnete Reihen
schaltung aus einem fünften und sechsten Transistor vorhanden
ist, die in Abhängigkeit vom Eingangssignal beim logisch hohen
Ausgangspegel der Busleitungssteuerungsschaltung einen
Spannungsteiler bildet, dessen Ausgang mit dem Gate-Anschluß
des zweiten Transistors verbunden ist zur Begrenzung des
Stromes, der durch den zweiten Transistor fließt, der normaler
weise leitend ist, wenn die Ausgangsbusleitung von einem
normalerweise hohen logischen Pegel zu einem niedrigen
logischen Pegel zu einem niedrigen logischen Pegel kurzge
schlossen wird.
Ausführungsbeispiele der Erfindung werden nachstehend anhand
der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild eines logischen Systems, in dem eine
Anzahl von Steuervorrichtungen mit einer einzigen gemeinsamen
Ausgangsbusleitung gekoppelt ist,
Fig. 2 ein Schaltbild einer nichtinvertierenden
transistorisierten Steuervorrichtung für eine Busleitung mit
einer Überlastsicherungsschaltung und
Fig. 3 ein Schaltbild einer invertierenden transistorisierten
Steuervorrichtung für eine Busleitung mit einer
Überlastsicherungsschaltung.
Fig. 1 zeigt eine Anzahl von Steuervorrichtungen A, B, C, deren
Ausgänge 80, 81 und 82 an eine gemeinsame Busleitung 90 ange
schlossen sind. Jede der Steuervorrichtungen A, B, C weist eine
Eingangsklemme 70, 72 und 74 zum Empfangen eines logischen
Eingangssignals und eine Freigabeklemme 71, 73 und 75 zum
Empfangen eines Freigabesignals auf, das die Busleitungs
steuerungsvorrichtng für ein bestimmtes Zeitintervall
freigibt. Die Freigabesignale A, B und C weisen eine derartige
Reihenfolge auf, daß nur eine einzige Steuervorrichtung während
einer bestimmten Zeitperiode freigegeben wird und daß die
übrigen Steuervorrichtungen während dieser Periode gesperrt
werden. Bei einer fehlerhaften Wirkung der Zeitbestimmungs
schaltungen, die die Reihenfolge der Freigabesignale steuern,
derart, daß mehr als eine Steuervorrichtung zugleich freige
geben wird, muß dafür gesorgt werden, daß der Strom durch die
Ausgangsschaltung der Steuervorrichtung nicht für eine wesent
liche Zeitdauer zu hoch werden kann.
Nach der Erfindung wird eine Sicherungsschaltung
angegeben, in der ein Kurzschlußzustand in der transistor
ausgangsschaltung einer Steuervorrichtung detektiert und
ein Signal zu dem Eingang des leitenden Transistors zurück
geführt wird, der durch den Kurzschlußzustand beeinflußt
wird, wobei dieses Signal derartig ist, daß die Impedanz
des Transistors zunimmt und dieser Transistor weniger stark
leitend gemacht wird.
Fig. 2 zeigt eine nichtinvertierende Schaltung
für eine Busleitungssteuervorrichtung mit einer Kurzschluß
sicherung. Die Steuervorrichtung, in der Feldeffekttransis
toren verwendet werden, umfaßt eine Eingangssignalklemme
10 und eine Freigabesignalklemme 12. Das Eingangssignal an
der Klemme 10 wird der Gate-Elektrode eines Transistors 14
zugeführt, dessen Source-Elektrode an eine negative Speise
spannung V SS angeschlossen is, die Erde sein kann, und
dessen Drain-Elektrode mit einem Transistor 16 in Reihe an
eine positive Spannung V DD angeschlossen ist. Alle Verbin
dungen der Schaltung mit der negativen Spannung V SS gehen
in der Zeichnung auf einen kurzen waagerechten Strich. Die
Source- und Drainkreise des Transistors 14 sind außerdem
zu den Source- und Drainkreisen eines Transistors 18 pa
rallel geschaltet, dessen Gate-Elektrode mit der Freigabe
klemme 12 gekoppelt ist.
Die Drainelektrode des Transistors 14 ist mit
der Gate-Elektrode eines Transistors 20 gekoppelt, dessen
Source- und Drainkreise in Reihe mit einem Transistor 22
an der Speisespannung V DD liegen. Die Drainelektrode des
Transistors 14 ist ebenfalls an die Gate-Elektrode eines
Transistors 24 angeschlossen, dessen Source- und Drain
kreise in Reihe mit einem Transistor 26 an der Speise
spannung V DD liegen. Die Drainelektrode des Transistors
24 und die Source-Elektrode des Transistors 26 sind in
Reihe mit einem Transitor 28 und einem Kondensator 30
angeordnet.
Die Source- und Drainkreise des Transistors 20
sind zu den Source- und Drainkreisen eines Transistors 32
parallel geschaltet, dessen Gate-Elektrode mit der Frei
gabeklemme 12 gekoppelt ist. Die Drainelektrode des Tran
sistors 20 liegt an der Gate- und Source-Elektrode des
Transistors 22 und an der Gate-Elektrode eines ersten
Ausgangstransistors 34, wodurch der Transistor 22 also
als Steuertransistor für den ersten Ausgangstransistor
34 dient. Die Drainelektrode des Transistors 20 ist zu
gleich an die Gate-Elektrode eines Transistors 36 ange
schlossen und die Drainelektrode des Transistors 36 liegt
in Reihe mit einem Transistor 46 an der positiven Speise
spannung V DD . Dadurch, daß seine Source-Elektrode mit der
Gate-Elektrode eines zweiten Ausgangstransistors 38 ge
koppelt ist, dient der Transistor 46 als Steuertransistor
für den zweiten Ausgangstransistor 38. Nachstehend wird
der Transistor 22 als der erste Steuertransistor und der
Transistor 46 als der zweite Steuertransistor bezeichnet.
Wie sich zeigen wird, bilden die Ausgangstran
sistoren 34 und 38 und die Steuertransistoren 22 und 46
eine Gegentaktausgangsschaltung an einer gemeinsamen Aus
gangsklemme oder Busleitung 40.
Die Source- und Drainkreise des Transistors 36
sind zu den Source- und Drainkreisen eines Transistors 42
parallel geschaltet, dessen Gate-Elektrode mit der Freigabe
klemme 12 gekoppelt ist, während diese Kreise ebenfalls
zu den Source- und Drainkreisen eines Transistors 44 pa
rallel geschaltet sind. Auf diese Weise sind sowohl die
Drain- und die Source-Elektrode des Transistors 44 als
auch die Drain- und die Source-Elektrode des Transistors
36 über der Gate- und der Source-Elektrode des zweiten
Ausgangstransistors 38 angeordnet. Die Source- und Drain
kreise der Transistoren 42, 36 und 44 liegen je in Reihe
mit dem zweiten Steuertransistor 46 an der Speisespannung
V DD .
Zwei in Reihe geschaltete Transistoren 48 und 50
sind zu den Source- und Drainkreisen des zweiten Ausgangs
transistors 38 parallel geschaltet und der Knotenpunkt der
Transistoren 48 und 50 liegt an der Gate-Elektrode des
Transistors 44. Die Gate-Elektrode des Transistors 50 liegt
an dem Kondensator 30 und an der Gate-Elektrode eines Tran
sistors 52. Die Source- und Drainkreise des letzteren
Transistors 52 liegen in Reihe mit einem Transistor 54 an
der Speisespannung V DD .
Der Knotenpunkt der Transistoren 52 und 54 liegt
an der Gate-Elektrode eines Transistors 56, der einen Span
nungsteiler mit einem anderen Transistor 58 bildet, der mit
ihm in Reihe über der Speisespannung V DD geschaltet ist.
Die Transistoren 56 und 58 können vom Verarmungstyp, wie
dargestellt, oder vom Anreicherungstyp sein. Der Transi
stor 56 mit dem niedrigsten Potential wird zu einem Transis
tor 60 parallel geschaltet, dessen Gate-Elektrode mit der
Freigabeklemme 12 gekoppelt ist. Der Knotenpunkt der den
Spannungsteiler bildenden Transistoren 56 und 58 liegt
an der Gate-Elektrode eines Transistors 62, dessen Drain-
bzw. Source-Elektrode über der Gate- bzw. Source-Elektrode
des ersten Ausgangstransistors 34 geschaltet ist.
Transistoren, die mit derselben Bezeichnung wie
der Transistor 16 versehen sind, sind z. B. Transistoren
vom Verarmungstyp, die als dynamische Widerstände arbei
ten.
Der Transistor vom Verarmungstyp sperrt nie
vollständig, solange eine positive Spannung, die höher
als eine bestimmte Schwellwertspannung ist, an seiner
Gate-Elektrode liegt, und sein Widerstand ändert sich
umgekehrt proportional zu der Zunahme der Ansteuerung an
der Gate-Elektrode. Die übrigen Transistoren, wie die
jenigen mit derselben Bezeichnung wie der Transistor 14,
sind Transistoren vom Anreicherungstyp, die normalerweise
beim Fehlen einer positiven Gatespannung, die höher als
eine bestimmte Schwellwert- oder Einstellspannung ist,
gesperrt sind.
Alle Transistoren vom Verarmungstyp, ausgenommen
der Transistor 28, dienen als Strombegrenzungswiderstände
für die mit ihnen in Reihe geschalteten Transistoren vom
Anreicherungstyp. Der Transistor 28 dient als Reihenwider
stand für den Kondensator 30 in einer RC-Zeitbestimmungs
schaltung, deren Funktion noch näher auseinandergesetzt
werden wird.
Die übliche Wirkung der Steuerschaltung wird
nun beschrieben. Die Steuerschaltung wird freigegeben,
wenn das Signal an der Freigabeklemme 12 logisch "niedrig"
ist, und wird gesperrt, wenn das Signal logisch "hoch" ist.
Wenn z. B. das logische Signal an der Freigabeklemme 12
"hoch" ist, werden die Paralleltransistoren 18, 32, 42 und
60 leitend sein und werden dadurch das der Eingangsklemme
10 zugeführte Eingangssignal zu Erde ableiten. Um die
Steuerschaltung freizugeben, soll das Freigabesignal
"niedrig" sein, wodurch die Transistoren 18, 32, 42 und
60 sperren. Wenn das Freigabesignal "niedrig" ist, wird
ein Eingangssignal, das "hoch" ist, den Transistor 14
in den leitenden Zustand steuern, wodurch der Transistor
20 sperrt. Wenn der Transistor 20 sperrt, wird der
Steuertransistor 22 in den leitenden Zustand gesteuert,
wodurch der erste Ausgangstransistor 34 leitend wird, wo
bei die Ausgangsklemme 40 zu dem logisch "hohen" Pegel
gezogen wird, während der Transistor 36 gleichfalls leitend
wird, wodurch der zweite Ausgangstransistor 38 ge
sperrt wird und dadurch die Ausgangsklemme 40 auf einen
logisch "hohen" Pegel bringt. Auf diese Weise wird ein
"hohes" Eingangssignal von der Steuerschaltung auf die
Ausgangsklemme 40 übertragen, an der es als ein "hohes"
Ausgangssignal erscheint, das nicht invertiert ist.
Dagegen wird ein "niedriges" Eingangssignal an
der Eingangsklemme 10 den Transistor 14 sperren, wodurch
der Transistor 20 leitend wird. Der erste Ausgangstransis
tor 34 sperrt, der Transistor 36 sperrt und der zweite
Steuertransistor 46 wird zu dem "hohen" Pegel gezogen,
wodurch der zweite Ausgangstransistor 38 leitend wird.
Wenn der erste Ausgangstransistor 34 sperrt und der zweite
Ausgangstransistor 38 leitend ist, wird die Spannung an
der Ausgangsklemme niedrig sein. Das "niedrige" Eingangs
signal ist also von der Steuerschaltung auf die Ausgangs
klemme 40 als ein "niedriges" Ausgangssignal, das nicht
invertiert ist, übertragen.
Die Kurzschlußsicherungsschaltung ist derart,
daß sie wirksam wird, entweder wenn die Ausgangsklemme
40 unabsichtlich zu dem niedrigen Pegel zu einem Zeit
punkt kurzgeschlossen wird, zu dem der erste Ausgangstran
sistor 34 normalerweise leitend ist und die Ausgangsklemme
40 normalerweise "hoch" ist, oder wenn die Ausgangsklemme
40 unabsichtlich zu der Speisespannung V DD kurzgeschlos
sen wird. Beide Kurzschlußarten können auftreten, z. B.
wenn die Ausgangsklemme oder Busleitung 40, während sie
von den Ausgangstransistoren 34 und 38 zu einem logisch
"hohen" oder logisch "niedrigen" Pegel angesteuert wird,
gleichzeitig von einer anderen Steuervorrichtung zu einem
logisch "niedrigen" bzw. logisch "hohen" Pegel angesteuert
wird.
Die Wirkung der Sicherungsschaltung wird nun
für den Fall beschrieben, daß die Ausgangsklemme 40 nor
malerweise auf logisch "niedrigem" Pegel liegt und unab
sichtlich zu dem logisch "hohen" Pegel kurzgeschlossen
wird. Bevor der Kurzschluß auftritt, wenn der Signal
ausgang "niedrig" ist, ist das Eingangssignal ebenfalls
"niedrig", während der Transistor 14 gesperrt ist und
der Transistor 16 zu dem logisch "hohen" Pegel gezogen
sein wird, wonach der Transistor 24 leitend gemacht wird.
Wenn der Transistor 24 leitend ist, wird der Kondensator
30 zu einem niedrigen Spannung oder Erdpegel entladen
sein, wodurch der Transistor 52 und der Transistor 50
beide gesperrt werden. Wenn der Transistor 50 sperrt,
wird der Transistor 48 keinen Stromweg zu der Speise
spannung V DD oder zu Erde haben.
Wenn die Ausgangsklemme 40 nun plötzlich "hoch"
wird, wird der Überstrom nicht nur durch den zweiten Aus
gangstransistor 38, sondern auch durch den Transistor 48
fließen, wodurch der Transistor 44 in den leitenden Zu
stand gesteuert wird. Wenn der Transistor 44 leitend
wird, setzt dieser Transistor die Gate-Steuerspannung an
dem zweiten Ausgangstransistor 38 herab, wodurch die Im
pedanz des zweiten Ausgangstransistors erhöht und der
Kurzschlußstrom auf einen sicheren Wert zurückgebracht
wird.
Wenn der Kurzschluß beseitigt wird, werden die
Transistoren 48, 44 und 38 zu ihrem normalen Zustand zu
rückkehren und wird die Ausgangsklemme 40 zu ihrem nor
malen niedrigen Zustand zurückkehren. Dadurch bleibt die
logische Information, die vor dem zeitweiligen Kurzschluß
vorhanden war, erhalten.
Der Fall wird nun beschrieben, in dem die Aus
gangsklemme 40 "hoch" ist, der erste Ausgangstransistor
34 leitend ist und der zweite Ausgangstransistor 38
nichtleitend ist und ein Kurzschluß zu dem logisch
"niedrigen" Pegel auftritt. Bevor der Kurzschluß auf
tritt, wird das Eingangssignal an der Eingangsklemme 10
"hoch" sein und wird der Transistor 14 leitend sein. Der
Transistor 24 wird gesperrt sein, der Transistor 26 wird
"hoch" sein und der Transistor 52 wird leitend sein. Wenn
der Transistor 52 leitend ist, wird der Transistor 56
eine höhere Impedanz aufweisen als wenn der Transistor
52 sperrt, weil die Steuerung an der Gate-Elektrode des
Transistors 56 kleiner sein wird als sie war, und der
Pegel des Potentials an der Gate-Elektrode des Transis
tors 62 wird höher sein. Das Verhältnis der Impedanzen
der zwei Transistoren 56 und 58 bestimmt den Gate-
Spannungspegel des Transistors 62. Der Gate-Spannungs
pegel des Transistors 62 muß über der Schwellwertspan
nung liegen, aber niedriger als der Spannungspegel an der
Ausgangsklemme 40 sein, wenn diese "hoch" ist. Wenn der
Gate-Spannungspegel auf einen Schwellenpegel über dem
gewünschten Sicherungspegel eingestellt wird, wird z. B.
der Transistor 62 leitend, wenn die Ausgangsklemme 40
plötzlich zu logisch "niedrig" kurzgeschlossen wird. Der
leitende Transistor 62 führt die Gate-Steuerspannung von
dem ersten Ausgangstransistor 34 ab, wodurch die Impedanz
des letzteren Transistors zunimmt und der Kurzschluß
strom auf einem sicheren Wert gehalten wird.
Wenn der Kurzschluß beseitigt wird, kehren die
Transistoren 62 und 34 zu ihrem normalen Zustand zurück,
und die Ausgangsklemme 40 kehrt zu ihrem normalen "hohen"
Pegel zurück, ohne daß dabei Verlust an logischer Infor
mation auftritt.
Wenn die Busleitungssteuerstufe außer Betrieb
gesetzt wird, werden die Transistoren 18, 32, 42 und 60
leitend, wodurch die Transistoren 14, 20, 36, 44 und 56
ausgeschaltet werden und die Transistoren 24, 62, 34 und
38 sperren. Wenn die zwei Ausgangstransistoren 34 und 38
sperren, wird sich die Ausgangsklemme 40 in einem dritten
Zustand mit hoher Impedanz befinden und ist die Steuer
schaltung auf zweckmäßige Weise abgeschaltet oder außer
Betrieb gesetzt.
Die Schaltung mit dem Kondensator 30
und dem Transistor 28 ist ein RC-Zeitverzögerungskreis,
der verhindert, daß die Sicherungsschaltung während der
Übergangszeit zwischen Änderungen im logischen Eingangs
pegel wirksam wird. Die Zeitverzögerungsschaltung ver
schiebt das Umschalten der Sicherungsschaltungstransis
toren bis nach dem Auftreten des Umschaltens der Steuer
transistoren. Die Widerstand- und Kapazitätswerte der
Zeitverzögerungsschaltung werden gewöhnlich derart ge
wählt, daß eine Zeitkonstante von etwa 40 nsec erhalten
wird.
Fig. 3 zeigt eine Busleitungssteuervorrichtung
vom invertierenden Typ, die mit einer Sicherungsschaltung
nach der Erfindung versehen ist. Dieselben Einzelteile
wie in Fig. 2 finden Anwendung, aber die Schaltungsanord
nung ist etwas abgeändert. Das Eingangssignal wird dem
ersten Steuertransistor 20 statt dem Transistor 14 zuge
führt, damit eine Umkehrstufe entfallen kann. Außerdem
wird das Ausgangssignal des ersten Steuertransistors 22
zur Steuerung des Transistors 14 verwendet, der seiner
seits den Transistor 24 der Sicherungsschaltung ansteuert.
Da das Signal am Ausgang des ersten Steuertransistors 22
eine Umkehrstufe weniger durchlaufen hat und das Signal
am Eingang des Transistors 24 eine zusätzliche Umkehr
stufe durchlaufen hat, bleibt die Beziehung, die zwischen
den zwei Signalen an diesen Punkten in der nichtinvertie
renden Schaltung nach Fig. 2 bestand, auch in der inver
tierenden Schaltung nach Fig. 3 erhalten. Abgesehen von
den Änderungen infolge der obengenannten Abänderungen in
der Schaltung, ist die Wirkung der Schaltung nach Fig.
3 mit der nach Fig. 2 identisch und bedarf diese daher
keiner näheren Erläuterung.
Claims (2)
1. Busleitungssteuerschaltung mit einer Eingangsschaltung
zum Empfangen eines logischen Eingangssignals, mit einer
Ausgangsschaltung mit einem Gegentakttransistorenausgangspaar
zum Ansteuern einer Ausgangsbusleitung, mit Schaltungsmitteln,
die mindestens eine Umkehrstufe umfassen, welche zwischen der
Eingangsschaltung und der Ausgangsschaltung angeschlossen ist,
um das logische Eingangssignal von der Eingangsschaltung auf
die Ausgangsschaltung zu übertragen und ein Dreiwertlogik
ausgangssignal an der Ausgangsbusleitung zu erzeugen, und mit
einer Kurzschlußsicherungsschaltung, die mit der Ausgangs
busleitung gekoppelte Detektionsmittel zum Detektieren eines
Kurzschlußzustandes und Steuermittel enthält, die zwischen den
Detektionsmitteln und dem Gate-Anschluß jedes Transistors des
Ausgangspaares angeschlossen sind und die einen ersten und
zweiten Transistor enthalten, wobei der Drain-Source-Strompfad
des ersten bzw. des zweiten Transistors den Source-Anschluß und
den Gate-Anschluß des ersten bzw. des zweiten Transistors des
Ausgangspaares überbrückt,
dadurch gekennzeichnet, daß die Detektionsmittel eine Reihen
schaltung aus einem dritten und vierten Transistor (48, 50)
enthalten, die dem ersten zwischen der Busleitung und Masse
geschalteten Transistor (38) des Ausgangspaares parallel
geschaltet ist, daß der Verbindungspunkt des dritten und
vierten Transistors (48, 50) mit dem Gate-Anschluß des ersten
Transistors (38) verbunden ist, und daß dem dritten und vierten
Transistor (48, 50) ein vom logischen Eingangssignal abhängiges
Steuersignal zugeführt wird zur Begrenzung des Stromes, der
durch den ersten Transistor (38) des Ausgangspaares fließt,
welcher normalerweise leitend ist, wenn die Ausgangsbusleitung
von einem normalerweise niedrigen logischen Pegel zu einem
hohen logischen Pegel kurzgeschlossen wird.
2. Busleitungssteuerschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß eine
zwischen der Speisespannung und Masse angeordnete Reihen
schaltung aus einem fünften und sechsten Transistor (56, 58)
vorhanden ist, die in Abhängigkeit vom Eingangssignal beim logisch
hohen Ausgangspegel der Busleitungssteuerschaltung einen
Spannungsteiler bildet, dessen Ausgang mit dem Gate-Anschluß
des zweiten Transistors (62) verbunden ist zur Begrenzung des
Stromes, der durch den zweiten Transistor (62) fließt, der
normalerweise leitend ist, wenn die Ausgangsbusleitung von
einem normalerweise hohen logischen Pegel zu einem niedrigen
logischen Pegel kurzgeschlossen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/841,001 US4178620A (en) | 1977-10-11 | 1977-10-11 | Three state bus driver with protection circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2843924A1 DE2843924A1 (de) | 1979-04-12 |
DE2843924C2 true DE2843924C2 (de) | 1987-11-19 |
Family
ID=25283768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782843924 Granted DE2843924A1 (de) | 1977-10-11 | 1978-10-09 | Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4178620A (de) |
JP (1) | JPS5464938A (de) |
CA (1) | CA1126350A (de) |
DE (1) | DE2843924A1 (de) |
FR (1) | FR2406352A1 (de) |
GB (1) | GB2005935B (de) |
IT (1) | IT1159925B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE4947T1 (de) * | 1978-10-21 | 1983-10-15 | Ward & Goldstone Limited | Schaltkreis. |
US4558389A (en) * | 1980-01-14 | 1985-12-10 | Honeywell Inc. | Control logic safety monitoring circuit means |
US4419592A (en) * | 1980-07-21 | 1983-12-06 | International Business Machines Corporation | Bidirection data switch sequencing circuit |
JPS57166732A (en) * | 1981-04-06 | 1982-10-14 | Nec Corp | Semiconductor circuit |
JPS57166713A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Output circuit |
US4342065A (en) * | 1981-04-10 | 1982-07-27 | Tektronix, Inc. | Protection circuit for a data driver |
JPS57168527A (en) * | 1981-04-10 | 1982-10-16 | Nec Corp | Digital logic circuit |
DE3132257C2 (de) * | 1981-08-14 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Überlastungsschutzschaltung für einen Feldeffekttransistor |
JPS58116759A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 出力ドライバ回路 |
US4477741A (en) * | 1982-03-29 | 1984-10-16 | International Business Machines Corporation | Dynamic output impedance for 3-state drivers |
EP0107137B1 (de) * | 1982-10-12 | 1986-10-01 | Nissan Motor Co., Ltd. | Halbleiterschalter mit Überstromschutz |
EP0141819A4 (de) * | 1983-02-04 | 1986-06-05 | Motorola Inc | Vor kurzschluss geschützte pufferschaltung. |
US4612457A (en) * | 1983-06-27 | 1986-09-16 | Texas Instruments Incorporated | Current limiting output buffer for integrated circuit |
US4581551A (en) * | 1984-03-28 | 1986-04-08 | Motorola, Inc. | Input/output circuit for use with various voltages |
US5003467A (en) * | 1987-05-01 | 1991-03-26 | Digital Equipment Corporation | Node adapted for backplane bus with default control |
JPH01502625A (ja) * | 1987-05-01 | 1989-09-07 | ディジタル イクイプメント コーポレーション | バックプレーンバス用のノード |
US4941126A (en) * | 1987-07-24 | 1990-07-10 | Advanced Micro Devices, Inc. | Weak/strong bus driver |
NL8800236A (nl) * | 1988-02-01 | 1989-09-01 | Philips Nv | Logische schakeling met geschakelde "anti-stress"-transistor. |
JPH0531514U (ja) * | 1991-09-27 | 1993-04-27 | ヤンマー農機株式会社 | 側条施肥機付直播機の繰出量調節装置 |
US5256914A (en) * | 1991-10-03 | 1993-10-26 | National Semiconductor Corporation | Short circuit protection circuit and method for output buffers |
ATE135510T1 (de) * | 1992-09-18 | 1996-03-15 | Siemens Ag | Integrierte pufferschaltung |
ATE145501T1 (de) * | 1992-09-18 | 1996-12-15 | Siemens Ag | Integrierte pufferschaltung |
DE19526493B4 (de) * | 1995-07-20 | 2004-02-12 | Conti Temic Microelectronic Gmbh | Verfahren zur Steuerung eines Laststromkreises und Schaltungsanordnung zur Durchführung des Verfahrens |
US5973416A (en) * | 1995-07-20 | 1999-10-26 | Temic Telefunken Microelectronic Gmbh | Method for controlling a power supply switch and circuit arrangement for performing the control |
JP5411630B2 (ja) | 2009-09-03 | 2014-02-12 | ローム株式会社 | 負荷駆動装置 |
DE102017219551A1 (de) * | 2017-11-03 | 2019-05-09 | Continental Teves Ag & Co. Ohg | Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung |
CN114995565B (zh) * | 2022-05-17 | 2024-02-09 | 深圳南云微电子有限公司 | 一种短路保护方法、电路和总线驱动器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3749936A (en) * | 1971-08-19 | 1973-07-31 | Texas Instruments Inc | Fault protected output buffer |
US3974403A (en) * | 1972-06-30 | 1976-08-10 | Raytheon Company | Digital data transmission system |
JPS49109846A (de) * | 1973-02-22 | 1974-10-18 | ||
JPS513469A (ja) * | 1974-06-28 | 1976-01-12 | Hitachi Ltd | Toransufuaapuresurainniokeru kahensokurandamuntenshisutemu |
US3938008A (en) * | 1974-09-18 | 1976-02-10 | International Business Machines Corporation | Common bus driver complementary protect circuit |
US4037114A (en) * | 1975-10-23 | 1977-07-19 | Rca Corporation | Tri-state logic circuit |
-
1977
- 1977-10-11 US US05/841,001 patent/US4178620A/en not_active Expired - Lifetime
-
1978
- 1978-10-06 IT IT28540/78A patent/IT1159925B/it active
- 1978-10-09 JP JP12453078A patent/JPS5464938A/ja active Granted
- 1978-10-09 DE DE19782843924 patent/DE2843924A1/de active Granted
- 1978-10-11 FR FR7828996A patent/FR2406352A1/fr active Granted
- 1978-10-11 CA CA313,081A patent/CA1126350A/en not_active Expired
- 1978-10-11 GB GB7840097A patent/GB2005935B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2406352A1 (fr) | 1979-05-11 |
CA1126350A (en) | 1982-06-22 |
US4178620A (en) | 1979-12-11 |
IT7828540A0 (it) | 1978-10-06 |
DE2843924A1 (de) | 1979-04-12 |
GB2005935A (en) | 1979-04-25 |
FR2406352B1 (de) | 1984-06-29 |
JPS5464938A (en) | 1979-05-25 |
IT1159925B (it) | 1987-03-04 |
JPH0226411B2 (de) | 1990-06-11 |
GB2005935B (en) | 1982-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2843924C2 (de) | ||
EP0090255B1 (de) | Tristate-Treiberschaltung | |
DE3904901C2 (de) | ||
DE19525237A1 (de) | Pegelschieberschaltung | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE4114176A1 (de) | Pegelschieberschaltung | |
EP0176800A1 (de) | Verfahren und Vorrichtung zur Bestimmung des Schaltzustands eines Abschaltthyristors | |
EP0496018B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
EP0017802A1 (de) | Monolithisch integrierbarer Rechteckimpulsgenerator | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2840892A1 (de) | Pufferschaltung | |
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE3904910C2 (de) | ||
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE3238544C2 (de) | ||
DE4140302C2 (de) | Schaltung mit als Quelle oder Senke schaltbarem Ausgang | |
DE2929148A1 (de) | Flankengetriggertes flipflop | |
DE4305385A1 (de) | Näherungsschalter | |
EP0015364B1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE19547778C1 (de) | CMOS-Treiberschaltung | |
DE60014986T2 (de) | Tristate-Differenz-Ausgangsstufe | |
EP0363505A1 (de) | Verfahren und Schaltungsanordnung zum Erhöhen der Ausgangsimpedanz auf einen Vorgegebenen Wert beim Schalten eines in CMOS-Technologie aufgeführten integrierten Leistungsverstärkers | |
DE10331544B3 (de) | Verfahren zum Ansteuern eines Transistors | |
DE19913140C2 (de) | Elektrische integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H02H 7/20 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |