DE2422123A1

DE2422123A1 - Schaltverzoegerungsfreie bistabile schaltung

Info

Publication number: DE2422123A1
Application number: DE2422123A
Authority: DE
Inventors: William Man-Siew Chu; James Minda Lee; Gary Clair Luckett
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-06-29
Filing date: 1974-05-08
Publication date: 1975-01-30
Also published as: CA1017812A; FR2235534A1; JPS538633B2; FR2235534B1; JPS5024058A; US3846643A; IT1010163B; GB1466195A

Description

Böblingen, 19. April 1974 gg-fr

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: FI 972 126

Schaltverzögerungsfreie bistabile Schaltung

Die Erfindung betrifft eine schaltverzögerungsfreie bistabile Schaltung unter Verwendung einer Verriegelungsschaltung.

Bistabile Schaltungen, beispielsweise in Form von Flipflops, sind in großer Anzahl bekannt und finden verbreitete Anwendung. Dazu zählen auch die Verriegelungsschaltungen. Die Wirkungsr weise derartiger Schaltungen besteht im Prinzip darin, daß ' einem Eingang ein Setzsignal zugeführt wird, aufgrund dessen dann am Ausgang ein gleichphasiges oder gegenphasiges Ausgangssignal erzeugt wird. Dieses Ausgangssignal bleibt aufgrund der Rückkopplungs- oder Verriegelungsfunktion bestehen, auch wenn das Setzsignal inzwischen vom Eingang abgeschaltet ist. Das Ausgangssignal, d.h. also der Schaltzustand der Schaltung, bleibt also so lange erhalten, bis einem Rückstelleingang ein Rückstellsignal zugeführt wird. Bei den bekannten Schaltungen dieser Art gilt grundsätzlich, daß das Ausgangssignal gegenüber dem den Schaltvorgang auslösenden Eingangssignal zeitverzögert ist. Die Größe dieser Schaltverzögerung ergibt sich aus der Zeitdauer des Verriegelungs- bzw. Umschaltvorganges der Schaltung selbst. In Hochgeschwindigkeitsschaltungen dieser Art sind diese Zeitverzögerungen vielfach unerwünscht und nachteilig.

409885/1217

Es ist die der Erfindung zugrundeliegende Aufgabe, eine bistabile Schaltung oder Verriegelungsschaltung anzugeben, bei der eine Zeitverzögerung des Ausgangssignals gegenüber dem auslösenden Eingangssignal nicht auftritt.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß ein Eingangs-Ausgangskreis vorgesehen ist, der aufgrund eines Eingangssignals direkt ein Ausgangssignal liefert und daß mit dem Eingangs-Ausgangskreis die Verriegelungsschaltung gekoppelt ist, die aufgrund des Eingangssignals verriegelt und dadurch das Ausgangssignal aufrechterhält.

Vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltung sind in den Unteransprüchen niedergelegt.

Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:

Fig. 1 das Schaltbild eines bevorzugten Ausführungsbeispiels der Erfindung und

Fig. 2 die die Wirkungsweise des Ausführungsbeispiels

gemäß Fig. 1 wiedergebenden Impulsdiagramme.

Beim bevorzugten Ausführungsbeispiel gemäß Fig. 1 ist eine Betriebsspannungsquelle +V mit der Drain eines den Eingangskreis bildenden Feldeffekttransistors 1 verbunden. In der bekannten N-Kanal-Feldeffekttransistor-Technologie sind Betriebsspannungen in der Größenordnung von 8-10 Volt gebräuchlich. Selbstverständlich sind bei Verwendung von P-Kanal-Feldeffekttransistoren Betriebsspannungen entgegengesetzter Polarität erforderlich.

Der Eingang der erfindungsgemäßen Schaltung liegt am Gate des Transistors 1. Die Source des Transistors 1 ist über den gemeinsamen Verbindungspunkt A mit dem Gate eines den Ausgangs-

Fi 972 126 409885/1217

kreis bildenden Feldeffekttransistors 3 verbunden. Die Source des Transistors 3 ist geerdet, während die Drain mit dem Ausgang der erfindungsgemäßen Schaltung verbunden ist. Der Ausgang ist über einen Lastwiderstand R mit der Betriebsspannungsquelle +V verbunden. Dieser Lastwiderstand ist evtl. vorhandenen weiteren Transistoren am Ausgang gemeinsam. Beim betrachteten Ausführungsbeispiel sind zwei weitere Transistoren 3A und 3N am Ausgang vorgesehen.

Die Verriegelungsschaltung besteht aus den Feldeffekttransistoren 2, 4, 5, 6, 7 und 8 und ist an den Verbindungspunkt A angeschlossen. Der Verbindungspunkt A liegt im Signalweg zwischen dem Eingang und dem Ausgang der erfindungsgemäßen Schaltung, also zwischen dem Eingangskreis und dem Ausgangskreis. Der Verriegelungskreis ist außerdem an die Betriebsspannungsquelle +V und an eine zweite Potentialquelle, beispielsweise Masse, angeschlossen. An den Verbindungspunkt A ist die Drain des Transistors 2, das Gate des Transistors 4 und die Source des Transistors 8 angelegt. Das Gate des Transistors 2 ist mit einem Rückstelleingang R verbunden. Die Source der Transistoren 2, und 5 liegen an Masse. Die Transistoren 4 und 5 bilden die Flipflop-Transistoren und sind demzufolge jeweils zwischen Drain und Gate gekoppelt. Ein Feldeffekttransistor 8 ist mit seiner Drain-Source-Strecke seriell zwischen das Gate des Transistors 4 und die Drain des Transistors 5 eingeschaltet. Die Gate und Drain der Transistoren 6 und 7 sind jeweils an die Betriebsspannungsquelle +V gelegt und bilden die Lasttransistoren für die Flipflop-Transistoren 4 und 5. Das Gate des Transistors 8 ist entweder mit einer Impulsquelle S oder mit einer ein konstantes Potential +V liefernden Potentialquelle verbunden. Der Transistor 8 hat die Aufgabe, den Verbindungspunkt A vom gemeinsamen Kopplungspunkt der Transistoren 5 und zu trennen.

Im Betrieb liegt der Eingang normalerweise auf einem niedrigen Pegel, bei dem der Transistor 1 gesperrt ist, während an den

Fi 972 126 A 09885/1 2 1 7

Rückstelleingang R, wie in Fig. 2 angezeigt, ein positiver Impuls angelegt wird, der den Transistor 2 in den leitenden Zustand schaltet. Dadurch wird die Verriegelungsschaltung rückgestellt, außerdem wird der Verbindungspunkt"A auf den unteren Pegel gebracht, so daß der Transistor 3 gesperrt wird und am Ausgang der obere Pegel erscheint. Im rückgestellten Zustand ist der Transistor 4 gesperrt, so daß der Transistor 5 leitend werden kann. Zu diesem Zeitpunkt ist auch die Leitbedingung für den Transistor 8 erfüllt, er zieht jedoch keinen Strom, da sich sowohl Drain und Source auf tiefem Potential befinden.

In einem Ausführungsbeispiel, bei dem das Gate des Transistors 8 an eine Impulsquelle angeschlossen ist, wird der Transistor 8 gesperrt bevor das Eingangssignal erscheint. Wird am Eingang ein Eingangssignal angelegt, so wird der Transistor 1 leitend und bringt den Verbindungspunkt A auf den oberen Pegelwert. Dadurch wird der Transistor 3 leitend und zieht am Ausgang den Pegel nach unten.

Gleichzeitig und ohne Verzögerung mit dem Abfall des Pegelwertes am Ausgang wird der Transistor 4 leitend. Dadurch wird der Transistor 5 gesperrt, so daß sich der gemeinsame Knotenpunkt zwischen den Transistoren 7 und 5 über dem Transistor 7 auf den oberen Pegelwert aufladen kann. Zu diesem Zeitpunkt erscheint am Gate des Transistors 8 der höhere Pegel, so daß der am Kopplungspunkt zwischen den Transistoren 5 und 7 liegende Pegel an das Gate des Transistors 4 und an den Verbindungspunkt A gelegt wird. Auf diese Weise wird die Verriegelung vervollständigt. Verschwindet das Eingangssignal, d.h. erreicht der Eingang wieder einen unteren Pegelwert, so bleibt der Transistor 1 gesperrt, der Verbindungspunkt A bleibt auf dem unteren Pegelwert und der Ausgang hält den oberen Pegelwert bei, wie es durch die gestrichelten Linien in Fig. 2 angedeutet ist. Gleichzeitig bleibt der Transistor 4 gesperrt, so daß der Transistor 5 leitend bleiben kann. Wird der Transistor 8 durch einen Impuls der Impulsquelle S leitend, dann bleibt der

409885/1 21 7

FI 972 126

untere Pegelwert am Gate des Transistors 4 aufgrund des über die Transistoren 8 und 5 bestehenden leitenden Pfades nach Masse erhalten. Auf diese Weise wird der Pegel im Verbindungspunkt A auf dem unteren Wert verriegelt.

Wäre der Transistor 8 im Kreuzkopplungsweg des Flipflops nicht vorgesehen, würde bei Leitendwerden des Transistors 1 bei bereits leitendem Transistor 5 zusätzliche Leistung verbraucht, um den Verbindungspunkt A auf den oberen Pegelwert anzuheben, den Transistor 4 leitend zu machen und um schließlich den Transistor 5 zu sperren. Außerdem würde bei Fehlen des Transistors 8 das Aufladen des Verbindungspunktes A verlangsamt.

Der Transistor 8 muß also während des beschriebenen Schaltvorganges einen Pfad hohen Widerstandes bilden. Andererseits wird der Transistor 8 über die Impulsquelle S zu allen anderen Zeiten leitend gehalten, um den Verriegelungsablauf zu gewährleisten.

Läßt man in einem weiteren Ausführungsbeispiel zu, daß der Transistor 8 im leitenden Zustand einen relativ hohen Widerstand aufweist, so kann das Gate des Transistors ständig an die Spannungsquelle +V angeschlossen bleiben. Der relativ hohe Widerstand läßt einerseits zu, daß noch genügend Strom fließt, um die Verriegelung zu gewährleisten, ist aber andererseits ausreichend groß genug, um den Verbindungspunkt A von dem gemeinsamen Knotenpunkt zwischen den Transistoren 5 und 7 zu isolieren. Im Hinblick auf eine zufriedenstellende Wirkungsweise sollte der Transistor 8 einen Widerstand aufweisen, der mindestens um das Zehnfache höher ist als der durch den Transistor 1 gebildete Widerstand. Die restlichen Transistoren 1, 2, 3, 4 und 5 werden so betrieben, daß sie im Ein-Zustand relativ niederohmig sind.

FI 972 126 409885/1217

Claims

- 6 PATENTANSPRÜCHE

l.y Schaltverzogerungsfreie bistabile Schaltung unter Verwendung einer Verriegelungsschaltung, dadurch gekennzeichnet, daß ein Eingangs-Ausgangskreis vorgesehen ist, der aufgrund eines Eingangssignals direkt ein Ausgangssignal liefert, und daß mit dem Eingangs-Ausgangskreis die Verriegelungsschaltung gekoppelt ist, die aufgrund des Eingangssignals verriegelt und dadurch das Ausgangssignal aufrechterhält.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verriegelungsschaltung mit ihrem Ein- und Ausgang an den im Signalweg liegenden Verbindungspunkt zwischen Eingangs- und Ausgangskreis angeschlossen ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß an die Verriegelungsschaltung ein Rückstellkreis angeschlossen ist.
4. Schaltung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß der Eingangskreis aus einem Feldeffekttransistor besteht, dessen Gate den Eingang bildet, dessen eine Stromelektrode mit dem Verbindungspunkt verbunden ist und an dessen andere Stromelektrode die Betriebsspannung liegt.
5. Schaltung nach den Ansprüchen 2 bis 4, dadurch gekennzeichnet, daß der Ausgangskreis aus einem Feldeffekttransistor besteht, dessen Gate am Verbindungspunkt liegt, dessen eine Stromelektrode den Ausgang bildet und dessen Stromelektrode an eine Potentialquelle angeschlossen ist.
6. Schaltung nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß die Verriegelungsschaltung aus einem

409885/1 21 7

kreuzgekoppelten Feldeffekttransistor-Flipflop besteht, dessen einer Flipflop-Transistor mit seinem Gate an den Verbindungspunkt geführt ist, und daß in dem mit diesem Gate verbundenen Kopplungszweig des Flipflops ein Serienwiderstand eingeschaltet ist.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Serienwiderstand aus der Source-Drain-Strecke eines Feldeffekttransistors besteht, dessen Gate an eine geeignet gewählte Potentialquelle angeschlossen ist.
8. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Serienwiderstand aus der Source-Drain-Strecke eines Feldeffekttransistors besteht, dessen Gate an eine Impulsquelle angeschlossen ist.
9. Schaltung nach den Ansprüchen 3 bis 8, dadurch gekennzeichnet, daß der Rückstellkreis aus der Source-Drain-Strecke eines Feldeffekttransistors besteht, der den Lastwiderstand für den Transistor des Eingangskreises bildet und dessen Gate an eine Rückstellimpulsquelle angeschlossen ist.

Fi 972 126 409885/1217

Leerseite