DE3117222A1

DE3117222A1 - Komplexe logikschaltung

Info

Publication number: DE3117222A1
Application number: DE19813117222
Authority: DE
Inventors: Kazuo Fuchu Tokyo Koide
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-05-02
Filing date: 1981-04-30
Publication date: 1982-06-03
Also published as: JPS56156026A; GB2076245A; HK38685A; GB2076245B; MY8500846A; SG63384G; US4435654A

Description

Οι : / ί-

HITACHI, LTD., Tokyo, Japan

KOMPLEXE LOGIKSCHALTUNG

Die Erfindung betrifft eine komplexe Logikschaltung aus einer emittergekoppelten Logikschaltungsanordnung, kurz einer ECL-Schaltungsanordnung.

Eine ECL-Schaltung (häufig auch CML-Schaltung oder Strombetriebslogikschaltung) ist durch eine solche darstellbar, die aus einer Differenz-Transistorschaltung besteht ohne einer Emitterfolgerausgangsschaltung wie gemäß Fig. 1, oder einer,die aus einer Differenz-Transistorschaltung und einer Emitterfolgerausgangsschaltung besteht, wie gemäß Fig. 2. Die ECL-Schaltung ohne Emitterfolgerausgangsschaltung und die ECL-Schaltung mit Emitterfolgerausgangsschaltung sind beispielsweise erläutert in H.R. Camenzind, "CIRCUIT DESIGN FOR INTEGRATED ELECTRONICS", Addison-Wesley Co., 1968, S. 157-159.

Das Vorsehen der Emitterfolgerausgangsschaltung hat den Vorteil, daß eine erhöhte Ansteuerfähigkeit besteht, wobei eine wired-ODER-Verknüpfung gebildet werden kann, hat jedoch auch Nachteile, nämlich erhöhte Verzögerungszeit (im allgemeinen zwischen 0,2 bis 0,3 ns) aufgrund der Emitterfolgerschaltung, erhöhten

Leistungsverbrauch sowie erhöhte Anzahl von Elementen zur Bildung der Schaltung.

Wenn andererseits die Emitterfolgerausgangsschaltung nicht vorgesehen ist, arbeitet die Schaltung mit hoher Geschwindigkeit, wobei geringere elektrische Leistung verbraucht wird. Für relativ große Lasten mit einer großen Anzahl von Ausgangsfächerungen jedoch,kann die Schaltung nicht mit hohen Geschwindigkeiten arbeiten, da deren Ansteuerfähigkeit niedrig ist, wobei es außerdem schwierig wird, eine wired-ODER-Verknüpfung zu bilden.

Beim Entwurf von Steuer-Logikschaltungen (Zufalls-Logikschaltungen) aus Verknüpfungsschaltungen, logischen Rechenschaltungen, "Schieberegistern u.dgl. ist der Erfinder zur Verwendung von Merkmalen der erwähnten beiden Arten von ECL-Schaltungen gekommen bzw. der Verwendung der ECL-Schaltung irgendeiner der Bauarten abhängig von großer (schwerer) Last und kleiner (leichter) Last. Beispielsweise wird die ECL-Schaltung ohne Emitterfolgerausgangsschaltung gemäß Fig. 1 für Schaltungen zum Ansteuern relativ niedriger Lasten verwendet, derart, daß der Betrieb bei hohen Geschwindigkeiten unter Niederlastbedingungen durchgeführt werden kann, und wird die ECL-Schaltung mit Emitterfolgerausgangsschaltung gemäß Fig. 2 für Schaltungen zum Ansteuern relativ großer Lasten oder für Schaltungen verwendet, die wired-ODER-Verknüpfung erreichen.

Bei der ECL-Schaltung gemäß Fig. 1 ist jedoch eine Bezugsspannung V_n auf beispielsweise 0,3 V eingestellt, ist der hohe Pegel der Eingangsschaltung IN auf 0 V eingestellt und ist der niedrige Pegel der Eingangsspannung IN auf etwa -0,6 V eingestellt. Bei der ECL-Schaltung gemäß Fig. 2 ist andererseits die Bezugsspannung V_ß auf -1,1 V, ist der hohe Pegel der Eingangsspannung IN auf -0,8 V und ist der niedrige Pegel der Eingangsspannung IN auf etwa -1,4 V eingestellt. Wenn die Signale zwischen der ECL-Schaltung gemäß Fig. 1 und der ECL-Schaltung gemäß Fig. 2 abzugeben bzw. zu empfangen sind, wird es jedoch notwendig, eine Pegelumsetzerschaltung vorzusehen. Die Pegelumsetzerschaltung macht es jedoch schwierig, einen Hochgeschwindigkeitsbetrieb zu erreichen, den Schaltungsaufbau zu verein-

fachen oder den Verbrauch an elektrischer Leistung zu verringern. Weiter muß bei der Entwicklung der Logikschaltungen der Unterschied in den Signalpegeln berücksichtigt werden, d.h. die Pegelumsetzerschaltung macht den Entwurf konroliziert. Darüberhinaus ist es notwendig, zwei Schaltungen zum Erzeugen der jeweiligen Bezugsspannung V„ vorzusehen.

Aus vorstehendem ergibt sich, daß eine komplexe Logikschaltung_/ die aus der Kombination der ECL-Schaltung gemäß Fig. 1 und der ECL-Schaltung gemäß Fig. 2 aufgebaut ist, nicht so überragend gegenüber dem Fall ist, bei der eine komplexe Logikschaltung durch Verwendung alleine der ECL-Schaltung gemäß Fig. 1 oder alleine der ECL-Schaltung gemäß Fig. 2 in üblicher Weise gebildet ist.

Es ist Aufgabe der Erfindung, eine komplexe Logikschaltung anzugeben, die mit hoher Geschwindigkeit arbeitet,die niedrigen elektrischen Leistungsverbrauch besitzt und die die Vereinfachung des Schaltungsaufbaus ermöglicht.

Gemäß der komplexen Logikschaltung der Erfinduna wird die ECL-Schaltungbhne Emitterfolgerschaltung als Logikschaltung zum Ansteuern relativ niedriger Lasten verwendet und wird die ECL-Schaltung mit Emitterfolgerausgangsschaltung als Logikschaltung zum Ansteuern relativ großer Lasten oder als Logikschaltung verwendet, die die wired-ODER-Verknüpfung ausgangsseitig erreicht. Bei der ECL-Schaltung ohne Emitterfolgerausgangsschaltung ist eine Pegelschiebeeinrichtung zwischen einem Lastwiderstand davon und einem Anschluß einer vorgegebenen Spannung angeschlossen, derart, daß die Signalpegel zwischen der ECL-Schaltung ohne Emitterfolgerausgangsschaltung und der ECL-Schaltung mit Emitterfolgerausgangsschaltung in Übereinstimmung gebracht sind.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Fig. 1 und 2 Darstellungen von herkömmlichen ECL-Schaltungen,

Oil/

Fig. 3 den Aufbau eines Volladdierers, der einen Teil einer komplexen Logikschaltung gemäß einem Ausführungsbeispiels der Erfindung bildet,

Fig. 4 den Aufbau einer Signalverknüpfungsschaltung, die einen Teil der komplexen Logikschaltung gemäß einem Ausführungsbeispiel der Erfindung bildet,

Fig. 5 den Schaltungsaufbau entsprechend einem geeigneten Ausführungsbeispiel der Erfindung,

Fig. 6 den Schaltungsaufbau einer Verriegelungsschaltung, die einen Teil der komplexen Logikschaltung gemäß einem Ausführungsbeispiel der Erfindung bildet,

Fig. 7 den Schaltungsaufbau einer wired-ODER-Verknüpfung, die einen Teil der komplexen Logikschaltuna gemäß einem Ausführungsbeispiel der Erfindung bildet,

Fig. 8 ein Schaltbild eines anderen geeigneten Ausführungsbeispiels der Erfindung,

Fig. 9 den Schaltungsaufbau einer grundsätzlichen Schaltungsanordnung zur Bildung der komplexen Logikschaltung der Erfindung bei Bezugnahme auf eine monolithisch integrierte Halbleiterschaltung gemäß dem Master-Slice-Konzept,

Fig. 10 die Schaltungsanordnung, bei der der grundsätzliche Schaltungsaufbau gemäß Fig. 9 nicht mit der Emitterfolgerausgangsschaltung versehen ist.

Die Fig. 1 und 2 zeigen ECL-Schaltungen aus Transistoren Q₁, Q₂ in Differenzschaltung,einer Konstantstromquelle I_Q/ Kollektorwiderständen R₁, R„ ohne Emitterfolgerausgangsschaltung (Fig. 1) bzw. mit Emitterfolgerausgangsschaltung (Fig. 2) mit Emitterfolgerausgangstransistor Q. bzw. Q,- und zugehörigem Emitterwiderstand R₃ bzw. R₄. Die Wirkungsweise wurde bereits erläutert. Zum Schaltungsaufbau wird ausdrücklich Bezug auf die Fig. 1 bzw. Fig. 2 genommen.

Fig. 3 zeigt ein Schaltbild der Anwendung der Erfindung bei einem Volladdierer, der einen Teil der komplexen Logikschaltung bildet.

Volladdierer werden in großem Umfang zum Addieren von Binärzif-

ferri verwendet und bestehen aus einem Inverter IN₁ , dessen Eingangsanschluß mit einem zu addierenden Eingangssignal X versorgt ist, einem Inverter IN_?, dessen Eingangsanschluß mit einem zu addierenden Eingangssignal Y versorgt ist und einem Inverter IN^, dessen Eingangsanschluß mit einem Übertrags-Eingangssignal C₁ versorgt ist,und die die invertierten Signale X bzw. Y bzw. ^cT bilden. Der Volladdierer besteht aus NOR-Gliedern G₁ bis G₇, die mit den Eingangssignalen X, Y, C₁ und deren invertierten Signalen X, Y, und C₁ versorgt sind, einem ODER-Glied Gg, das mit den Ausgangssignalen der NOR-Glieder G₁ bis G₄ versorgt ist, und einem ODER-Glied G_g, das mit den Ausgangssignalen der NOR-Glieder G- bis G₇ versorgt ist.

Das Ausgangssignal S des ODER-Glieds G₈ ergibt sich aus folgender logischen Gleichung:

X + Y + C, + X + Y + C,

(D-

Weiter ergibt sich ein Übertrags-Ausgangssignal C₂ von dem ODER-Glied G_g gemäß der folgenden logischen Gleichung:

(2)

Der Volladdierer kann durch die ECL-Schaltungen gebildet sein. Bei diesem Ausführungsbeispiel werden die ECL-Schaltungen mit der Emitterfolgerausgangsschaltung als Inverter IN₁ bis INg mit vielen Ausgangsfächerungen verwendet und ECL-Schaltungen mit einer Pegelschiebeeinrichtung zwischen einem Kollektor-Lastwiderstand und einem Anschluß vorgegebener Spannung_/ die aus einer Differenz-Transistorschaltung gebildet sind, die nur einen Signalpegel besitzt, der in Übereinstimmung mit dem Signalpegel der ECL-Schaltungen ist, die die Emitterfolgerausgangsschaltung besitzen, werden als NOR-Schaltungen G₁ bis G₇ mit einer Ausgangsfächerung verwendet.

Dies wird weiter unten mit Bezug auf ein bevorzugtes Ausführungsbeispiel gemäß Fig. 5 erläutert.

Beispielsweise besteht der erwähnte Inverter IN₁ aus einer Differenz-Transistorschaltung, die aus einem Transistor Q₁₂/ ^^er basisseitig mit einem Schaltungsanschluß T. verbunden ist, einem Transistor Q₁₁, der basisseitig mit einem Schaltunganschluß T-. verbunden ist, einer Konstantstromversorgung I₀, die zwischen einem Schaltungsanschluß T₂ und den Emittern der Transistoren Q₁₁, Q₁₂' äie gemeinsam miteinander verbunden sind, angeschlossen ist_; und Lastwiderständen R₁₁, R₁₂ besteht, die zwischen den Kollektoren der Transistoren Q-I₁/ Q₁₂ ^un<^ einem Schaltungsanschluß T₁ angeschlossen sind_;und einer Emitterfolgerausgangsschaltung, die aus einem Transistor Q₁₃/ der basisseitig mit dem Kollektor des Transistors Q₁₁ und der kollektorseitig mit dem Schaltungsanschluß T₁ verbunden ist_/und einem Widerstand R₁-. besteht, der zwischen dem Emitter· des Transistors Q₁-. und dem Schaltungsanschluß T angeschlossen ist.

Eine Spannung mit 0 V ist an den Schaltungsanschluß T₁ .gelegt, eine Versorgungsspannung -V„_p (-5,2 V) negativer Polarität ist an den Schaltungsanschluß T₂ gelegt, eine Bezugsspannung V_ mit beispielsweise -1,3 V ist an den Schaltungsanschluß T₄ gelegt und ein Eingangssignal X ist an den Schaltungsanschluß T₃ gelegt.

Andererseits besteht das erwähnte NOR-Glied G₁ aus einem Transistor Q₁₇/ der basisseitig mit dem Schaltungsanschluß T₄ verbunden ist, einem Transistor Q₁₄/ der basisseitig mit dem Emitter des Transistors Q₁₃ verbunden ist, der als Ausgangsanschluß des Inverters IN₁ wirkt, Transistoren Q₁₅/ Q₁ et deren Basen mit den ähnlichen Ausgangsanschlüssen der anderen Inverter IN-, IN, verbunden sind, einer Konstantstromversorgungsschaltung I ' die zwischen dem Schaltungsanschluß T- und den Emittern der Transistoren Q₁₄ bis Q₁₇, die gemeinsam miteinander verbunden sind, angeschlossen ist, einem Kollektor-Lastwiderstand R₁₅* dessen eines Ende mit dem Kollektor des Transistors Q₁₇ verbunden ist,

7222

-9-

einem Kollektor-Lastwiderstand R₁₄* dessen eines Ende mit den Kollektoren der Transistoren Q.. bis Q₁₆/ die gemeinsam miteinander verbunden sind, angeschlossen ist, und einem Transistor (oder einer Diode) Q-_g, die in Diodenschaltung zwischen den anderen Enden der Widerstände R-I₄/ ^R1S' ^^e gemeinsam miteinander verbunden sind, und dem Schaltungsanschluß T. angeschlossen ist und die als Pegelschiebeeinrichtung wirkt. Die Ausgangssignale werden von den Kollektoren der Transistoren Q₁₄ bis Q.g erhalten, die gemeinsam miteinander verbunden sind.

Die anderen Inverter IN₂, IN₃ gemäß Fig. 3 sind in der gleichen Weise wie der Inverter IN₁ gemäß Fig. 5 aufgebaut und die anderen NOR-Glieder G₂ bis G₇ gemäß Fig. 3 sind ebenfalls in der gleichen Weise wie das NOR-Glied G₁ gemäß Fig. 5 aufgebaut.

Wenn lediglich eine einzige Ausgangsfächerung vorliegt, sind die ODER-Glieder Gg, G_g gemäß Fig. 9 in der gleichen Weise aufgebaut wie das Verknüpfungsglied G₁ gemäß Fig. 5. Da es sich jedoch um ODER-Glieder handelt, wird das Ausgangssignal S bzw. C₂ vom Kollektor eines Transistors erhalten, der basisseitig mit der Bezugsspannung V_R versorgt ist. Andererseits wird, wenn mehrere bzw. viele Ausgangsfächerungen vorliegen, die ECL-Schaltung mit der Emitterfolgerausgangsschaltung wie der Inverter IN₁ gemäß Fig. 5 verwendet. Da jedoch viele Eingangssignale vorliegen, sind eine entsprechende Anzahl an Eingangstransistoren parallel angeordnet. Da weiter das ODER-Glied verwendet wird, wird das Ausgangssignal S oder C₂ von der Emitterfolgerausgangsschaltung erhalten, an deren Basis der Kollektor des Transistors angeschlossen ist, der basisseitig mit der Bezugsspannung V_ß versorgt ist.

Bei dem NOR-Glied G₁ derSchaltung gemäß Fig. 5 wird eine Spannung (0 V) der positiven Selteneren Pegel verschoben wird, an die Kollektorwiderstände R₁ ., R₁₅ angelegt aufgrund einer Spannung V über Basis und Emitter des Transistors Q₁₈* Daher kann der hohe Pegel auf etwa -0,7 V eingestellt werden. Der Signalpegel zwischen den beiden Schaltungen kann nahezu gleich eingestellt werden durch Verwenden der Kollektorwiderstände R₁₄/

R₁ _ und der Konstantstromschaltung XJ derart, daß Widerstandswerte und Stromwerte vorliegen, die die gleichen sind, wie diejenigen der Kollektorwiderstände R-I₂' ^R13 ^{und der Konstantstrom}~ schaltung Iq des Inverters IN₁. Wie in Fig. 5 dargestellt, kann daher die Bezugsspannung V_ gemeinsam verwendet werden und können die Inverterschaltung IN₁ und das NOR-Glied, die durch die zwei ECL-Schaltungen unterschiedlicher Schaltungsbauart gebildet sind, direkt miteinander verbunden werden^ohne daß eine Pegelumsetzerschaltung vorgesehen werden muß.

Fig. 4 zeigt ein Schaltbild eines Ausführungsbeispiels, bei dem die Erfindung auf eine Signalverknüpfungsschaltung angewendet ist, die einen Teil der komplexen Logikschaltung bildet.

Diese Schaltung besteht aus ODER-Gliedern G₁₀ bis G₁₄, die mit Signalen A bis E über Eingangsanschlüsse auf einer Seite davon versorgt sind und aus einem Inverter IN₄, der mit einem Verknüpfungssteuersignal 0₁ über seinen Eingangsanschluß versorgt ist. Das Ausgangssignal des Inverters IN. wird gemeinsam an die Eingangsanschlüsse der anderen Seite der ODER-Glieder G₁₀ bis G₁₄ angelegt.

Wenn das Verknüpfungssteuersignal 0₁ den Pegel "0" besitzt, besitzt dessen invertiertes Ausganc^signal 0₁ den Pegel "1", wodurch die Ausgangssignale A¹ bis E¹ der ODER-Glieder G₁₀ bis G₁₄ den Pegel "1" einnehmen unabhängig von den Eingangssignalen A bis E, um so das Verknüpfungsglied zu schließen (durchζusehalten) . Wenn andererseits das Verknüpfungsschaltsignal 0₁ den Pegel "1" besitzt, nimmt dessen invertiertes Ausgangssignal 0.. den Pegel "0" ein und nehmen die Ausgangssignale A¹ bis E^r der ODER-Glieder G₁₀ bis G₁₄ die Pegel ein, die den Eingangssignalen A bis E entsprechen.

Wenn die einzelnen ODER-Glieder G - bis G₁₄ lediglich eine Ausgangs fächerung aufweisen, verwendet die Signalverknüpfungsschaltung als ODER-Glieder G₁₀ bis G . die ECL-Schaltungen, die eine Pegelschiebeeinrichtung zwischen dem Kollektorlastwiderstand und einem Anschluß vorgegebener Spannung besitzen, wie das in

der Verknüpfungsschaltung G₁ gemäß Fig. 5 dargestellt ist, besitzen jedoch keine Emitterfolgerausgangsschaltung. Weil andererseits der Inverter IN. eine große Anzahl von Ausgangsfächerungen besitzt, wird die ECL-Schaltung mit der Emitterfolgerausgangsschaltung verwendet, wie das bei dem Inverter IN- gemäß Fig. 5 dargestellt ist.

Fig. 6 zeigt den Schaltungsaufbau eines Ausführungsbeispiels, bei dem die Erfindung auf eine Verriegelungsschaltung (latch) angewendet ist, die einen Teil der komplexen Logikschaltung bildet.

Bei dieser Schaltungsanordnung wird ein Zeitsteuersignal ^ über einen Inverter IN₅ einem Clock- oder Takteingangsanschluß zugeführt, der gemeinsam mit den Flipflops FF₁ bis FF₄ verbunden ist,und sind Signale D₁ bis D₄, die synchron zu dem Signal 0₂, das durch die Inversion mittels des Inverters IN₅ erzeugt ist, den Flipflops FF₁ bis FF. zugeführt.

Auch bei der Schaltung dieses Ausführungsbeispiels verwendet der Inverter IN₅ die ECL-Schaltung mit der Emitterfolgerausgangsschaltung abhängig von der Anzahl der Ausgangsfächerungen und sind die Schaltungen, die die Flipflops FF₁ bis FF₄ mit einer einzigen Ausgangsfächerung bilden/durch die ECL-Schaltungen ohne die Emitterfolgerausgangsschaltung _t jedoch mit der Pegelschiebeeinrichtung gebildet, wie das weiter oben erläutert ist. Die Schaltungen mit zunehmender Anzahl von Ausgangsfächerungen sind durch die ECL-Schaltungen mit der Emitterfolgerausgangsschaltung gebildet.

Die vorstehende Erläuterung betraf den Fall, bei dem die beiden Arten der ECL-Schaltungen selektiv abhängig von der Anzahl der Ausgangsfächerungen verwendet sind. Gemäß Fig. 7 wird weiter, wenn durch direktes Verbinden der Ausgänge der NOR-Glieder G₁C bis G₁₇ die wired-ODER-Verknüpfung zu bilden , die ECL-Schaltung mit der Emitterfolgerausgangsschaltung verwendet unabhängig von der Anzahl der Ausgangsfächerungen. In diesem Fall sind die Emitter der Ausgangstransistoren der Emitterfolgerausgangs-

I I /

schaltungen, die die NOR-Glieder bilden, gemeinsam mit den gemeinsamen Lastwiderständen verbunden.

Fig. 8 zeigt ein Schaltbild eines anderen Ausführungsbeispiels der Erfindung. Die ECL-Schaltung gemäß Fig. 8 besitzt nicht die Emitterfolgerausgangsschaltung sondern die Pegelschiebeeinrichtung, die aus einem Widerstand R₃₄ besteht anstelle der Pegelschiebeeinrichtung aus einem Transistor Q₁₈ oder einer Diode wie gemäß Fig. 5.

Die Schaltung dieses Ausführungsbeispiels besteht nämlich aus einem Transistor Q₂₂/ <^^er basisseitig mit einem Schaltungsanschluß T₄ verbunden ist, einem Transistor Q₂I/ ^der basisseitig mit dem Schaltungsanschluß T, verbunden ist, einem Transistor Q₂₃, der kollektorseitig mit den Emittern der Transistoren Q₂-I' Q₂-, die gemeinsam miteinander verbunden sind, verbunden ist und der basisseitig mit dem Schaltungsanschluß T₇ verbunden ist, einem Widerstand R₂^/ der zwischen dem Emitter des Transistor Q₂₃ und dem Schaltungsanschluß T₂ angeschlossen ist, Kollektorlastwiderständen R₂I' ^R22' ^d^^{e mit den Kollektoren der} Transistoren Q₂₁* Q₂₂ verbunden sind und einem Pegelschiebewiderstand R₂₄, der zwischen dem Schaltungsanschluß T- und den anderen Enden der Kollektorlastwiderständen R₂₁/ ^R22' ^d"*"^e 5^emei^nsar!:i miteinander verbunden sind, angeschlossen ist.

Eine Spannung (O V) der positiven Seite ist an den Schaltungsanschluß T₁ angelegt und eine Spannung -V„_E mit beispielsweise -5,2 V der negativen Seite ist an den Schaltung<3anschluß T₂ angelegt. Eine Konstantspannung.V^₈ ist an den Schaltungsanschluß T_ angelegt und eine Konstantstromschaltung ist durch den Transistor Q₂₃und den Emitterwiderstand R₂₃ gebildet. Weiter ist eine Bezugsspannung V_ß an den Schaltungsanschluß T₄ angelegt, ist ein logisches Eingangssignal IN an den Schaltungsanschluß T₃ angelegt und wird ein invertiertes Ausgangssignal OUT vom Schaltungsanschluß T^ herausgeführt, der mit dem Kollektor des Transistors Q₃₁ verbunden ist, und wird ein nichtinvertiertes Ausgangssignal OUT vom Schaltungsanschluß T_g erhalten, der mit

dem Kollektor des Transistors Q„„ verbunden ist.

Ein Konstantstrom I_Q, der durch die Konstantstromschaltung er zeugt wird» ergibt sich gemäß folgender Gleichung:

¹O - ^(vcs - ₂₃

Folglich ergibt sich der Spannungsabfall V über den Pegelschiebe.- widerstand R₃₄ gemäß:

V = I R . = (V 0 24 CS

Hier bleiben die Spannung V_n„ und die Spannung V_„_o über Basis und Emitter des Transistors Q₂₃ konstant.Folglich ist die Spannung V durch das Verhältnis des Widerstands R₂₄ zum Widerstand R₂-, bestimmt. Selbst wenn die Schaltung dieses Ausführungsbeispiels durch eine monolithisch integrierte Halbleiterschaltung gebildet ist, kann das Widerstandsverhältnis in der monolithisch integrierten Halbleiterschaltung genau eingestellt werden. Folglich kann die Pegelschiebeeinrichtung unter Bezugnahme auf die Widerstände eingestellt werden. Weiter kann durch Einstellen der Spannung V derart, daß sie gleich der Spannung V₀-, über Basis und Emitter des Transistors ist, der Signalpegel in Übereinstimmung mit demjenigen der ECL-Schaltung gebracht werden, die Emitterfolgerausgangsschaltung besitzt.

Fig. 9 zeigt einen grundsätzlichen Schaltungsaufbau, wenn die komplexe Logikschaltung in Form einer monolithisch integrierten Halbleiterschaltung aufgebaut ist, auf der Grundlage des Master-Slice-Konzepts gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die ECL-Schaltung mit der Emitterfolgerschaltung ist nämlich mit Transistoren Q₃₁ bis Q₃₆ r Widerständen R₃- bis R₃₄ und einer Konstantstromschaltung I_ß versehen. Wenn die ECL-&chaltung mit der Emitterfolgerausgangsschaltung zu bilden ist, werden Verdrahtungen bzw. Verbindungen gebildet, wie sie durch die Strichlinien in Fig. dargestellt sind. Wenn die ECL-Schaltung ohne die Emitterfolgerausgangsschaltung zu bilden ist, werden die Verbindungen bzw. Verdrahtungen so ausgeführt, wie sie durch

V^ I I /

die Vollinien in Fig. 10 dargestellt shd, wobei die ECL-Schaltung aus der Konstantstromquelle I_Q/ Transistoren Q₃₁ bis Q₃₄ und den Widerständen R₃₁/ R₃₂ besteht. Weiter ist der Transistor Q₃₆, der zum Bilden der Emitterfolgerausgangsschaltung ausgebildet worden ist, in Dioden-Schaltung zwischen den Widerständen R₃₁, R₃₂ und dem Schaltunganschluß T₁ angeschlossen, der die Spannung zuführt.

Wenn ein Widerstand als Pegelschiebeeinrichtung zu verwenden ist, kann der Emitterwiderstand R34/ der die Emitterfolgerausgangsschaltung bildet, verwendet werden.

In diesem Fall ist es notwendig, den Widerstandswert des Widerstands R₃₄ zuvor so einzustellen, daß das erwähnte Widerstandsverhältnis erhalten wird abhängig von der Konstantspannung V der Konstantstromschaltung.

Gemäß der Schaltungsanordnung des vorstehenden Ausführungsbeispiels wird das angestrebte Ziel wegen der folgenden Gründe erreicht.

Beim Aufbau bzw. Bilden der komplexen Logikschaltung wird die ECL-Schaltung .mit relativ leichten Lasten durch eine solche gebildet, die keine Emitterfolgerausgangsschaltung besitzt, und wird der Signalpegel mittels der Pegelschiebeeinrichtung in Übereinstimmung mit demjenigen der ECL-Schaltung gebracht, die die Emitterfolgerausgangsschaltung besitzt, derart, daß die Signale direkt abgegeben und empfangen werden können. Folglich zeichnet sich die komplexe LogikschaTtung der Erfindung durch Hochgeschwindigkeitsbetrieb aufgrund der ECL-Schaltung ohne Emitterfolgerausgangsschaltung unter der Bedingung leichter Last aus. Weiter kann aufgrund der Verwendung der ECL-Schaltung ohne Emitterfolgerausgangsschaltung die Anzahl der die Schaltung bildenden Elemente verringert werden und kann ebenso der Verbrauch an elektrischem Strom verringert werden. Wennjweiter die komplexe Logikschaltung in Form einer monolithisch integrierten Halbleiterschaltung auszubilden ist, kann der Integrationsgrad aufgrund der Verringerung der Anzahl der Elemente erhöht werden. Insbesondere bei Verwen-

dung des Master-Slice-Konzepts können die ECL-Schaltungen der beiden verschiedenen Bauarten selektiv auf der Grundlage des gleichen grundsätzlichen Schaltungsaufhaus erhalten werden.

Die Erfindung ist dabei nicht auf die erwähnten Ausführungsbeispiele allein beschränkt. Die Signalpegel und die Spannungen können auf etwas unterschiedliche Werte eingestellt werden. Weiter kann zum Verringern des Verbrauchs an elektrischer Leistung der Emitterfolgerausgangsschaltung ein Anschluß vorgesehen sein, um eine Spannung anzulegen, die niedriger als der niedrige Pegel ist, oder eine Spannung von -2 V anzulegen, wobei die Lastwiderstände der Emitterfolgerausgangsschaltung daran angeschlossen sein können.

Weiter wird die ECL-Schaltung mit der Emitterfolgerausgangsschaltung am besten nicht nur dann verwendet, wenn viele Ausgangsfächerungen vorliegen und die wired-ODER-Verknüpfung durchzuführen ist, sondern auch dann, wenn die Ausgangsverdrahtung bzw. Ausgangsschaltung große Kapazität besitzt, obwohl die Anzahl der Ausgangsfächerungen lediglich Eins beträgt.

Daher wird bestimmt, ob die ECL-Schaltung mit der Emitterfolgerausgangsschaltung verwendet werden soll oder nicht abhängig davon, ob die Last, die von der ECL-Schaltung ohne der Emitterfolgerausgangsschaltung getragen bzw. ausgehalten werden muß, eine Signalverzögerungszeit verursacht, die größer wird als die Verzögerungszeit der Emiiterfolgerausgangsschaltung.

Weiter können die Differenz-Transistorschaltungen, die die ECL-Schaltung mit der Emitterfolgerausgangsschaltung und die ECL-Schaltung ohne der Emitterfolgerausgangsschaltung bilden, Kollektorlastwiderstände und Konstantstromversorgungen aufweisen, die innerhalb solcher Bereiche unterschiedliche Werte besitzen, daß die Signalpegel der beiden Schaltungen in Übereinstimmung miteinander sind.

Selbstverständlich sind noch andere Ausführungsformen möglich.

Leerseite

Claims

ANSPRÜCHE

Komplexe Logikschaltung,
dadurch gekennzeichnet,

daß eine erste ECL-Schaltung (G..) (emittergekoppelte Logikschaltung) ohne Emitterfolgerausgangsschaltung vorgesehen ist,

daß eine zweite ECL-Schaltung (IN₁) mit Emitterfolgerausgangsschaltung vorgesehen ist,

daß eine Pegelschiebeeinrichtung (Q₁₈? ^R?4' ^36^ zwischen einem Lastwiderstand (R₁₄/ R₁₅; R₂I' ^R22' ^R31^{f R}32^ ^der ersten ECL-Schaltung (G₁) und einem Punkt des Betriebspotentials vorgesehen ist und
daß der Spannungsabfall über der Pegelschiebeeinrichtung

(Q₁Q, R₂4' Qtr) ^auf ^^m wesentlichen gleich einer Spannung über Basis und Emitter des Emitterfolgerausgangstransistors (Q₁-) der Emitterfolgerausgangsschaltung der zweiten ECL-Schaltung (IN₁) eingestellt ist.
2. Komplexe Logikschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die erste ECL-Schaltung und die zweite ECL-Schaltung in einer monolithisch integrierten Halbleiterschaltung ausgebildet sind (Fig. 9, 10).
3. Komplexe Logikschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß ein Teil und andere Teile einer Gruppe von grundsätzlichen

680-(16665-M878)Mesf

Schaltungsanordnungen, die zuvor in der monolithisch integrierten Halbleiterschaltung gebildet sind, selektiv in der Anordnung der ersten ECL-Schaltung und in der Anordnung der zweiten ECL-Schaltung mittels der Anschlußtechnik aufgrund des Master-Slice-Konzepts angeschlossen sind.