DE2518861B2 - Nichtsättigende Logikschaltung - Google Patents
Nichtsättigende LogikschaltungInfo
- Publication number
- DE2518861B2 DE2518861B2 DE2518861A DE2518861A DE2518861B2 DE 2518861 B2 DE2518861 B2 DE 2518861B2 DE 2518861 A DE2518861 A DE 2518861A DE 2518861 A DE2518861 A DE 2518861A DE 2518861 B2 DE2518861 B2 DE 2518861B2
- Authority
- DE
- Germany
- Prior art keywords
- input
- logic
- transistors
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
In dieser Emitterpunkt-Anordnung ist der gesamte Ausgangsstrom eines Emitterpunkt-Logikblocks ein
verhältnismäßig fester Wert Wenn sich somit nur ein Emitterfolger des Logikblocks im durchlässigen bzw.
eingeschalteten Zustand befindet, wird der gesamte r,
Ausgangsstrom im wesentlichen über einen Emitterfolger geliefert. Wenn ein zweiter oder zusätzlicher
Emitterfolger eingeschaltet wird, während der erste Emitterfolger ebenfalls eingeschaltet ist, dann wird
weniger Strom über den anfänglich eingeschalteten in Emitterfolger angefordert oder geliefert, da die übrigen
eingeschalteten Emitterfolger ihren anteiligen Strom beitragen. Diese Stromübergänge erzeugen eine negative
Spitze bzw. einen negativen Spitzimpuls, welcher dem Signal mit dem hohen Pegel zugeordnet ist. ι ■>
Dadurch werden wiederum die Rauschtoleranzpegel des gesamten Logikblocks vermindert.
Darüber hinaus schafft die Verwendung eines Klemmtransistors bei der Kollektorpunktschaltung
zusätzliche Temperaturkompensationsprobleme, da der Emitter des Emitterfolger-Ausgangstransistors von
zwei Basis-Emitter-Spannungsabfällen beaufschlagt bleibt, d. h, er sich einmal dem Basis-Emitter-Abfall
eines Klemmtransistors und darüber hinaus demjenigen des Emitterfolger Ausgangstransistors ausgesetzt Da
die Temperaturkompensationstoleranzen von der Anzahl der einzelnen Basis-Emitter-Spannungsabfälle
abhängen, ist ersichtlich, daß der zusätzliche Basis-Emitter-Spannungsabfall
des Klemmtransistors die gesamte erzeugte Ausgangsspannung gegen Temperaturverän- jo
derungen empfindlicher werden läßt.
Weiterhin ist aus der US-PS 35 35 546 eine Logikschaltung
bekannt, die ebenso unter den Nachteilen von Pegelübergängen und Obergangsspitzen leidet wie die
entsprechende Anordnung der US-PS 32 59 761. Es sind η
auch die dort gezeigten Dioden keine echten Last-Dioden, da jede nur parallel zu einem Lastwiderstand
angeordnet ist. Deshalb werden diese Dioden dort nicht wirksam, bevor der durch den jeweiligen Lastwiderstand
fließende Strom einen Spannungsabfall in der Größenordnung einer Basis-Emitter-Spannung hervorruft
Diese Dioden sind vorwiegend als Begrenzungsdioden wirksam, nicht jedoch als Last-Dioden.
Die US-PS 35 10 791 zeigt eine emittergekoppelte Schaltung, die zur Kompensation von Pegelverschiebungen
zwischen einer Eingangsspwpnung und einer
Ausgangsspannung einen als Diode geschalteten Transistor benutzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Logikschaltung der eingangs näher genannten Art zu
schaffen, welche bei besonders hoher Arbeitsgeschwindigkeit in jiner emittergekoppelten Schaltungsanordnung
das Auftreten von Pegelverschiebungen und Übergangsspitzen in den Ausgangssignalen vermeiden
kann.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß durch einen ersten Knoten der mit den Kollektoranschlüssen
aller Bezugsspannungs-Schalttransistoren der Eingangsgatter gekoppelt ist und auch mit dem
Eingangs-Schalttransistor des Ausgangsgatters verbunden ist; eine erste Lastdiode, welche stromgespeist
zwischen eine Bezugsspannungsquelle und den ersten Knoten geschaltet ist, zum Aufbau eines logischen
Signalpegcl-Ausschlages an dem Eingangs-Schalttransistor des Ausgangsgatters in Beantwortung des AnIe- '*>
gens von logischen Eingangssignalen an die Eingangsgatter; weitere Lastdk den, welche zwischen den
versorgungsseitigen Anschluß der ersten Lastdiode und den Kollektoranschluß der logischen Schalttransistoren
der Eingangsgatter geschaltet sind; wobei das Ausgangsgatter auf den logischen Signalpegel-Ausschlag an
dem ersten Knoten und auf die selektive Betätigung der separat betätigbaren Transistoren anspricht, um ein
logisches Ausgangssignal zu erzeugen.
Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben
sich aus den Unteransprüchen.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß durch das Betreiben des Ausgangsgatters
durch die Eingangsgatter in einer Push-Puü-Schaltung
eine besonders geringe Fortlaufverzögerung des Ausgangsgatters herbeigeführt wird. Weiterhin sind bei
der erfindungsgemäßen Schaltung die zum Treiben der Schaltelemente in dem Ausgangsgatter verwendeten
Signalübergänge durch die Anordnung der Diodenlasten von erheblich geringerer Größe als diejenigen,
welche an den Eingangsklemmen der Eingangsgatter empfangen werden, so daß dadurch :'Je Fortschaltverzögerang
des Ausgangsgatters zusätzlich reduziert wird. Auf diese Weise wird beim Erfindungsgegenstand
eine besonders hohe Arbeitsgeschwindigkeit gewährleistet
Die Erfindung wird nachfolgend beispielsweise anhand: der Zeichnung beschrieben; in dieser zeigt
F i g. 1 ein schematisches Blockdiagramm, welches die
funktionale und die logische Anordnung gemäß der Erfindung veranschaulicht
Fig.2 ein spezielles Schaltschema, welches die einzelnen Bauelemente darstellt, die dem Blockdiagramm
gemäß F i g. 1 zugeordnet sind und
Fig.3 Wellenformen, welche an verschiedenen Punkten in der Schaltung gemäß F i g. 2 erzeugt werden,
und zwar zur Erläuterung der Arbeitsweise.
In den F i g. 1 und 2 ist eine logische Schaltung gemäß der Erfindung mit zwei Eingangsgattern dargestellt. In
der vorliegenden Beschreibung wird p.nstait des
Ausdrucks »logisches Verknüpfungsglied« wegen der Kürze der Ausdruck »Gatter« bevorzugt Ein oberes
Ein-jangsgatter 10 spricht auf die logischen Signale A
und B an, um ein In-Phase-befindliches logisches Signal
an der Ausgangsleitung 12 und ein außer Phase befindliches logisches Signal an der Ausgangsieitung 14
zu erzeugen. In ähnlicher Weise spricht das Eingangsgatter 16 auf logische Eingangssignale C und D an, um
ein außer Phase befindliches Signal auf der Ausgangsleitung 18 und ein in Phase befindliches Signal auf der
Ausgangsleitung 20 zu erzeugen. Ein Ausgangsgatter 22 ist mit seinen Eingangsklemmen an die Leitungen 14
und 18 angeschlossen. Ein zusätzliches Steuersignal
oder logisches Signal wird dem Ausgangsgatter 22 über eine leitung 24 zugeführt, welche an den Knoten 26
angeschlossen ist und eine Kollektorpunktverbindung zwischen den Leitungen 12 und 20 darstellt.
In ihrer logischen Funktion stellen die Eingangsgatter
10 und 16 NOR/ODER-Gatter dar, während das Ausgangsgatter 22 als ein NAND-Gatter angesehen
werden kann, wob J diesem Gatter über die Eingangsleitung 24 ein Aktivierungs- oder Steuersignal zugeführt
wird, um eine logische Funktion in vorgegebener Weise an der Ausgangsklemme 28 zu erzeugen.
Die F i g. 2 stellt ein spezielles Schaltschema für das Funktionsdiagramm gemäß F i g. 1 dar, und gleiche
Bezugszeichen werten fül gleiche Bauelemente verwendet.
Das Paar der Eingangsgatier 10 und 16 ist an die angegebenen Spannungen angeschlossen, und in der
bevorzugten Ausführungsform haben diese Spannungen
folgende Werte:
V(( — Erdpotential
V1, = -5,2VoIt
V„„ = -1,3VoIt
V(v = -3,5VoIt
Die Spannungsversorgungseinrichtung Vi( in Kombination
mit dem Widerstand 30 arbeitet als eine verhältnismäßig konstante Stromquelle zur Lieferung
ehes Stroms von etwa sechs Milliampere, wenn die Eingänge lief liegen, und dieser Strom wird an eine
Diodenlast 32 geliefert, die mit ihrer Anode an den unteren Teil des Widerstands 30 angeschlossen ist und
mit ihrer Kathode mit jedem der Ringangsgattcr am Knoten 34 verbunden ist. Der andere Teil der Last.
welches an den Widerstand 30 angeschlossen ist, wird durch eine Mehrzahl von einzelnen Dioden 36 und 38
gebildet, welche jedem Eingangsgatter zugeordnet sind. Uie logischen Eingangssignal A und B werden den
Basisklemmen eines Paars von Eingangsschalttransistorcn 40 und 42 zugeführt, deren Kollektoren gemeinsam
mit dem Knoten 44 und deren Emitter gemeinsam mit dem Knoten 45 verbunden sind. Weiterhin ist mit jedem
der Eingangsgatter ein Bezugstransistor 46 verbunden, dessen Basis mit einer Konstantbezugsspannungsversorgung
Vhh verbunden ist, dessen Kollektor mit dem Knoten 34 verbunden ist und dessen Emitter mit dem
Knoten 45 verbunden ist. Eine Stromquelle wird durch den Transistor 47 gebildet, dessen Basis mit der
negativen Versorgung V'f\ verbunden ist, dessen
Kollektor mit dem Knoten 45 verbunden ist und dessen Emitter mit der Spannungs.versorgungsquelle Vtf über
den Widerstand 48 verbunden ist.
Das Eingangsgatter 16 ist im wesentlichen mit dem Gatter 12 identisch und derart ausgebildet, daß es
logische Eingangssignale Cund Dan seinen jeweiligen
logischen Eingangsschalttransistoren empfängt. Die Bauelemente 49,50,51,52 und 53 entsprechen jeweils in
Bauelementen 40, 42, 46, 47 bzw. 48 Der Kollektor des
Bezugsschalttransistors 51 ist mit der Kathode der Diode 32 über eine Leitung 54 am Knoten 34 verbunden.
Wenn zusätzliche Eingangsgatter in dem Gesamtlogikblock verwendet werden, sind natürlich die Bezugsschalttransistoren,
welche jedem Eingangsgatter zugeordnet sind, in ähnlicher Weise mit dem Knoten 34
verbunden.
Das Ausgangsgatter 22 weist ein Paar von Lastwiderständen
60 und 62 auf. welche mit der Versorgung V(C verbunden sind. Die Eingangsleitung zu dem Ausgangsgatter
16 wird durch eine Leitung 64 gebildet, welche mit dem Knoten 34 verbunden ist. Wiederum bildet der
Knoten 34 einen Kollektorpunkt oder eine direkte Verbindung zwischen den jeweiligen Kollektorklemmen
der Konstantbezugsschalttransistoren, welche den
Eingangsgatterri zugeordnet sind. Dieses Kollektorpunktsignal
wird einem Eiingangsbezugsschalttransistors 70 zugeführt, dessen Kollektor mit der unteren
Klemme des Widerstandes 60 verbunden ist. Außer Phase befindliche Signale v/erden von den jeweiligen
Eingangsgattern am Knoten 44 erzeugt, welcher dem oberen Eingangsgatter 10 zugeordnet ist, und am
Knoten 71. welcher dem unteren Eingangsgatter 16 zugeordnet ist, und sie werden jeweils über eine Leitung
72 bzw. 74 den Basisklemmen der Ausgangsgatterschalttransistoren
76 und 7il zugeführt. Die Kollektorklemmen
der Transistoren 76 und 78 sind mit einem gemeinsamen Knoten 80 am unteren Teil des Widerstandes
62 verbunden. Die Emitter der Transistoren 70, 76 und 78 sind an einem gemeinsamen Knoten 82 mit
einer Stromquelle verbunden, welche durch einen Transistor 84. einen Widerstand 86 und die Spannungsversorgung
Vc λ und Vi /gebildet ist. Das Ausgangssignal
> für die Schaltung wird an einen Emitterfolger-Ausgangstransistor
90 geliefert, dessen Basis-Kollektor-Klemmen parallel zum Widerstand 62 liegen und dessen
Emitter an die Ausgangsklemme 92 angeschlossen ist.
Die Arbeitsweise der erfindungsgemäßen Anordnung
Die Arbeitsweise der erfindungsgemäßen Anordnung
in wird anhand der F i g. 2 und 3 erläutert. Zur Vereinfachung
wird angenommen, daß die logischen .Signale Ii und D während der Funktionsbeschreibung tief bleiben.
In der bevorzugten Ausführungsform wird der hoch gelegte Zustand durch etwa 0,875 Volt dargestellt und
π der tief gelegte Zustand wird durch etwa - 1.75 Volt
darges'cllt. Im Zeitpunkt 11 liegen sowohl das
Eingangssignal A als auch das Eingangssignal C auf einem verhältnismäßig tiefen Pegel, und somit sind alle
logischen Eingangsschaltlransistoren. welche mit den
2n logischen Signalen A, B, C und D beaufschlagi werden,
abgeschaltet. Somit sind die Bezugsschalttransistoren 46 und 51, welche den logischen Eingangsgattern zugeordnet
sind, eingeschaltet. Wenn beide Transistoren 46 und 51 eingeschaltet sind, dann fließen die sechs Milliampere
.') durch den Widerstand 30, und sie werden durch die zwei
Eingangsgatter gleichmäßig aufgeteilt, d. h.. drei Milliampere pro Gatter, und demgemäß ist der Knoten 34
tief gelegt, wobei beide Kollektorklemmen der Transistoren 46 und 51 sich auf einem verhältnismäßig tiefen
in Pegel befinden. In ähnlicher Weise befinden sich dann,
wenn die Eingangsschalttransistoren gesperrt sind, die Knoten 44 und 71 auf einem verhältnismäßig hohen
Pegel, und somit sind die Transistoren 76 und 78 eingeschaltet, und zwar aufgrund der Zuführung dieser
iri hohen Pegel auf den Leitungen 72 bzw. 74. Somit
befindet sich der Knoten 80 auf einem verhältnismäßig tiefen Pegel, und dieser tiefe Pegel wird der
Ausgangsklemme 92 über den Emitterfolger-Transistor 90 zugeführt.
-tu Zum Zeitpunkt /2 wird das logische Signal A auf
einen hohen Pegel geschaltet, und die logischen Signale B. C und D bleiben auf einem tiefen Pegel, und somit
wird der Transistor 40 eingeschaltet, und die Transistoren 49 und 50 bleiben abgeschaltet bzw. gesperrt. Der
1' Knoten 44 geht auf einen tiefen Pegel, und der Knoten
71 bleibt auf einem hohen Pegel. Wenn der Transistor 40 durchlässig ist, wird der Transistor 46 gesperrt, so daß
ein Strom von drei Milliampere durch die Diode 36 fließt. Da der Transistor 51 noch eingeschaltet bzw.
^i durchlässig ist, fließen weiterhin durch die Last oder ~\ie
Diode 32 drei Milliampere, und der Knoten 34 bleibt tief. Wenn der Strom durch die Diode 32 von sechs
Milliampere auf drei Milliampere vermindert wird, tritt ein geringer Spannungsanstieg von etwa 30 Millivolt am
v> Knoten 34 auf, wie es durch die kleine Spannungsstufe
im Zeitpunkt f 2 veranschaulicht ist der Knoten bleibt jedoch noch auf einem verhältnismäßig tiefen Pegel, von
einem logischen Standpunkt aus gesehen. Somit sind die Transistoren 70 und 76 gesperrt während der Transistor
m> 78 aufgrund des hochgelegten Signals, welches über die
Leitung 74 zugeführt wird, eingeschaltet bzw. durchlässig ist. Folglich verursacht der Stromfluß durch den
Transistor 78 einen Spannungsabfall am Widerstand 62 und läßt die Ausgangsklemme 92 auf einem tiefen Pegel.
f* Im Zeitpunkt .'3 bleibt das logische Signa! A hoch,
und das logische Signai Cwird ebenfalls hochgelegt. Die Signale Sund Dkönnen entweder hoch oder tief liegen,
und es werden dieselben Ergebnisse erreicht, und der
Knuten 44 bleibt tief, da der Transistor 40 noch eingeschaltet bzw. durchlässig ist.
In ähnlicher Weise wird der Knoten 71 im Zeitpunkt f.3 tief gelegt, da der Transistor 49 eingeschaltet wird
und der Transistor 51 gesperrt wird. Wenn beide Transistoren 46 und 51 gesperrt bzw. abgeschaltet «.incl.
so fließt nur ein Basisstrom durch die Diodenlast 32, und de', alb wird der Knoten 34 hoch gelegt, wodurch der
Transistor 70 durchlassig wird. Die tiefen Pegel an den
Knoten 44 und 71 halten die Transistoren 76 und 78 gesperrt, und somit wird der Stromfluß durch den
Widerstand W) anstatt durch den Widerstand 62 geschaltet. Wenn kein Strom durch den Widerstand 62
fließt, so gibt es keinen Spannungsabfall, nur einen
vernachlässigbaren, durch die Basis hervorgerufenen Spannungsabfall, und somit wird der Emitter des
Transistors 90 im wesentlichen auf Erdpotential gelegt, st) daß die Ausgangsklemme hoch gelegt wird.
Es ist zu bemerken, daß beim Betrieb dieser Schaltung
ein konstanter Strom von sechs Milliampere in der bevorzugten Ausführungsform stets durch den Widerstand
30 fließt, welcher den Knoten 34 auf einem verhältnismäßig niedrigen Pegel hält, um eine Sättigung
des Transistors 70 /u vermeiden, so daß eine hohe Schallgeschwindigkeit gewährleistet ist.
Gemäß der obigen Beschreibung weist die Schaltung nur zwei Eingangsgatter auf. Es sei jedoch darauf
hingewiesen, daß zusätzliche Fingangsgatter leicht verwendet werden können, um entsprechenden logischen
Erfordernissen Rechnung zu tragen.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Nichtsättigende Logikschaltung mit mehreren Eingangsgattern in Stromübernahme-Schaltung, de- ϊ
ren jedes wenigstens einen logischen Schalttransistor und einen von untereinander verbundenen
Bezugsspannungs-Schalttransistoren umfaßt; mit einem Ausgangsgatter in Stromübernahme-Schaltung·,
welches einen Eingangs-Schalttransistor und to mehrere untereinander verbundene separate betäligbare
Transistoren umfaßt, die mit dem Eingangs-Schalttransistor gekoppelt sind und deren jeder mit
dem Kollektoranschluß eines der logischen Schalttransistoren der Eingangsgatter in Verbindung steht, ι ϊ
gekennzeichnet durch einen ersten Knoten (34) der mit den Kollektoranschlüssen aller Bezugsspannungs-Schalttransistoren
(46,51) der Eingangsgatter (10, 16) gekoppelt ist und auch mit -dem
Eingangs-Schalttransistor (70) des Ausgangsgatters (22) verbunden ist; eine erste Lastdiode (32), welche
stromgespeist zwischen eine Bezugsspannungsquelle (Vcc) und den ersten Knoten (34) geschaltet ist,
zum Aufbau eines logischen Signalpegel-Ausschlages an dem Eingangs-Schah transistor des Ausgangsgatters
(22) in Beantwortung des Anlegens von logischen Eingangssignalen an die Eingangsgatter
(10, 16); weitere Lastdioden (36, 38), welche zwischen den versorgungsscitigen Anschluß der
ersten Lastdiode (32) und den Kollektoranschluß der » logischen Schahtransistoren (40, 49) der Eingangsgatter geschaltet sind; wobei das Ausgangsgatter
(22) auf den-iogischen S/gnalpe^el-Ausschlag an dem
ersten Knoten (34) und i»uf die selektive Betätigung
der separat betätigbaren Transistoren (76, 78) »
anspricht, um ein logisches Ausgangssignal zu erzeugen.
2. Schaltung nach Anspruch t, dadurch gekennzeichnet, daß jedes der Eingangsgatter (10, 16) eine
Stromquelle (47,48 und 52,53) und eine Vielzahl von ίο
Logiksignal-Schalttransistoren (40, 42, 49, 50) aufweist und daß die Vielzahl der Schalttransistoren
jedes Eingangsgatters zwischen der zugehörigen Lastdiode und der Stromquelle angeordnet sind.
3. Schaltung nach Anspruch 2, dadurch gekenn- **>
zeichnet, daß das Ausgangsgatter (22) M separat betätigbare Transistoren (76,78) für M zugeordnete
Eingangsgatter aufweist und daß die Basisklemmen der M separat betätigbaren Transistoren jeweils mit
dem gemeinsamen Kollektorknoten (44, 71) ihres * zugehörigen Eingangsgatter-Schalttransistors verbunden
sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangsgatter einen Emitierfolger-Ausgangstransistor
aufweist, dessen Basis mit « dsm gemeinsamen Kollektorknoten (80) verbunden
ist, welcher den M separat betätigbaren Transistoren zugeordnet ist, und daß der Emitterfolger-Ausgangstransistor
auf das Anlegen eines Signals mit einem ersten Pegel an einen zweiten separat betätigbaren ω
Transistor anspricht und weiterhin auf das Anlegen eines anderen Signals, welches einen zu dem ersten
Signal entgegengesetzten Pegel aufweist, an einen anderen der separat betätigbaren transistoren, um
eine Ausgangssignalveränderung am [imitier des h''
Emitterfolger-Ausgangstransistors zu erzeugen.
Die Erfindung betrifft eine nichtsättigende Logikschaltung mit mehreren Eingangsgattern in Stromübernahme-Schaltung,
deren jedes wenigstens einen logischen Schalttransistor und einen von untereinander
verbundenen Bezugsspannungs-Schalttransistoren umfaßt; mit einem Ausgangsgatter in Stromübernahme-Schaltung,
welches einen Eingangs-Schalttransistor und mehrere untereinander verbundene separat betätigbare
Transistoren umfaßt, die mit dem Eingangs-Sci;alttransistor
gekoppelt sind und deren jeder mit dem Kollektoranschluß eines der logischen Schalttransistoren
der Eingangsgatter in Verbindung steht.
Eine derartige Logikschaltung ist aus der US-PS 37 60 200 bekannt. Bei dieser bekannten Logikschaltung
Kt der Eingangs-Schalttransistor des Ausgangsgatters
derart mit der Bezugsspannungsquelle verbunden, daß die Fortlaufverzögerung des Ausgangsgatters im
wesentlichen derjenigen der Eingangsgatter entspricht. Weiterhin sind bei der bekannten Logikschaltung die
Kollektoren der separat betätigbaren Transistoren des Ausgangsgatters direkt auf Erde gelegt. Wenn dabei die
Erzeugung einer logischen UND-ODER-Funktion gewünscht wird, muß zwischen diesen Kollektoren und der
Erde ein Lastwiderstand angeordnet werden. Eine solche Verknüpfung könnte aber keine Ausgangsspannung
liefern, welche mit einer emittergekoppelten Logikschaltung kompatibel wäre, da die separat
betätigbaren Transistoren stark gesättigt würden, wenn die Größe der an ihren Kollektoren erzeugten
Ausgangsspannung in der Größenordnung einer Basis-Emitter-Spannung unter dem Erdpotential liegen
würde. Somit ist die bekannte Logikschaltung nicht mit einer emittergekoppelten Logik kompatibel.
Es ist auch bekannt, Eingangsstrommodus-Logikgatter dazu zu verwenden, Emitterfolger-Ausgangstransistoren
zu treiben. Beispielsweise sind die logischen Grundschaltungen in der US-PS 32 59 761 beschrieben.
In dieser logischen Schaltung ist der Kollektor des Bezugsschalttransistors eines Eirgangsgatters normalerweise
direkt mit einem ähnlichen Kollektor von anderen Bezugstransistoren verbunden, welche zusätzlichen
Eingangsgattern zugeordnet sind, die den Gesamtlogikblock bilden. Dieser Knoten ist dann mit einem
einzigen Emitterfolgcr-Ausgangstransistor verbunden. Für optimale Ergebnisse ist der Emitter eines
Klemmtransistors ebenfalls mit diesem Knoten verbunden, wie es grundsätzlich bekannt ist Der Klemmtransistor
versucht, den Kollektorpunkt-Knoten auf einem konstanten Spannungspegel zu halten, und zwar ohne
Rücksicht auf die Anzahl der Eingangsgatter, welche in einen leitenden Zustand versetzt sind.
In dieser Kollektorpunkt-Anwendung werden selbst bei der Verwendung eines Klemmtransistors auf den
erzeugten tiefen Pegel an dem Emitterfolger-Ausgangstransistor Spannungspegelverschiebungen für jedes
zusätzliche Eingangsgaiter hervorgerufen, welches in einen leitenden Zustand versetzt wird. Während der
Pegelverschiebungen werden Übergangsspitzen erzeugt Demgemäß wird der Rauschtoleranzpegel der
gesamten Logikschaltung nachteilig beeinflußt.
In ähnlicher Weise sind in anderen Logikanwendungen
die Kollektorklemme der Bezugsschalttransistoren, welche jedem Logikeingangsgatter zugeordnet sind,
jeweils einzeln mit einem entsprechenden Emitterfolger-Ausgangstransistor verbunden, und dann sich die
Emitter von jedem der Ausgangs-Emitterfolger-Ausgangstransistoren dann auf einen Emitterpunkt gelegt
oder direkt verbunden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/466,116 US3942033A (en) | 1974-05-02 | 1974-05-02 | Current mode logic circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2518861A1 DE2518861A1 (de) | 1975-11-13 |
DE2518861B2 true DE2518861B2 (de) | 1980-12-04 |
DE2518861C3 DE2518861C3 (de) | 1981-10-08 |
Family
ID=23850545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2518861A Expired DE2518861C3 (de) | 1974-05-02 | 1975-04-28 | Nichtsättigende Logikschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3942033A (de) |
JP (1) | JPS575097B2 (de) |
DE (1) | DE2518861C3 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3117222A1 (de) * | 1980-05-02 | 1982-06-03 | Hitachi, Ltd., Tokyo | Komplexe logikschaltung |
EP0379955A1 (de) * | 1989-01-23 | 1990-08-01 | National Semiconductor Corporation | ECL-Schaltkreis und seine Verwendung in Verbindung mit einem Spannungsgesteuerten Oszillator |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4129790A (en) * | 1977-12-21 | 1978-12-12 | International Business Machines Corporation | High density integrated logic circuit |
JPS5494269A (en) * | 1978-01-09 | 1979-07-25 | Hitachi Ltd | Logic circuit |
JPS5883434A (ja) * | 1981-11-13 | 1983-05-19 | Hitachi Ltd | 半導体集積回路装置 |
US4585957A (en) * | 1983-04-25 | 1986-04-29 | Motorola Inc. | Diode load emitter coupled logic circuits |
US4608667A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Dual mode logic circuit for a memory array |
JPH0683054B2 (ja) * | 1985-12-20 | 1994-10-19 | 日本電気株式会社 | 論理レベル変換回路 |
US4823028A (en) * | 1987-12-04 | 1989-04-18 | Tektronix, Inc. | Multilevel logic circuit with floating node voltage clamp |
EP0410063B1 (de) * | 1989-07-26 | 1996-03-20 | International Business Machines Corporation | Familie logischer Schaltkreise, bestehend aus einem kaskodierten Differentialstromschalter mit Eingangsdioden |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3259761A (en) * | 1964-02-13 | 1966-07-05 | Motorola Inc | Integrated circuit logic |
US3378780A (en) * | 1964-10-07 | 1968-04-16 | Westinghouse Electric Corp | Transistor amplifier |
US3430071A (en) * | 1965-04-05 | 1969-02-25 | Rca Corp | Logic circuit |
US3510791A (en) * | 1966-07-20 | 1970-05-05 | Hitachi Ltd | Semiconductor differential amplifier providing no level shift between the input and output signal levels |
US3535546A (en) * | 1968-02-12 | 1970-10-20 | Control Data Corp | Current mode logic |
US3638131A (en) * | 1969-09-29 | 1972-01-25 | Nat Semiconductor Corp | Multiplexing circuit with stage isolation means |
JPS5033754B1 (de) * | 1971-02-24 | 1975-11-01 |
-
1974
- 1974-05-02 US US05/466,116 patent/US3942033A/en not_active Expired - Lifetime
-
1975
- 1975-04-28 DE DE2518861A patent/DE2518861C3/de not_active Expired
- 1975-04-30 JP JP5160075A patent/JPS575097B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3117222A1 (de) * | 1980-05-02 | 1982-06-03 | Hitachi, Ltd., Tokyo | Komplexe logikschaltung |
EP0379955A1 (de) * | 1989-01-23 | 1990-08-01 | National Semiconductor Corporation | ECL-Schaltkreis und seine Verwendung in Verbindung mit einem Spannungsgesteuerten Oszillator |
Also Published As
Publication number | Publication date |
---|---|
DE2518861C3 (de) | 1981-10-08 |
JPS575097B2 (de) | 1982-01-28 |
DE2518861A1 (de) | 1975-11-13 |
JPS50147865A (de) | 1975-11-27 |
US3942033A (en) | 1976-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
WO1990002451A1 (de) | Schaltungsnordnung zur ausschliessenden oder-verknüpfung zweier signale | |
DE3929351C1 (de) | ||
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
DE2941870C2 (de) | Logikschaltung mit einem Strommodlogikkreis | |
DE2518861C3 (de) | Nichtsättigende Logikschaltung | |
DE2522797B2 (de) | Flip-Flop-Schaltung | |
EP0080726A1 (de) | Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE3528550C2 (de) | ||
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE2359997C3 (de) | Binäruntersetzerstufe | |
DE1035942B (de) | Koinzidenz-Schaltkreise mit Transistoren | |
DE69015507T2 (de) | TTL-ECL/CML-Umsetzer mit differentiellem Ausgang. | |
DE1906757A1 (de) | Schaltung zur Realisierung des sogenannten exklusiven ODER | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE1937172A1 (de) | Logikschaltung | |
DE2723386C3 (de) | Logik Schaltungsanordnung | |
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2842144A1 (de) | Stromschalter fuer digitalanalogumsetzer | |
DE3032675A1 (de) | Tonfrequenz-leistungsverstaerker-schaltung. | |
DE69022001T2 (de) | ECL-Logikschaltung mit Diodenlast. | |
DE1164477B (de) | íÀWeder-nochíÂ-Stufe fuer logische Steuereinrichtungen unter Verwendung einer Tunneldiode | |
DE2451579C3 (de) | Basisgekoppelte Logikschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) |