DE2518861C3 - Nichtsättigende Logikschaltung - Google Patents

Description

In dieser Emitterpunkt-Anordnung ist der gesamte Ausgangsstrom eines Emitterpunkt-Logikblocks ein verhältnismäßig fester Wert, Wenn sich somit nur ein Emitterfolger des Logikblocks im durchlässigen bzw. eingeschalteten Zustand befindet, wird der gesamte Ausgangsstrom im wesentlichen über einen Emitterfolger geliefert Wenn ein zweiter oder zusätzlicher Emitterfolger eingeschaltet wird, während der erste Emitterfolger ebenfalls eingeschaltet ist, dann wird weniger Strom über den anfänglich eingeschalteten Emitterfolger angefordert oder geliefert, da die übrigen eingeschalteten Emitterfolger ihren anteiligen Strom beitragen. Diese Stromübergänge erzeugen eine negative Spitze bzw. einen negativen Spitzimpuls, welcher dem Signal mit dem hohen Pegel zugeordnet ist Dadurch werden wiederum die Rauschtoleranzpegel des gesamten Logikblocks vermindert

Darüber hinaus schafft die Verwendung eines Klemmtransistors bei der Kollektorpunktschaltung zusätzliche Temperaturkompensationsprobleme, da der Emitter des Emitterfolger-Ausgangstransistors von zwei Basis-Emitter-Spannungsabfälien beaufschlagt bleibt, d. h, er sich einmal dem Basis-Emuter-Abfall eines Klemmtransistors und darüber hinaus demjenigen des Emitterfolger-Ausgangstransistors ausgesetzt. Da die Temperaturkompensationstoleranzen von der Anzahl der einzelnen Basis-Emitter-Spannungsabfälle abhängen, ist ersichtlich, daß der zusätzliche Basis-Emitter-Spannungsabfall des Klemmtransistors die gesamte erzeugte Ausgangsspannung gegen Temperaturveränderungen empfindlicher werden läßt

Weiterhin ist aus der US-PS 35 35 546 eine Logikschaltung bekannt die ebenso unter den Nachteilen von Pegelübergängen und Obergangsspitzen leidet wie die entsprechende Anordnung der US-PS 32 59 761. Es sind auch die dort gezeigten Dioden keine echten Last-Dioden, da jede nur parallel zu einem Lastwiderstand angeordnet ist. Deshalb werden diese Dioden dort nicht wirksam, bevor der durch den jeweiligen Lastwiderstand fließende Strom einen Spannungsabfall in der Größenorunung einer Basis-Emitter-Spannung hervorruft. Diese Dioden sind vorwiegend als Begrenzungsdioden wirksam, nicht jedoch als Last-Dioden.

Die US-PS 35 10 791 zeigt eine emittergekoppelte Schaltung, die zur Kompensation von Pegelverschiebungen zwischen einer Eingangssoannung und einer Ausgangsspannung einen als Diode geschalteten Transistor benutzt.

Der Erfindung liegt die Aufgabe zugrunde, eine Logikschaltung der eingangs näher genannten Art zu schaffen, weiche bei besonders hoher Arbeitsgeschwindigkeit in einer emittergekoppelten Schaltungsanordnung das Auftreten von Pegelverschiebungen und Obergangsspitzen in den Ausgangssignalen vermeiden kann.

Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß durch einen ersten Knoten der mit den Kollektoranschlüssen aller Bezugsspannungs-Schalttransistoren der Eingangsgatter gekoppelt ist und auch mit dem Eingangs-Schalttransistor des Ausgangsgatters verbunden ist; eine erste Lastdiode, welche stromgespeist zwischen eine Bezugsspannungsquelle und den ersten Knoten geschaltet ist, zum Aufbau eines logischen Signalpegel-Ausschlages an dem Eingangs-Schalttransistor des Ausgangsgatters in Beantwortung des AnIegens von logischen Eingangssignalen an die Eingangsgatter; weitere Lastdioden, welche zwischen den versorgungsseitigen Anschluß der ersten Lastdiode und den Kollektoranschluß der logischen Schalttransistoren der Eingangsgatter geschaltet sind; wobei das Ausgangsga'ter auf den logischen Signalpegel-Ausschlag an dem ersten Knoten und auf die selektive Betätigung der separat betätigbaren Transistoren anspricht, um ein logisches Ausgangssignal zu erzeugen.

Vorteilhafte Weiterbildungen und bevorzugte Ausführungsformen des Erfindungsgegenstandes ergeben sich aus den Unteransprüchen.

Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß durch das Betreiben des Ausgaugsgatters durch die Eingangsgatter in einer Push-Pull-Schaltung eine besonders geringe Fortlaufverzögerung des Ausgangsgatters herbeigeführt wird. Weiterhin sind bei der erfindungsgemäßen Schaltung die zum Treiben der Schaltelemente in dem Ausgangsgatter verwendeten Signalübergänge durch die Anordnung der Diodenlasten von erheblich geringerer Größe als diejenigen, welche an den Eingangsklemmen der Eingangsgatter empfangen werden, so daß dadurch die Fortschaltverzögerung des Ausgangsgatters -..j'-sätzlich reduziert wird. Auf diese Weise wird beim Erfind ungsgegenstand eine besonders hohe Arbeitsgeschwindigkeit gewährleistet.

Die Erfindung wird nachfolgend beispielsweise anharJ der Zeichnung beschrieben; in dieser zeigt

F i g. 1 ein schematisches Blockdiagramm, welches die funktionale und die logische Anordnung gemäß der Erfindung veranschaulicht,

F i g. 2 ein spezielles Schaltscheina, welches die einzelnen Bauelemente darstellt, die dem Blockdiagramm gemäß F i g. 1 zugeordnet sind und

Fig.3 Wellenformen, welche an verschiedenen Punkten in der Schaltung gemäß F i g. 2 erzeugt werden, und zwar zur Erläuterung der Arbeitsweise.

In den F i g. 1 und 2 ist eine logische Schaltung gemäß der Erfindung mit zwei Eingangsgattern dargestellt. In der vorliegenden Beschreibung wird anstatt des Ausdrucks »logisches Verknüpfungsglied« wegen der Kürze der Ausdruck »Gatter« bevorzugt. Ein oberes Eingangsgatter 10 spricht auf die logischen Signale A uiid Ban, um ein In-Phase-befindliches logisches Signal an der Ausgangsleitung 12 und ein außer Phase befindliches logisches Signal an der Ausgangsleitung 14 zu erzeugen. In ähnlicher Weise spricht das Eingangsgatter 16 auf logische Eingangssignale C und D an, um ein außer Phase befindliches Signal auf der Ausgangsleitung 18 und ein in Phase befindliches Signal auf der Ausgangsleitung 20 zu erzeugen. Ein Ausgangsgatter 22 ist mit seinen Eingangsklemmen an die Leitungen 14 und 18 angeschlossen. Ein zusätzliches Steuersignal oder logisches Signal wird dem Ausgangsgatter 22 über eine Leitung 24 zugeführt, welche an den Knoten 26 angeschlossen ist und eine Kollektorpunktverbindung zwischen den Leitungen. 12 und 20 darstellt.

In ihrer logischen Funktion stellen die Eingangsgatter 10 und 16 NOR/ODER-Gatter dar, während das Ausgangsgatter 22 als ein NAND-Gatter angesehen werden kann, wobei diesem Gatter über die Eingangsleitung 24 ein Aktivierungs- oder Steuersignal zugeführt wird, um wine logische Funktion in vorgegebener Weise an der Ausgangsklemme 28 zu erzeugen.

Die Fig. 2 stellt ein spezielles Schaltschema für das Funktionsdiagramm gemäß Fig. 1 dar, und gleiche Bezugszeichen werden für gleiche Bauelemente verwendet. Das Paar der Eingangsgatter 10 und 16 ist an die angegebenen Spannungen angeschlossen, und in der bevorzugten Ausführungsform haben diese Spannungen

folgende Werte:

Vcc = Erdpotential

V_FE = -5,2VoIt

V_BB = -1,3VoIt

Vf 5 = -3,5VoIt

Die Spannungsversorgungseinrichtung Vcc in Kombination mit dem Widerstand 30 arbeitet als eine verhältnismäBig konstante Stromquelle zur Lieferung eines Stroms von etwa sechs Milliampere, wenn die Fingänge tief liegen, und dieser Strom wird an eine Diodenlast 32 geliefert, die mit ihrer Anode an den unteren Teil des Widerstands 30 angeschlossen ist und mit ihrer Kathode mit jedem der Eingangsgatter am Knoten 34 verbunden ist. Der andere Teil der Last, welches an den Widerstand 30 angeschlossen ist. wird durch eine Mehrzahl von einzelnen Dioden 36 und 38 gebildet, welche jedem Eingangsgatter zugeordnet sind. Die logischen Eingangssignale A und B werden den 76 und 78 sind an einem gemeinsamen Knoten 82 mit einer Stromquelle verbunden, welche durch einen Transistor 84, einen Widerstand 86 und die Spannungsversorgung Vc5und Vff gebildet ist. Das Ausgangssignal für die Schaltung wird an einen Emitterfolger-Ausgangstransistor 90 geliefert, dessen Basis-Kollektor-Klemmen parallel zum Widerstand 62 liegen und dessen Emitter an die Ausgangsklemme 92 angeschlossen ist.
Die Arbeitsweise der erfindungsgemäßen Anordnung

ίο wird anhand der Fig. 2 und 3 erläutert. Zur Vereinfachung wird angenommen, daß die logischen Signale B und O während der Funktionsbeschreibung tief bleiben. In der bevorzugten Ausfiihrungsform wird der hoch gelegte Zustand durch etwa - 0.875 Volt dargestellt und

i) der tief gelegte Zustand wird durch etwa -1.75 Volt dargestellt. Im Zeitpunkt r 1 liegen sowohl das Eingangssignal A als auch das Eingangssignal C auf einem verhältnismäßig tiefen Pegel, und somit sind alle logischen Eingangsschalttransistoren, welche mit den

DdMäKiciMtVtcM

raäis vOi'i

ren 40 und 42 zugeführt, deren Kollektoren gemeinsam mit dem Knoten 44 und deren Emitter gemeinsam mit dem Knoten 45 verbunden sind. Weiterhin ist mit jedem der Eingangsgatter ein Bezugstransistor 46 verbunden, dessen Basis mit einer Konstantbezugsspannungsversorgung VW verbunden ist, dessen Kollektor mit dem Knoten 34 verbunden ist und dessen Emitter mit dem Knoten 45 verbunden ist. Eine Stromquelle wird durch den Transistor 47 gebildet, dessen Basis mit der negativen Versorgung Vcs verbunden ist, dessen Kollektor mit dem Knoten 45 verbunden ist und dessen Emitter mit der Spannungsversorgungsquelle Vn über den Widerstand 48 verbunden ist.

Das Eingangsgatter 16 ist im wesentlichen mit dem Gatter 12 identisch und derart ausgebildet, daß es logische Eingangssignale Cund Dan seinen jeweiligen logischen Eingangsschalttransistoren empfängt. Die Bauelemente 49,50,51,52 und 53 entsprechen jeweils in Bauelementen 40, 42,46, 47 bzw. 48. Der Kollektor des Bezugsschalttransistors 51 ist mit der Kathode der Diode 32 über eine Leitung 54 am Knoten 34 verbunden. Wenn zusätzliche Eingangsgatter in dem Gesamtlogikblock verwendet werden, sind natürlich die Bezugsschalttransistoren, welche jedem Eingangsgatter zugeordnet sind, in ähnlicher Weise mit dem Knoten 34 verbunden.

Das Ausgangsgatter 22 weist ein Paar von Lastwiderständen 60 und 62 auf, welche mit der Versorgung V_Cc verbunden sind. Die Eingangsleitung zu dem Ausgangsgatter 16 wird durch eine Leitung 64 gebildet, welche mit dem Knoten 34 verbunden ist. Wiederum bildet der Knoten 34 einen Kollektorpunkt oder eine direkte Verbindung zwischen den jeweiligen Kollektorklemmen der Konstantbezugsschalttransistoren, welche den Eingangsgattern zugeordnet sind. Dieses Kollektorpunktsignal wird einem Eingangsbezugsschalttransistors 70 zugeführt, dessen Kollektor mit der unteren Klemme des Widerstandes 60 verbunden ist. Außer Phase befindliche Signale werden von den jeweiligen Eingangsgattern am Knoten 44 erzeugt welcher dem oberen Eingangsgatter 10 zugeordnet ist, und am Knoten 71, welcher dem unteren Eingangsgatter 16 zugeordnet ist, und sie werden jeweils über eine Leitung 72 bzw. 74 den Basiskien,rnen der Ausgangsgatterschalltransistoren 76 und 78 zugeführt Die Kollektorklemmen der Transistoren 76 und 78 sind mit einem gemeinsamen Knoten SO am unteren Teil des Widerstandes 62 verbunden. Die Emitter der Transistoren 70, i<· isjgiiCiicii jigiiäicii n, U, L· üiiu D ucdüiSUiuigl Vvci'ücn, abgeschaltet. Somit sind die Bezugsschalttransistoren 46 und 51, welche den logischen Eingangsgattern zugeordnet sind, eingeschaltet. Wenn beide Transistoren 46 und 51 eingeschaltet sind, dann fließen die sechs Milliampere

-'5 durch den Widerstand 30, und sie werden durch die zwei Eingangsgatter gleichmäßig aufgeteilt, d. h., drei Milliampere pro Gatter, und demgemäß ist der Knoten 34 tief gelegt, wobei beide Kollektorklemmen der Transistoren 4f jnd 51 sich auf einem verhältnismäßig liefen Pegel befinden. In ähnlicher Weise befinden sich dann, wenn die Eingangsschalttransistoren gesperrt sind, die Knoten 44 und 71 auf einem verhältnismäßig hohen Pegel, und somit sind die Transistoren 76 und 78 eingeschaltet, und zwar aufgrund der Zuführung dieser

>5 hohen Pegel auf den Leitungen 72 bzw. 74. Somit befindet sich der Knoten 80 auf einem verhältnismäßig tiefen Pegel, und dieser tiefe Pegel wird der Ausgangsklemme 92 über den Emitterfolger-Transistor 90 zugeführt.

•Ό Zum Zeitpunkt f2 wird das logische Signal A auf einen hohen Pegel geschaltet, und die logischen Signale B. C und D bleiben auf einem tiefen Pegel, und somit wird der Transistor 40 eineeschaltet. und die Transistoren 49 und 50 bleiben abgeschaltet bzw. gesperrt. Der Knoten 44 geht auf einen tiefen Pegel, und der Knoten 71 bleibt auf einem hohen Pegel. Wenn der Transistor 40 durchlässig ist, wird der Transistor 46 gesperrt, so daß ein Strom von drei Milliampere durch die Diode 36 fließt. Da der Transistor 51 noch eingeschaltet bzw.

so durchlässig ist fließen weiterhin durch die Last oder die Diode 32 drei Milliampere, und der Knoten 34 bleibt tief. Wenn der Strom durch die Diode 32 von sechs Milliampere auf drei Milliampere vermindert wird, tritt ein geringer Spannungsanstieg von etwa 30 Millivolt am Knoten 34 auf, wie es durch die kleine Spannungsstufe im Zeitpunkt i2 veranschaulicht ist, der Knoten bleibt jedoch noch auf einem verhältnismäßig tiefen Pegel, von einem logischen Standpunkt aus gesehen. Somit sind die Transistoren 70 und 76 gesperrt, während der Transistor

«J 78 aufgrund des hochgelegten Signals, welches Ober die Leitung 74 zugeführt wird, eingeschaltet bzw. durchlässig ist Folglich verursacht der Stromfluß durch den Transistor 78 einen Spannungsabfall am Widerstand 62 und läßt die Ausgangsklemme 92 auf einem tiefen Pegel.

Im Zeitpunkt f3 bleibt das logische Signal A hoch, und das logische Signal Cwird ebenfalls hochgelegt Die Signale Sund D können entweder hoch oder tief Hegen, und es werden dieselben Ergebnisse erreicht und der

Knoten 44 bleibt tief, da der Transistor 40 noch eingeschaltet bzw. durchlässig ist.

In ähnlicher Weise wird der Knoten 71 im Zeitpunkt /3 tief gelegt, da der Transistor 49 eingeschaltet wird und der Transistor 51 gesperrt wird. Wenn beide Transistoren 46 und 51 gesperrt bzw. abgeschaltet sind, so fließt nur ein Basisstrom durch die Diodenlast 32, und deshalb wird der Knoten 34 hoch gelegt, wodurch der Transistor 70 durchlässig wird. Die tiefen Pegel an den Knoten 44 und 71 halten die Transistoren 76 und 78 gesperrt, und somit wird der Stromfl-jß durch den Widerstand 60 anstatt durch den Widerstand 62 geschaltet. Wenn kein Strom durch den Widerstand 62 fließt, so gibt es keinen Spannungsabfall, nur einen vernachlässigbaren, durch die Basis hervorgerufenen Spannungsabfall, und somit wird der Emitter des Transistors 90 im wesentlichen auf Erdpotential gelegt, so daß die Ausgangsklemme hoch gelegt wird.
Es ist zu bemerken, daß beim Betrieb dieser Schaltung

ein konstanter Strom von sechs Milliampere in der bevorzugten Ausführungsform stets durch den Widerstand 30 fließt, welcher den Knoten 34 auf einem vernältnismaßig niedrigen Pegel hält, um eine Sättigung des Transistors 70 zu vermeiden, so daß eine hohe

ίο Schaltgeschwindigkeit gewährleistet ist.

Gemäß der obigen Beschreibung weist die Schaltung nur zwei Fingangsgatter auf. Es sei jedoch darauf hingewiesen, daß zusätzliche Eingangsgatter leicht verwendet werden können, um entsprechenden logi-

i) sehen Erfordernissen Rechnung zu tragen.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Nichtsättigende Logikschaltung mit mehreren Eingangsgattern in Stromübernahme-Schaltung, deren jedes wenigstens einen logischen Schalttransistor und einen von untereinander verbundenen Bezugsspannungs-Schalttransistoren umfaßt; mit einem Ausgangsgatter in Stromübernahme-Schaltung, welches einen Eingangs-Schalttransistor und mehrere untereinander verbundene separate betätigbare Transistoren umfaßt, die mit dem Eingangs-Schalttransistor gekoppelt sind und deren jeder mit dem Kollektoranschluß eines der logischen Schalttransistoren der Eingangsgatter in Verbindung steht, gekennzeichnet durch einen ersten Knoten (34) der mit den Kollektoranschlüssen aller Bezugsspannungs-Schalttransistoren (46,51) der Eingangsgatter (10, 16) gekoppelt ist und auch mit dem Eingangs-Schalttransistor (70) des Ausgangsgatters (22) verbünden ist; eine erste Lastdiode (32), welche stromgespeist zwischen eine Bezugsspannungsquei-Ie (Vcc) und den ersten Knoten (34) geschaltet ist, zum Aufbau eines logischen Signalpegel-Ausschlages an dem Eingangs-Schalttransistor des Ausgangsgatters (22) in Beantwortung des Anlegens von logischen Eingangssignalen ;~n die Eingangsgatter (10, 16); weitere Lastdioden (36, 38), welche zwischen den versorgungsseitigen Anschluß der ersten Lastdiode (32) und den Kollektoranschluß der logischen Schalttransistoren (40, 49) der Eingangsgatter geschaltet sind; wobei das Ausgangsgatter (22) auf den logischen Signalp-gel-Ausschlag an dem ersten Knoten (34) und auf die selektive Betätigung der separat betätigbaren Transistoren (76, 78) anspricht, um ein logisches Ausgangssignal zu erzeugen.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Eingangsgatter (10,16) eine Stromquelle (47,48 und 52,53) und eine Vielzahl von Logiksignal-Schalttransistoren (40, 42, 49, 50) aufweist und daß die Vielzahl der Schalttransistoren jedes Eingangsgatters zwischen der zugehörigen Lastdiode und der Stromquelle angeordnet sind.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Ausgangsgatter (22) M separat betätigbare Transistoren (76, 78) für M zugeordnete Eingangsgatter aufweist und daß die Basisklemmen der M separat betätigbaren Transistoren jeweils mit dem gemeinsamen Kollektorknoten (44, 71) ihres zugehörigen Eingangsgatter-Schalttransistors verbunden sind.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangsgatter einen Emitterfolger-Ausgangstransistof aufweist, dessen Basis mit dem gemeinsamen Kotlektorknoten (80) verbunden ist, welcher den M separat betätigbaren Transistoren zugeordnet ist, und daß der Emitterfolger-Ausgangstransistor auf das Anlegen eines Signals mit einem ersten Pegel an einen zweiten separat betätigbaren Transistor anspricht und weiterhin auf das Anlegen eines anderen Signals, welches einen zu dem ersten Signal entgegengesetzten Pegel aufweist, an einen anderen der separat betätigbaren Transistoren, um eine Ausgangssignalveränderung am Emitter des Emitterfolger-Ausgangstransistors zu erzeugen.

Die Erfindung betrifft eine nichtsättigende Logikschaltung mit mehreren Eingangsgattern in Stromübernahme-Schaltung, deren jedes wenigstens einen logischen Schalttransistor und einen von untereinander verbundenen Bezugsspannungs-Sehalttransistoren umfaßt; mit einem Ausgangsgatter in Stromübernahme-Schaltung, welches einen Eingangs-Schalttransistor und mehrere untereinander verbundene separat betätigbare Transistoren umfaßt, die mit dem Eingangs-Srhalttransistor gekoppelt sind und deren jeder mit dem Kollektoranschluß eines der logischen Schalttransistoren der Eingangsgatter in Verbindung steht

Eine derartige Logikschaltung ist aus der US-PS 37 60 200 bekannt Bei dieser bekannten Logikschaltung

is ist der Eingangs-Schalttransistor des Ausgangsgatters derart mit der Bezugsspannungsquelle verbunden, daß die Fortlaufverzögerung des Ausgangsgatters im wesentlichen derjenigen der Eingangsgatter entspricht Weiterhin sind bei der bekannten Logikschaltung die Kollektoren der separat betätigbaren Transistoren des Ausgangsgatters direkt auf Erde gelegt Wenn dabei die Erzeugung einer logischen UND-ODER-Funktion gewünscht wird, muß zwischen diesen Kollektoren und der Erde ein Lastwiderstand angeordnet werden. Eine solche Verknüpfung könnte aber keine Ausgangsspannung liefern, welche mit einer emittergekoppelten Logikschaltung kompatibel wäre, da die separat betätigbaren Transistoren stark gesättigt würden, wenn die Größe der an ihren Kollektoren erzeugten Ausgangsspannung in der Größenordnung einer Basis-Emitter-Spannung unter dem Erdpotential liegen würde. Somit ist die bekannte Logikschaltung nicht mit einer emittergekoppelten Logik kompatibel.
Es ist auch bekannt, Eingangsstrommodus-Logikgatter dazu zu verwenden, Emitterfolger-Ausgangstransistoren zu treiben. Beispielsweise sind die logischen Grundschaltungen in der US-PS 32 59 761 beschrieben. In dieser logischen Schaltung ist der Kollektor des Bezugsschalttransistors eines Eingangsgatters normalerweise direkt mit einem ähnlichen Kollektor von anderen Bezugstransistoren verbunden, weiche zusätzlichen Eingangsgattern zugeordnet sind, die den Gesamtlogikblock bilden. Dieser Knoten ist dann mit einem einzigen Emitterfolger-Ausgangstransistor verbunden.

« Für optimale Ergebnisse ist der Emitter eines Klemmtransistors ebenfalls mit diesem Knoten verbunden, wie es grundsätzlich bekannt ist. Der Klemmtransistor versucht, den Kollektorpunkt-Knoten auf einem konstanten Spannungspegel zu halten, und zwar ohne Rücksicht auf die Anzahl der Eingangsgatter, welche in einen leitenden Zustand versetzt sind.

In dieser Kollektorpunkt-Anwendung werden selbst bei der Verwendung eines Klemmtransistors auf den erzeugten tiefen Pegel an dem Emitterfolger-Ausgangstransistor Spannungspegelverschiebungen für jedes zusätzliche Eingangsgatter hervorgerufen, welches in einen leitenden Zustand versetzt wird. Während der Pegelverschiebungen werden Übergangsspitzen erzeugt. Demgemäß wird der P.auschtoleranzpegel der gesamten Logikschaltung nachteilig beeinflußt.

!n ähnlicher Weise sind in anderen Logikanwendungen die Kollektorklemme der Bezugsschalttransistoren, welche jedem Logikeingangsgatter zugeordnet sind, jeweils einzeln mit einem entsprechenden Emitterfolger-Ausgangstransistor verbunden, und dann sich die Emitter von jedem der Ausgangs-Emitterfolger-Ausgangstransistoren dann auf einen Emitterpunkt gelegt oder direkt verbunden.