DE1132968B - Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen - Google Patents

Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen

Info

Publication number
DE1132968B
DE1132968B DEJ19725A DEJ0019725A DE1132968B DE 1132968 B DE1132968 B DE 1132968B DE J19725 A DEJ19725 A DE J19725A DE J0019725 A DEJ0019725 A DE J0019725A DE 1132968 B DE1132968 B DE 1132968B
Authority
DE
Germany
Prior art keywords
block
voltage
output
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ19725A
Other languages
English (en)
Inventor
Martin S Schmookler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1132968B publication Critical patent/DE1132968B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/501Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/502Half adders; Full adders consisting of two cascaded half adders
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002Multistate logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823Multistate logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft logische Schaltungsanordnungen, wie sie in Digitalrechnern verwendet werden.
Die meisten gegenwärtigen Großrechenmaschinen auf Digitalgrundlage arbeiten binär. Dabei werden die binäre »0« und die binäre »1« durch das Vorliegen bzw. Fehlen einer gegebenen Signalanzeige dargestellt. Die Signalanzeige kann eine von mehreren Formen annehmen: Impulse, Spannungspegel oder Frequenz. Ohne Rücksicht auf die verwendete Form bleibt die Anzeige jedoch in dem ganzen Rechensystem einheitlich. Durch die Einführung einer dritten Art von »Ebene« oder Anzeige in die von der Maschine aus-■ geführte binäre Operation vergrößert die Erfindung die Vielseitigkeit der Maschine und spart gleichzeitig Bauelemente ein.
Erfindungsgemäß wird eine Schaltung zur Bildung der »Oder-Aber«-Funktion aus zwei Eingangssignalen verwendet, die sich von den bisher bekannten dadurch unterscheidet, daß drei Transistoren mit ihren Emittern an eine Urstromquelle angeschlossen sind, daß der Basis eines ersten Transistors eine konstante Vorspannung einer solchen Größe erteilt wird, der zufolge er den gesamten Urstrom zieht, wenn die übrigen Transistoren sperren, daß, wenn an die Basis eines der beiden anderen Transistoren ein logisches Signal mit genügender Amplitude gelegt wird, er allein sämtlichen Urstrom zieht ohne Rücksicht darauf, ob gleichzeitig dem anderen der beiden Transistoren ein logisches Signal das Leitendwerden vorschreibt, und daß am Kollektorausgang dieses Transistors die »Oder-Aber«-Funktion abgenommen wird.
In einer bekannten Schaltungsanordnung werden sowohl PNP- als auch NPN-Transistoren verwendet. Ein selbständiger logischer Block besteht dort durchweg aus einer Mehrzahl der einen Transistortype. Das System benutzt solche Spannungen, daß das Ausgangssignal eines Blocks des einen Typs, z. B. PNP, die richtige Größe und Richtung hat, um einen Transistor des entgegengesetzten Typs in einem nachfolgenden Block zu steuern.
Dadurch, daß die Erfindung Spannungen vorsieht, die größer als die vergleichbaren Spannungen des bekannten Systems gewählt werden können, ermöglicht sie die Ausführung einer zusätzlichen Negatorfunktion durch die Schaltung. Es hat sich gezeigt, daß durch die Verwendung dieser Negatoranordnung die logischen Möglichkeiten, die sich mit einem gegebenen Schaltungsaufwand erreichen lassen, erheblich vergrößert werden und logische Verbindungen aufgebaut werden können, die bestimmte Aufgaben mit wesentlichen Ersparnissen an technischem Aufwand und Geschwindigkeit ausführen.
Schaltung zur Bildung der »Oder-Aber«-
Funktion aus zwei Eingangssignalen
Anmelder:
International Business Machines
Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H.E.Böhmer, Patentanwalt,
Böblingen (Württ.), Sindelfinger Str. 49
Beanspruchte Priorität:
V. St. v. Amerika vom 14. April 1960 (Nr. 22 289)
Martin S. Schmookler, Poughkeepsie, N. Y.
(V. St. A.),
ist als Erfinder genannt worden
Weitere Einzelheiten ergeben sich aus der Beschreibung sowie den nachstehend aufgeführten Zeichnungen:
Fig. 1 zeigt eine logische Schaltung, wie sie zum Stand der Technik gehört;
Fig. 2 zeigt eine grundlegende logische Blockschaltung gemäß der Erfindung;
Fig. 3 stellt eine Reihe von Signalen dar, die das Verständnis der Wirkungsweise von Fig. 1 und 2 erleichtern;
Fig. 4 ist ein Blockdiagramm einer binären Volladdierschaltung gemäß der Erfindung;
Fig. 5 ist ein Schaltbild der in Fig. 4 gezeigten Addierschaltung.
In der nachstehenden Beschreibung wird die Boolesche Algebra benutzt. Der Ausdruck A-B bedeutet A »und« B; A +B bedeutet A »oder« B; AVB bedeutet A »Oder-Aber« B; ein Strich über einem Ausdruck (z. B. Ά) bedeutet die Umkehrung oder das Komplement des Ausdrucks (nicht A) usw.
Die Schaltung von Fig. 1 veranschaulicht die bekannten logischen Anordnungen. Die dargestellte Schaltung ist ein Zwei-Weg-Und-Block mit PNP-Transistoren 1, 2 und 3. Die Emitter der drei Transistoren sind gemeinsam an die eine Seite eines
209 619/275
3 4
Widerstandes angeschlossen, dessen andere Seite an bedeutet, daß das Komplement der Schaltungsfunkeiner positiven Spannungsquelle 4 liegt. Die Kollektoren tion vorliegt. Wie aus der oben beschriebenen Schalder Transistoren 1 und 2 sind gemeinsam an die Aus- tung ersichtlich ist, hängt die Wirkungsweise dieser gangsklemme9 und über das Vorspannungsnetzwerk Schaltung von der Tatsache ab, daß der Transistor, 10 an den Punkt negativer Spannung 11 angeschlos- 5 der am stärksten leitet, den ganzen aus der Urstromsen. Der Kollektor des Transistors 3 ist mit der Aus- quelle verfügbaren Strom übernimmt. Da die Kollekgangsklemme 12 verbunden. Der Punkt negativer toren der Transistoren 1 und 2 zusammengeschlossen Spannung 14 ist an den Kollektor über das Vorspan- sind, spielt es keine Rolle, ob die Signalspannungen nungsnetzwerk 13 angeschlossen. An die Eingangs- von A und B gleich sind oder nicht. Die Vorspanklemme 6 und 7 werden die Eingangssignale für die io nungsnetzwerke 10 und 13 sind so aufgebaut, daß Basen der Transistoren 1 bzw. 2 angelegt. Die Basis die an den Ausgangsklemmen 9 bzw. 12 auftretenden des Transistors 3 ist direkt an ein konstantes Bezugs- Spannungsschwankungen um eine feststehende Bepotential 8, in diesem Falle an die Erde ange- zugsspannung herum mit der gleichen Amplitude schlossen. schwanken wie die Eingangssignale A und B. Aus
Die Wirkungsweise dieser logischen Schaltung wird 15 der Wirkungsweise der Transistoren geht jedoch heran Hand folgender Konvention erklärt: Eine binäre vor, daß zwar die Ausgangsspannungsamplituden so »1« wird stets durch die positvere von zwei Spannun- gesteuert werden können, daß sie den Eingangsspangen dargestellt, während die binäre »0« stets durch nungsamplituden gleichen, die Bezugsspannungen die negativere Spannung dargestellt wird. Das trifft aber verschieden sind. Während also z. B. die Einzu ohne Rücksicht auf den Zustand der Leitfähigkeit ao gangssignale A und B Null oder Erdpotential als des betreffenden gerade besprochenen Transistors. Bezugsspannung haben, schwanken die Ausgangs-
Die Spannungsquelle 4 und der Widerstand 5 sind spannungen an den Klemmen 9 und 12 um die Beso bemessen, daß sie eine Urstromquelle bilden, die zugsspannung ~UR herum (s. Fig. 3). Die Bezugseinen Urstrom zu dem gemeinsamen Emitterknoten spannung an den Ausgangsklemmen des aus PNP-der Transistoren liefert. Wenn zunächst angenommen 25 Transistoren bestehenden Blocks hat also den richtiwird, daß beide Eingangssignale A und B im binären gen Wert, um die Transistoren eines gleichen, aus »!«-Zustand sind, d. h., daß sie ihren positiven Span- NPN-Transistoren bestehenden Blocks zu steuern, nungszustand haben, genügen diese Eingangssignale, In dem NPN-Block sind die Kollektorspannungs-
um beide Transistoren 1 und 2 zu sperren. Die Basis punkte 11 und 14 positiv gegenüber dem Emitterdes Transistors 3 liegt jedoch an Erdpotential, das 30 Spannungspunkt 4. Ein NPN-Transistor liefert also gegenüber dem gemeinsamen Emitterknoten negativ ein logisches »1 «-Ausgangssignal im nichtleitenden ist. Daher ist der Transistor 3 leitend. Im leitenden Zustand und eine »0«, wenn er leitend ist. Daher Zustand hat der Kollektor des Transistors etwa die führt also ein NPN-Block, obwohl er ebenso wie der gleiche Spannung wie der Emitter. Die Spannung an oben beschriebene PNP-Block arbeitet, eine »Oder«- der Ausgangsklemme 12 steigt daher. Gemäß der 35 Funktion aus. Ein typisches Eingangssignal zu dem Konvention bedeutet diese hohe Spannung an der Transistor eines solchen NPN-Blocks ist durch die Klemme 12 eine binäre »1«, was in bezug auf die Kurve b in Fig. 3 dargestellt. Zur Vereinfachung der Eingangsbedingungen anzeigt, daß diese Klemme die Besprechung dieser beiden Arten von logischen logische Funktion AB aufweist. An der Klemme 9 Blocks wird der PNP-Block als N-Block bezeichnet, erscheint eine logische »0«, da die Transistoren 1 40 d.h., er besteht aus Transistoren, deren Basis aus und 2 beide nichtleitend sind, und die Spannung an N-Halbleitermaterial besteht. Umgekehrt wird der der Klemme ist die Kollektorspannung der Transisto- NPN-Block als P-Block bezeichnet, ren im Aus-Zustand. Die Klemme weist dann die In Fig. 2 ist eine abgewandelte Form des PNP-
Umkehrung oder das Komplement der logischen Blocks von Fig. 1 gemäß der Erfindung dargestellt. Funktion auf: ~Ä-~E. 45 Dieser Block gleicht dem Block von Fig. 1, und da-
In Fig. 3 stellt die Kurve α die Eingangssignale dar, her sind gleiche Elemente mit gleichen Bezugszeichen die einem PNP-Transistor, wie er in Fig. 1 gezeigt ist, versehen. Der Unterschied zwischen den beiden zugeleitet werden. Dieses Signal geht von seinem Schaltungen besteht in der Verbindung des Kollek- »1 «-Zustand bei einer gegenüber der Erde positiven tors des Transistors 1. In der Schaltung von Fig. 1 Spannung in den »0«-Zustand, nämlich eine zur 50 sind beide Kollektoren Ic und 2c zusammengeschal-Erde negative Spannung. Daher wird, wenn die Ein- tet und an die Ausgangsklemme 9 angeschlossen, gangssignale^ und B von Fig.,1 beide im »1«-Zu- In der erfmdungsgemäßen Schaltung ist der Kollek-
stand sind, die Basis des Transistors 3 negativer vor- tor des Transistors 1 über einen eigenen Widerstand gespannt als die der Transistoren 1 und 2 und über- 15 mit einer Quelle von Kollektorvorspannung 16 nimmt daher den ganzen Strom aus der Quelle 4, 5. 55 verbunden. Wenn der Transistor 1 leitet, fließt kein Wenn nun angenommen wird, daß Eingangssignal A Strom zur Klemme 9, und daher steigt deren Spanoder B oder beide in ihren logischen »O«-Zustand ab- nung nicht an. Wenn der Transistor 1 leitend ist, fallen, ist die Basisspannung an den zugeordneten fließt der Strom weder im Transistor 2 noch im Tran-Transistoren negativ zur Erde und daher negativer sistor 3, und die Ausgangsklemme 9 und 12 haben als die Basis des Transistors 3. Infolgedessen fließt 60 beide ihre negative Spannung. Die Wirkungsweise nun der ganze Strom aus der Urstromquelle durch unterscheidet sich also deutlich von der der Schaleinen oder beide Transistoren 1 und 2, und das tung von Fig. 1, in der stets entweder die Klemme 9 Potential an Klemme 9 steigt. Da der Transistor 3 oder die Klemme 12 positiv ist. Wird der Transistor 1 jetzt abgeschaltet ist, fällt die Spannung an der Aus- gesperrt, arbeiten die Transistoren 2 und 3 ebenso gangsklemme 12 auf die Kollektorvorspannung ab. 65 wie in Fig. 1. Natürlich können zusätzliche Transisto-Dies ist eine logische »0« und bedeutet, daß die ren mit den Transistoren 1 und 2 parallel geschaltet Und-Funktion der Schaltung nicht erreicht worden werden, um die logische Funktion des Blocks zu erist. Die jetzt an Klemme 9 vorliegende logische »1« weitern.
Wie bei der Schaltung von Fig. 1 besprochen worden ist, zieht der Transistor, der am stärksten leitet, allein den ganzen aus der Urstromquelle verfügbaren Strom. In der Schaltung von Fig. 1 spielte es für die logische Funktion des Blocks keine Rolle, ob A oder B oder beide die »0«- oder negative Spannung hatten. In jedem Falle steigt die Spannung an der Ausgangsklemme 9 auf ihren positiven Pegel an, da alle Kollektoren zusammengeschlossen sind. Bei Annahme eines normalen Toleranzbereichs in bezug auf die Größen der Eingangsspannungen ist es dann gleichgültig, ob A etwas negativer als B im »0 «-Zustand ist. Ohne Rücksicht darauf, welcher der beiden Transistoren leitend ist, wird die richtige logische Funktion ausgeführt. Damit die Schaltung von Fig. 2 richtig arbeitet, muß jedoch sichergestellt werden, daß — wenn das gewünscht wird — der Transistor 1 unter Ausschluß aller übrigen Transistoren in der Schaltung leitend wird. Das geschieht, indem man die negative Amplitude des Eingangssignals A zur Basis des Transistors 1 wesentlich größer macht als die der Basis des Transistors 2 zugeleiteten Signale. Wenn alo A und B beide ihren negativeren oder »O«-Spannung haben, ist A beträchtlich negativer als B, und der Transistor 1 leitet den ganzen aus der Urstromquelle verfügbaren Strom. Die Transistoren 2 und 3 bleiben nichtleitend, und die Ausgangsklemmen 9 und 12 behalten die negative Spannung bei. Die an der Klemme A entstehende große negative Spannung bildet eine dritte Spannung mit den normalen »0«- und »!«-Spannungen der Eingangssignale B. Diese Eingangssignalart wird durch einen Pfeil auf der von der Eingangsklemme zur Basis des Transistors 1 führenden Leitung angedeutet, und diese Kennzeichnung wird in der ganzen folgenden Besprechung verwendet.
Die Wirkung dieser dritten Spannung oder des größeren Eingangssignals auf den grundlegenden Transistorblock besteht darin, dessen logische Aussage wesentlich zu verändern. Durch die negierende Wirkung eines »0«-y4 -Eingangssignals entsteht ein »O«-Ausgangssignal an beiden Klemmen 9 und 12 ohne Rücksicht auf den Zustand des Eingangs B. Wenn der A-Eingang jedoch eine »1« ist, fließt der Strom aus der Urstromquelle entweder durch den Transistor 2 oder durch den Transistor 3 und stellt sicher, daß eine der Klemmen 9 und 12 im »!«-Zustand ist. Ist in diesem Zustand B eine »1«, dann ist der Transistor 2 nichtleitend, und eine »1« erscheint an Klemme 12. Das kann als logische Funktion A · B ausgedrückt werden. Wenn B eine »0« ist, ist der Transistor 2 leitend, und die Klemme 9 ist im »1«- Zustand, was die logische Aussagest Έ bedeutet. Ein Vergleich dieser beiden Ausgangszustände mit denen der Schaltung von Fig. 1 zeigt einen Unterschied in den an Klemme 9 erscheinenden logischen Aussagen. Die reine Und-Funktion steht in beiden Fällen an Klemme 12 zur Verfügung. Wie in Verbindung mit Fig. 1 besprochen, läßt die Schaltung von Fig. 2 sich auch bei Verwendung von NPN-Transistoren verwirklichen, und zwar wird in diesem Falle eine entsprechende »Oder«-Funktion ausgeführt. Die Kurven c und d von Fig. 3 veranschaulichen das Verhältnis der zusätzlichen Signalspannungen zu den bei dieser Schaltung verwendeten normalen Signalspannungen.
In der erwähnten bekannten Schaltung hat das Kollektorvorspannungs-Netzwerk für die Transistoren, das den Elementen 10 und 13 von Fig. 1 und 2 gleichwertig ist, die Form eines Spannungsteilernetzwerks, von dem ein Abgriff zum Kollektor der Transistoren erfolgt ist.. Dieses Netzwerk umfaßt zwei in Reihe zwischen zwei spannungsführende Punkte geschaltete Widerstände, und zwar wird die eine Art von Spannungen mit der Kopplungsschaltung für den N-Block und eine zweite Art von Spannungen mit dem P-Block verwendet. Die Bezugsspannung, um die herum das Ausgangssignal eines gegebenen Blocks schwankt, wird bestimmt durch die Spannungen der beiden Quellen in bezug auf die Erde und das Verhältnis der Widerstände, während die Größe der Amplitude um diese Bezugsspannung herum durch die Widerstandswerte bestimmt wird. Um also eine normale Ausgangsspannung zu erzeugen, wie sie z. B. in den Kurven α und b von Fig. 3 dargestellt ist, werden die Spannungen und Widerstände so gewählt, daß die Amplitude der Ausgangsspannung auf beiden Seiten der gewählten Bezugsspannung gleich stark ist. Um eine dritte Spannung oder einen negierenden Eingang zu erzeugen, wie in den Kurven c und d von Fig. 3 dargestellt ist, braucht nur das Verhältnis der Widerstände so geändert zu werden, daß die Amplitude auf einer Seite der Bezugsspannung größer als die auf der anderen Seite ist. Durch Bemessung der Bauelemente der Vorspannungsnetzwerke 10 und 13 können die Spannungen an den Klemmen 9 und 12 so eingestellt werden, daß sie entweder ein normales Eingangssignal zu einer nachfolgenden Stufe oder ein negierendes oder drittes Eingangssignal liefern. Zum Beispiel kann man die dritte Spannung oder das Negatorsignal A für den Transistor 1 in Fig. 2 aus dem Ausgang eines NPN-Blocks des Typs erhalten, der in Verbindung mit Fig. 1 besprochen worden ist. Die dritte Spannung kann einfach durch entsprechende Bemessung des Vorspannungsnetzwerks an der Ausgangsleitung des NPN-Blocks erzeugt werden. In jeder logischen Kette, die Schaltungen der in Fig. 1 und 2 gezeigten Art verwendet, läßt sich also die dritte Spannung oder der Negatoreingang innerhalb des Netzwerks dort erzeugen, wo es gewünscht wird, indem einfach die Vorspannungsnetzwerke, wie z. B. 10 und 13 entsprechend bemessen werden.
Fig. 4 stellt in Blockform eine binäre Volladdierschaltung dar, die gemäß der Erfindung aufgebaut ist. Die Blocks 20 und 21 sind »Und«-Blocks des in Fig. 2 gezeigten Typs. Diese Blocks verwenden PNP-Transistoren und sind daher mit Un bezeichnet, um eine durch einen logischen N-Block ausgeführte »Und«-Funktion zu kennzeichnen. Der der Klemme 26 zugeführte Eingang A hat die dritte oder Negatorspannung, wie der daran befindliche Pfeil andeutet. Dies entspricht dem Eingang/i der Schaltung von Fig. 2. Ebenso ist der ß-Eingang zur Klemme 27 der normale Eingang, der dem B-Eingang von Fig. 2 entspricht. Ein Ausgang des Blocks wird von dessen oberer Ausgangsklemme abgenommen, die der Klemme 9 von Fig. 2 entspricht. Bei jedem der logischen Blocks von Fig. 4 bezeichnet eine Ausgangsleitung nahe der Oberseite des betreffenden Blocks einen von dessen der Klemme 9 von Fig. 2 entsprechendem Ausgang abgenommenen Ausgang. Ebenso kennzeichnet eine Ausgangsleitung nahe der Unterseite des Blocks den an der Klemme 12 der Schaltung von Fig. 2 vorliegenden Ausgang.
Den Eingängen 28 und 29 des Blocks 21 werden das Signal bzw. B zugeführt. Die Klemmen 27 und 29 können ein gemeinsamer Punkt sein, da beiden
dasselbe Signal zugeleitet wird. Das dem Block 21 zugeführte Signal\Z ist ein Signal der dritten Spannung und ist positiv oder eine logische »1«, wenn das Eingangssignal A eine logische »0« oder negativ ist. Der obere Ausgang des Blocks 21 stellt die logische Funktion^? Έ dar und ist an den normalen Eingang des Blocks 22 angeschlossen. Der untere Ausgang des Blocks 21 liefert die logische Aussage ~ÄB und ist an den Ausgang des Blocks 20 gemeinsam ange-
Die logischen Blocks 20 und 21 sind »Und«-Blocks vom N-Typ, wie sie in Fig.. 2 gezeigt sind. Den Eingangsklemmen 26 und 27 werden die A- bzw. .B-Eingangssignale zugeführt, die die zu addierenden beiden binären Ziffern darstellen. Den Klemmen 28 und 29 werden die Signaled bzw. B zugeführt. Wie durch die Pfeile auf den Eingangsleitungen angedeutet wird, handelt es sich bei den Signalen A und Ä um Negatorsignale mit der dritten Spannung. Unter Hinweis
schlossen. Wie genauer aus der Besprechung von Fig. 5 io auf die Besprechung der Wirkungsweise von Fig. 2 hervorgeht, liefert diese gemeinsame Ausgangsver- sieht man, daß der obere Ausgang des Blocks 20 die bindung der Blocks 20 und 21 die »Oder-Aber«- Funktion A · ~B gibt, während die untere Klemme den Funktion. Dieser Ausgang ist an die oberen Eingänge Ausgang A · B gibt. In derselben Weise gibt die obere der Blocks 23 und 24 angeschlossen. Ausgangsklemme des Blocks 21 den Ausgang A B
Der Block 22 ist ein Umkehrblock, der dazu dient, 15 und die untere den Ausgang Z-S. Diese vier Ausdas seinem Eingang zugeführte Signal umzukehren gänge zeigen, daß die obere Klemme des Blocks 20 sowie es von einem P-Leitungssignal in ein N-Lei- und die untere Klemme des Blocks 21 die einzelnen tungssignal umzuwandeln. Dieser Block besteht ledig- Glieder der »Oder-Aber«-Funktion von A und B lieh aus dem Block von Fig. 1 ohne den Transistor 2 liefern. Wegen der Eigenart des N-Blocks können und unter Verwendung von NPN-Transistoren. Eine 20 diese beiden Klemmen miteinander verbunden wersolche Schaltung arbeitet so, daß der obere Ausgang den, um direkt die »Oder«-Funktion zu erzeugen, des Blocks die Umkehrung des seinem Eingang zu- Daß die »Oder«-Funktion einfach durch Zusammengeführten Signals mit einer für das Betreiben eines Schluß der Drähte erreicht werden kann, sieht man N-Blocks erforderlichen Spannung liefert. Daher lie- bei Betrachtung der Wirkungsweise des N-BIocks. fert der obere Ausgang von Block 22 die Umkehrung 25 Wie oben beschrieben, wird beim Leitendwerden des Ausgangs~Ä Έ von Block21 oder A+B. eines Transistors vom PNP-Typ dessen Kollektor-
Die Blocks 23 und 24 sind »Oder«-Blocks, die aus spannung positiv. Da der leitende Zustand des Tran-NPN-Transistoren in der Schaltungsanordnung von sistors eine Kollektorspannung steuert, beeinflußt eine Fig. 2 bestehen. Der der Klemme 30 vom Block 23 beliebige andere an den Kollektor angeschlossene zugeführte Eingang der dritten Spannung ist das 30 Spannung die Kollektorspannung des leitenden Tran-Übertragssignal, das aus einem vorgeschalteten sistors nicht. Wenn also der Kollektor eines anderen Addierwerk in dem System erlangt wird. Ebenso zeigt nichtleitenden Transistors direkt an den Kollektor das an Klemme 31 von Block 24 angelegte Eingangs- eines leitenden Transistors angeschlossen wird, hat signal der dritten Spannung das Fehlen eines Über- der gemeinsame Punkt eine durch den leitenden trags aus der vorhergehenden Stufe oder ü an. Der 35 Transistor bestimmte positive Spannung. Das ist obere Ausgang von Block 23, der die logische Funk- immer der Fall ohne Rücksicht darauf, welcher der tion C+AYB hat, ist gemeinsam an den Ausgang des Transistoren, deren Kollektoren zusammengeschaltet Umkehrblocks 22 angeschlossen. Wie aus der Be- sind, leitend ist. Dieses Mittel zur Erreichung der sprechung von Fig. 5 deutlich wird, bildet diese ge- »Oder«-Funktion wird manchmal »verdrahtetes« meinsame Verbindung eine »Und«-Verbindung die- 40 »Oder« genannt. Bei den Blocks 20 und 21 ist es ser beiden Ausgänge. Der untere Ausgang von Block klar, daß die zusammengeschlossenen Ausgänge 23 ist gemeinsam oder »Und«-geschaltet mit dem gegenseitig sich ausschließen, und zwar ist es für die oberen Ausgang von Block 24. ausgeführten Funktionen nötig, daß nur einer der
Die gemeinsamen Ausgänge der Blocks 22 und 23 beiden Ausgänge jeweils positiv sein kann. Durch werden als Eingang dem Umkehrblock 25 zugeführt. 45 Zusammenschluß der beiden Ausgänge ist die Aus-Dieser Block ähnelt in seiner Funktion dem Block 22, gangsleitung nur dann positiv oder eine logische »1«, besteht aber aus PNP-Transistoren. An der Aus- wenn einer der beiden Ausgänge vorliegt. Das begangsklemme 34 erscheint also die Umkehrung des zeichnet die »Oder-Aber«-Funktion AYB. seinem Eingang zugeleiteten Signals, während an der Aus der vorstehenden Besprechung dürfte klar
Ausgangsklemme 33 die phasengleiche Anzeige er- 50 hervorgehen, daß, wenn der untere Ausgang von scheint. Wie noch besprochen wird, zeigt das positive Block 20 mit dem oberen Ausgang von Block 21 ver-Ausgangssignal (logische »1«) an Klemme 33 an, daß bunden ist, die gebildete logische Funktion das Komein Übertragssignal in der Addierschaltung er- plement der »Oder-Aber«-Funktion ist, in Boolescher zeugt worden ist, während ein positives Signal an Algebra: AYB. Die aus den Blocks 20 und 21 be-Klemme 34 anzeigt, daß kein Übertragssignal er- 55 stehende logische Schaltung kann also sowohl die zeugt worden ist. Der gemeinsame Ausgang der »Oder-Aber«-Funktion als auch deren Komplement Blocks 23 und 24 wird der Ausgangsklemme 32 zu- ohne zusätzliche Bauelemente oder Verzögerung geführt, wo das positive Signal (logische »1«) anzeigt, liefern. Wenn das diese Schaltung speisende logische daß eine Summe in der Schaltung gebildet worden ist. Netzwerk das Signal Ή anstatt B erzeugt, kann erste-
Fig. 5 ist eine schematische Darstellung der Voll- 60 res direkt an die Stelle des letzteren gesetzt werden, addierschaltung, die einen Teil der Erfindung bildet. und es ist nur nötig, die Ausgänge auszutauschen, Einzelne Schaltungsgruppen sind gemäß dem Block- um die ^4V-.B-Ausgänge zu erhalten, diagramm von Fig. 4 gekennzeichnet. Zur Verein- Falls weder ein A- noch ein .B-Eingang vorliegt,
fachung sind einzelne Vorspannungsnetzwerke für wird eine »1« an der oberen Ausgangsklemme von jeden der Transistorkollektoren aus der Zeichnung in 65 Block 21 erzeugt. Dieses Ausgangssignal wird dem Fig. 5 weggelassen worden. Diese Netzwerke bestehen oberen Transistor des Umkehrblocks 22 zugeleitet, aber natürlich an jedem Transistorausgang, wie in der — wie oben besprochen — lediglich eine NPN-Verbindung mit Fig. 1 und 2 besprochen. Version des grundlegenden logischen Blocks von
ίο
Fig. 1 ohne den Transistor 2 ist. Liegt eine »1« an diesem Ausgang vor, wird der obere Transistor von Block 22 leitend und senkt dadurch die Spannung auf seiner Ausgangsleitung. Das Ausgangssignal ist dann die Umkehrung des Eingangssignals. Wenn entweder A oder B am Eingang zur Addierschaltung vorliegt, besteht am oberen Ausgang von Block 21 eine logische »0«. Hierdurch wiederum entsteht ein positives Ausgangssignal an der oberen Klemme von
selbe Effekt liegt vor, wenn die Kollektoren von zwei NPN-Transistoren zusammengeschaltet werden; und zwar bestimmt die Spannung des leitenden Transistors die gemeinsame Ausgangsspannung. In diesem Falle hat jedoch der leitende Transistor ein negatives Potential. Um daher einen Ausgang mit positiver Spannung am gemeinsamen Ausgang von zwei NPN-Transistoren zu erzeugen, die eine logische »1« darstellt, müssen diese beiden Transistoren im Aus
steht eine negative Spannung am Kollektor, die eine logische »0« darstellt. Das Ergebnis dieser Umkehrung besteht in der Erzeugung einer »Oder«-Funktion an den Ausgängen des Blocks.
Der Ausgang AVB der Blocks 20 und 21 wird in gleicher Weise an die beiden Blocks 23 und 24 angelegt. Ein Eingangssignal, das einen Übertrag darstellt, wenn es eine logische »1« ist, wird der Ein-
Block 22, das die logische Funktion A-YB darstellt. io oder nichtleitenden Zustand sein. Da der gemeinsame Daher ist der Block 22 ein Umkehrblock, der ein Ausgangsimpuls positiv oder eine logische »1« nur umgekehrtes Ausgangssignal an seiner oberen Aus- dann ist, wenn die an eine gemeinsame Leitung angangsklemme bei einer Bezugsspannung liefert, um geschlossenen Eingänge jeder die positive Spannung einen logischen Block vom N-Typ richtig anzusteuern. oder logische »1« aufweisen, erfüllt diese Verbin-An seinem unteren Ausgang entsteht lediglich die- 15 dung eine »verdrahtete« Und-Funktion. selbe Anzeige, wie sie seinem Eingang zugeführt wird, Dieser Effekt wird in der Addierschaltung von
aber mit der Bezugsspannung N. In der vorliegenden Fig. 5 verwendet. Der obere Ausgang von Block 22 Schaltung wird dieser Ausgang nicht verwendet. ist »Und«-geschaltet mit dem oberen Ausgang von
Die logischen Blocks 23 und 24 sind NPN-Ver- Block 23, so daß eine positive Anzeige am Eingang sionen des in Verbindung mit Fig. 2 beschriebenen 20 zum Block 25 nur dann entsteht, wenn die angegebene Blocks. In der PNP-Version wurde durch das logische Funktion erfüllt ist. Ebenso ist der untere Leitendwerden des Blocks ein Anstieg der Spannung Ausgang von Block 23 »Und«-geschaltet mit dem am Kollektor erzeugt, der einen »1 «-Ausgang kenn- oberen Ausgang von Block 24 und erzeugt eine posizeichnet. Dadurch konnte eine Und-Funktion aus- tive Anzeige an der gemeinsamen Leitung nur, wenn geführt werden. In der NPN-Version ist es jedoch 25 die zugeordnete logische Funktion vorliegt. Dieser umgekehrt. Wenn der Transistor leitend wird, ent- letztgenannte Ausgang erzeugt, wenn er gemäß der
normalen Technik der Booleschen Algebra erweitert wird, den Summenausgang der Addierschaltung. An Klemme 32 liegt also ein positives Ausgangssignal 30 vor, wenn die Eingangsbedingungen der Signale A und B und des Übertrags entsprechend sind.
Der gemeinsame Ausgangsimpuls der Blocks 22 und 23 wird als Eingangssignal dem Umkehrblock 25 zugeführt. Der Block 25 arbeitet ähnlich wie der gangsklemme 30 des Blocks 23 zugeführt. Ebenso 35 Block 22, aber da er aus PNP-Transistoren besteht, wird eine logische »1« der Eingangsklemme 31 des sind seine Ausgangsspannungen anders. An der Blocks 24 zugeleitet, wenn das Fehlen eines Über- Klemme 34 erscheint jedoch die Umkehrung des Eintrags die von der vorhergehenden Stufe empfangene gangssignals, während an der Klemme 33 die phasen-Anzeige ist. Die Übertrag- und Nicht-Ubertrag-Si- gleiche Version erscheint. Wie aus der Ausweitung gnale haben beide die dritte oder Negatorspannung. 40 der logischen Eingangsfunktionen nach der Boole-Wenn bei Block 23 ein positives Eingangssignal oder sehen Technik hervorgeht, zeigen die Ausgangssignale ein Übertrag der Klemme 30 zugeleitet wird, wird der an den Klemmen 33 und 34 den vor der Schaltung zugeordnete Transistor leitend und verhindert damit erzeugten Übertrag oder Nicht-Übertrag an. das Leitendwerden der anderen beiden Transistoren Aus der Betrachtung der oben beschriebenen
des Blocks. Ein positives Ausgangssignal an einer 45 Schaltung ersieht man, daß damit eine neuartige bider beiden Ausgangsleitungen von Block 23 könnte näre Volladdierschaltung hergestellt worden ist, die also bedeuten, daß ein Übertrag oder C am Eingang aus einer kleinstmöglichen Zahl von Bauelementen für die dritte Spannung vorgelegen hat. Falls kein besteht und nur drei Stufen logischer Verzögerung Übertrag vorliegt, d. h., eine logische »0« an die für die Ausführung der Volladdierfunktion benötigt. Klemme 30 gelegt wird, hat der obere Ausgang nur so Als Teil dieser Addierschaltung wird eine neuartige dann eine positive Spannung, wenn kein AVB an »Oder-Aber «-Schaltung beschrieben, die nur eine seinen Eingang angelegt wird. Der obere Ausgang gibt Verzögerungsstufe für die Erzeugung ihrer Funktion dann die vollständige logische Funktion C+ZV-Z? ab. benötigt. Die Einsparung an Bauteilen entsteht durch Umgekehrt ist der untere Ausgang positv, wenn die Verwendung der dritten Spannung oder der der Eingang AVB seine der logischen »1« entspre- 55 Negatoroperation der Schaltung, wodurch die logichende Spannung hat, was zu dem Ausgang C+AVB sehen Funktionen der einzelnen logischen Blocks so führt. Ähnlich arbeitet der Block 24, nur ist das Ein- verändert werden, daß eine bessere Schaltung entgangssignal an der Klemme 31 eine »1« bei Nicht- steht. Außer der Ausführung der Volladdierfunktion vorliegen eines Übertrags. Das führt zu denselben liefert die Schaltung die AusgängeA-B und AVB Funktionen wie im Block 23, nur ist das erste Glied 60 ZUr Verwendung als Teil des Übertrag-Vorbereitungsjedes Ausgangs ein Γ. Der Ausgang des unteren merkmale, das in Ketten von reihenweiser Addition Transistors von Block 24 wird in der Addierschaltung verwendet wird. In diesem Zusammenhang sei ernicht benutzt. wähnt, daß die an den Ausgängen von Block 25 und
Es wurde schon gesagt, daß die gemeinsame Ver- am Summenausgang verwendeten Kopplungsnetzbindung der Ausgänge der beiden Transistoren eines 65 werke vorzugsweise zu dem Typ gehören, der die N-Blocks eine »Oder«-Funktion erzeugt. Das beruht Signale der dritten Spannung liefert. Dadurch könnte darauf, daß der leitende Transistor die Spannung an der Block direkt eine ähnliche Volladdierschaltung seinem gemeinsamen Kollektorpunkt steuert. Der- in der nächsten Additionsstufe treiben.
209 619/275
Wie zu Beginn der vorstehenden Beschreibung erwähnt, ist für die Zwecke der Veranschaulichung eine positive logische Konvention benutzt worden. Dabei wurden die logische »1« und »0« als die positive bzw, die negative Signalspannung definiert. Natürlich könnte auch eine negative Logik verwendet werden. In diesem Falle stellt dann die negativere Spannung die logische »1« und die positive Spannung die logische »0« dar. Der grundlegende N-Block führt eine »Oder«-Funktion und der P-Block die »Und«- Funktion bei der negativen Logik aus. Die vollständige Volladdierschaltung kann also veranlaßt werden, mit negativer Logik zu arbeiten, indem einfach die Transistortypen und die Spannungspolaritäten, die in Fig. 5 gezeigt sind, umgekehrt werden. Der PNP-Block von Fig. 2 kann dann als »positives« »Und« oder als »negatives« »Oder« und der NPN-Block ebenso als »negatives« »Und« oder als »positives« »Oder« charakterisiert werden.
Bei der Beschreibung von Fig. 2 wurde angedeutet, daß die logische Vielseitigkeit des in der Zeichnung gezeigten logischen Blocks erhöht werden könnte durch die Parallelschaltung zusätzlicher Transistoren mit den Transistoren 1 und 2. In einer solchen Anordnung können sowohl zusätzliche Eingangssignale von der dritten Spannung als auch zusätzliche Eingangssignale der Normalspannung vorgesehen sein.
Eine weitere Erhöhung der logischen Vielseitigkeit der Schaltung von Fig. 2 läßt sich erreichen durch Veränderung der Betriebsart des Transistors 3. In der vorstehend beschriebenen Schaltungsanordnung ist die Basis 3 b des Transistors an eine Bezugs-Urspannung gelegt. Dieser Transistor wird also nur dann leitend, wenn keiner der anderen Transistoren des Blocks leitend ist. Wenn jedoch eine zusätzliche Eingangssignalquelle mit dem Transistor 3 gekoppelt wird, kann dessen leitender Zustand so abgeändert werden, daß der resultierende Ausgang des Blocks dadurch verändert wird. Zum Beispiel können die Eingangssignale so angeordnet sein, daß in dem einen Zustand der Transistor auf den Bezugspegel vorgespannt wird, wodurch er arbeitet, wie oben beschrieben, und daß er in einem anderen Zustand unter Ausschluß des Transistors 2 leitend wird. Das Eingangssignal kann so geändert werden, daß mehrere verschiedene Betriebsbedingungen entstehen.

Claims (2)

PATENTANSPRÜCHE:
1. Schaltung zur Bildung der »Oder-Aber«- Funktion aus zwei Eingangssignalen, dadurch ge kennzeichnet, daß drei Transistoren (1, 2, 3) mit ihren Emittern (le, Ie, 3e) an eine Urstromquelle (4„ 5) angeschlossen sind, daß der Basis (3 b) eines ersten Transistors eine konstante Vorspannung einer solchen Größe erteilt wird, der zufolge er den gesamten Urstrom zieht, wenn die übrigen Transistoren sperren, daß wenn an die Basis eines der beiden anderen Transistoren (1 b) ein logisches Signal mit genügender Amplitude (c) gelegt wird, er allein sämtlichen Urstrom zieht ohne Rücksicht darauf, ob gleichzeitig dem anderen der beiden Transistoren (2) ein logisches Signal das Leitendwerden vorschreibt, und daß am Kollektorausgang (9) dieses Transistors die »Oder-Aber«-Funktion abgenommen wird.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Verarbeitung von mehr als zwei Eingangssignalen den beiden anderen Transistoren (1, 2) weitere Transistoren parallel geschaltet sind.
Hierzu 1 Blatt Zeichnungen
© 209619/275 7.62
DEJ19725A 1960-04-14 1961-04-11 Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen Pending DE1132968B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22179A US2994852A (en) 1960-04-14 1960-04-14 Decoding circuit
US22289A US3099753A (en) 1960-04-14 1960-04-14 Three level logical circuits

Publications (1)

Publication Number Publication Date
DE1132968B true DE1132968B (de) 1962-07-12

Family

ID=26695626

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ19725A Pending DE1132968B (de) 1960-04-14 1961-04-11 Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen

Country Status (5)

Country Link
US (2) US3099753A (de)
DE (1) DE1132968B (de)
FR (2) FR1278866A (de)
GB (1) GB935221A (de)
NL (1) NL263602A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3210528A (en) * 1962-06-18 1965-10-05 Magill Binary coded ternary computer system
US3508033A (en) * 1967-01-17 1970-04-21 Rca Corp Counter circuits
US3628000A (en) * 1968-04-18 1971-12-14 Ibm Data handling devices for radix {37 n{30 2{38 {0 operation
US4494017A (en) * 1982-03-29 1985-01-15 International Business Machines Corporation Complementary decode circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL195088A (de) * 1954-02-26
GB789166A (en) * 1954-11-15 1958-01-15 Ncr Co Improvements in or relating to electronic arithmetic units
US3015734A (en) * 1956-10-18 1962-01-02 Navigation Computer Corp Transistor computer circuit
US2898479A (en) * 1957-06-28 1959-08-04 Hughes Aircraft Co Clock pulse circuit for transistor flip-flop
US2966305A (en) * 1957-08-16 1960-12-27 Ibm Simultaneous carry adder
US2870348A (en) * 1957-12-16 1959-01-20 Ibm System for selectively energizing one of three circuits responsive to variation of two conditions

Also Published As

Publication number Publication date
NL263602A (de) 1964-05-25
FR79583E (de) 1963-03-29
US2994852A (en) 1961-08-01
FR1278866A (fr) 1961-12-15
GB935221A (en) 1963-08-28
US3099753A (en) 1963-07-30

Similar Documents

Publication Publication Date Title
DE2414917C2 (de) Leseverstärker
DE3039131C2 (de) Verstärker
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2514462B2 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2204437A1 (de) Ternäre logische Schaltung
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE1132968B (de) Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen
DE1906757A1 (de) Schaltung zur Realisierung des sogenannten exklusiven ODER
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE1035942B (de) Koinzidenz-Schaltkreise mit Transistoren
DE1918873A1 (de) ECL-Schaltkreis
DE2518861B2 (de) Nichtsättigende Logikschaltung
DE2413147C3 (de) Impulsformer
DE1096087B (de) Binaerer Reihenaddierer
DE1287128B (de) Logische Schaltung mit mehreren Stromlenkgattern
DE1774831A1 (de) Schaltung zur alternativen Verwendung als Absolutverstaerker oder Multiplizierer
DE3309396A1 (de) Schaltungsanordnung zur pegelanpassung
DE1039768B (de) Logisches magnetisches Element
DE1537556B2 (de) Analog digital stufenumsetzer
DE1080329B (de) Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer
DE1158291B (de) Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen
DE1135039B (de) Kippschaltung mit einem Transistorsystem
DE2002578A1 (de) Multistabile Schaltung
DE1169514B (de) Grundschaltungen zur logischen Verknuepfung und Speicherung von Informationen