DE2509732B2 - Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale - Google Patents

Description

aus J, Sei. Instrum. 1966, VoL 43, Seiten 165 bis 168, Dabei handelt es sich jedoch um einen Analog-Multiplizierer für den eine obere Grenzfrequenz von 10 MHz angegeben ist, so daß er weder zur Verknüpfung von Binärsignalen noch zum Aufbau einer Schaltungsanordnung geeignet erscheint, die eine besonders hohe Arbeitsgeschwindigkeit hat

Der Erfindung liegt die. Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß sie als integrierte Schaltung aufbaubar ι υ ist, die mit einer sehr hohen Geschwindigkeit arbeiten kann, wie sie für die Verarbeitung umfangreicher Datenfolgen in Realzeit benötigt wird. Hierzu ist nicht nur eine hohe Geschwindigkeit des Vergleichs, sondern auch eine schnelle Programmierbarkeit dei geforderten Obereinstimmung zwischen den zu vergleichenden Signalgruppen erforderlich. Gleichzeitig soll die Forderung erfüllt sein, daß die Schaltungsanordnung ein gutes Signal-Rauch-Verhältnis besitzt und einen möglichst geringen Leistungsbedarf hat

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß die Schalteinheiten von an sich bekannten Transistor-Multiplizierern gebildet werden, die derart ausgelegt sind, daß sie in Abhängigkeit davon, ob die beiden zugeführten Bits gleiche oder verschiedene Zustände haben, an dem einen oder dem anderen Ausgang einen Schaltstrom mit einem vorbestimmten Wert /0 erzeugen, daß mit den Transistoren der Multiplizierer Ruhestrom-Injektionskreise gekoppelt sind, welchen eine die Sperrung der Transistoren verhindernde Diodenanordnung umfassen, das mehrere Transistor-Schaltstufen mit je zwei Ausgängen vorhanden sind, die in Abhängigkeit von einem zugeführten digitalen Steuersignal an einem ihrer beiden Ausgänge einen Schaltstrom mit einem vorbestimmten Wert π I₀ κ liefern, wobei π eine ganze Zahl ist, daß die einen und die anderen Ausgänge der Transistor-Multiplizierer und der Transistor-Sichaltstufen jeweils zueinander parallel geschaltet und zu einem Satz der Ausgänge noch eine den Strom 0,5 I₀ liefernde konstante Stromquelle parallel geschaltet ist, daß die Summierschaltung zwei Transistoren in Basisschaltung aufweist, deren Emitter mit den ersten bzw. zweiten Ausgängen der parallelgeschalteten Transistor-Multiplizierer und Transistor-Schaltstufen und deren Kollektoren mit je einem von zwei Widerständen verbunden und, und daß die Kollektoren der Transistoren mit jeweils einem der Eingänge eines Differenzverstärkers sowie durch ein paar gegensinnig geschalteten Dioden miteinander verbunden sind. to

Die Erfindung besteht demnach in einer Kombination von Merkmalen, die zusammenwirken, um sowohl die hohe Arbeitsgeschwindigkeit als auch die gewünschte Betriebssicherheit und den gewünschten Leistungsbedarf zu erzielen. Die verwendeten Transistor-Multipii- >5 zierer sind so ausgelegt, daß sie an dem einen oder dem anderen Ausgang einen Schaltstrom mit einem vorbestimmten Wert /0 erzeugen, wodurch eindeutige Schaltzustände gewährleistet sind. Durch die Anwendung von Ruhestrom-Injektionskreisen wird ein voll- m ständiges Sperren der Transistoren verhindert, wodurch für ein sehr schnelles Ansprechen der Transistor-Multiplizierer Sorge getragen wird. Die spezielle Ausbildung der Referenzstromquelle in Form von Transistor-Schaltstufen in Verbindung mit der Konstantstromstufe »5 gewährleistet eine sehr schnelle Programmierbarkeit der Schaltungsanordnung unter Vermeidung von zweideutigen Zuständen. Von besonderer Bedeutung ist auch die Anordnung der Transistoren der Summierschaltung, die dafür Sorge tragen, daß die Ausgangsleitungen der Transistor-Multiplizierer und -Schaltstufen ungeachtet des Spannungsabfalles an den Ausgangs-Widerständen auf einem wenigstens annähernd konstanten Wert bleiben, der durch den Spannungsabfall an der Basis-Emitter-Diode dieser Transistoren gegeben ist Endlich trägt auch die Anordnung des Diodenpaares am Eingang des Differenzverstärkers zu dem angestrebten Erfolg bei, weil hierdurch die am Eingang des Differenzverstärkers anstehende Spannung begrenzt und damit ein Obersteuern dieses Verstärkers verhindert wird. Auch hierdurch wird die hohe Arbeitsgeschwindigkeit des Korrektors gewährleistet Gerade diese Maßnahmen im Summierkreis haben aber zur Folge, daß wegen der bei Ansprüchen der Dioden veränderten Stromverteilung eine echte Summierung der Korrelationsprodukte nicht mehr eintritt sondern nur das Über- oder Unterschreiten eines Schwellenwertes festgestellt wird. Dieser Schwellenwert wird wiederum nicht etwa einem Eingang des Differenzverstärkers zugeführt, sondern es wird durch die Differenzstromquelle dafür Sorge getragen, daß allein die Polarität der am Eingang des Differenzversiärkers auftretenden Spannung für das Ober- oder Unterschreiten des Schwellenwertes charakteristisch ist

Der Aufbau der erfindungsgemäßen Schaltungsanordnung ist demnach durch die ausschließliche Verwendung von Differenzkreisen gekennzeichnet die eine bedeutende Verbesserung der Betriebseigenschaften der Schaltungsanordnung zur Folge hat, insbesondere eine Verbesserung des Signal-Rausch-Verhältnisses sowie eine Senkung des Leistungsbedarfes. Bei der erfindungsgemäßen Schaltungsanordnung werden von den Schalteinheiten, welche die parallelen Binärsignale vergleichen, ebenso Differenzströme erzeugt wie von der programmierbaren Differenzstromquelle, und es werden diese Differenzströme zur Steuerung eines Differenzverstärkers benutzt

Die Erfindung wird im folgenden anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben und erläutert Es zeigt

F i g. 1 das vereinfachte Schaltbild eines Schwellenwertindikators nach der Erfindung,

F i g. 2 ein Diagramm zur Erläuterung der Schaltfunktionen, die der Schwellenwertindikator ausführt

F i g. 3 das Blockschaltbild eines Teiles einer datenverarbeitenden Anlage, die einen Schwellenwertindikator enthält zur Erläuterung der Signalverbindungen zum Schwellenwertindikator,

F i g. 4 das Schaltbild einer Kaskode-Schalteinheit des Schwellenwertindikators nach F i g. 1 und

F i g. 5 das Schaltbild einer zweiten Ausführungsform eines Schwellenwertindikators.

Der Aufbau und die Wirkungsweise des erfindungsgemäßen Schwellenwertindikators wird leichter verständlich, wenn zunächst Fig.2 betrachtet wird, die veranschaulicht, wie zwei parallele Gruppen f(x) und g(x) binärer Sign;.Ie verglichen werden können, um ein Ausgangssignal zu liefern, das anzeigt ob die Anzahl einander entsprechender Bits der beiden Gruppen, die den gleichen binären Zustand haben, eine vorbestimmte Anzahl überschreitet oder nicht Wie dargestellt, werden einander entsprechende Bits aus beiden Gruppen als Eingangssignal einer Gruppe 10 von Verknüpfungsgliedern zugeführt so daß jedes Verknüpfungsglied zwei Bits empfängt, nämlich eines von jeder Gruppe. Beispielsweise werden die ersten Bits f\ und g\

jeder Gruppe dem Verknüpfungsglied 11 und die letzten Bits /Ίο und gto dem Verknüpfungsglied 20 zugeführt. Die Verknüpfungsglieder der Gruppe 10 bilden eine Äquivglenz-Verknüpfung und sind in F i g. 2 durch das Symbol »^s« gekennzeichnet. Beispielsweise bewirkt das Glied 11 die Verknüpfung /j * gt. Die Verknüpfungsglieder der Gruppe 10 liefern einen Einheitsstrom, wenn die beiden zugeführten Binärsignale den gleichen Zustand haben, und im wesentlichen keinen Strom, wenn die zugeführten Signale verschiedene Zustände aufweisen. Die Ausgangssignale der Verknüpfungsglieder der Gruppe 10 werden in einer Summierschaltung 22 summiert, die den Summenstrom einem Komparator 24 zuführt. Der andere Eingang des Komparator 24 ist ein Schwellensignal T. Das Ausgangssignal des Komparators ist auf einem hohen Pegel oder im Wahr-Zustand, wenn der von der Summierschaltung 22 gelieferte Summenstrom das Schwellensignal T überschreitet.

7,5fachen Wert des von den einzelnen Verknüpfungsgliedern der Gruppe 10 gelieferten Einheitsstromes gesetzt werden. In diesem Fall liefert der Komparator 24 ein Ausgangssignal mit hohem Pegel, wenn acht oder mehr einander entsprechende Bits der parallelen Gruppen f(x) und g(x) binärer Signale den gleichen binären Zustand haben. Infolgedessen liefert der Komparator 24 ein Ausgangssignal F mit hohem Pegel,

]f(x)g(x)dx<T.

Die in F i g. 1 dargestellte Ausführungsform eines Schwellenwertindikators umfaßt eine Anzahl Kaskode-Schalteinheiten 31,32... 40, von denen jede ein binäres Eingangssignal von einer der beiden parallelen Gruppen binärer Signale empfängt. Die beiden Signale, eines von jeder Gruppe, deren binäre Zustände miteinander zu vergleichen sind, werden der gleichen Kaskode-Schalteinheit zugeführt. Beispielsweise werden die ersten Bits der parallelen Gruppen f(x) und gfx), nämlich Z₁ und g\, als Eingangssignale der Kaskode-Schalteinheit 31 zugeführt. Die zweiten Bits f₂ und g₂ werden der zweiten Kaskode-Schalteinheit 32 und die letzten Bits /io und gto der Kaskode-Schalteinheit 40 zugeführt.

Alle Kaskode-Schalteinheiten 31 bis 40 haben den gleichen Aufbau und arbeiten in der gleichen Weise, so daß nur eine Kaskode-Schalteinheit 31 im einzelnen beschrieben zu werden braucht. Obwohl in F i g. 1 nur Kaskode-Schalteinheiten 31, 32 und 40 schematisch bzw. in Blockform dargestellt sind, versteht es sich, daß für das dargestellte Beispiel der Signalgruppen f(x) und g(x) identische Kaskode-Schalteinheiten 33 bis 39 vorhanden sind.

Wie für die Kaskode-Schalteinheit 31 im einzelnen dargestellt, enthält jede Kaskode-Schalteinheit Transistoren 41 bis 46, die zu einer solchen Stromschalteinrichtung verbunden sind, daß ein Schaltstrom I₀ derart durch den von diesen Transistoren gebildeten »Baum« gesteuert wird, daß eine Antivalenz-Verknüpfung, also f\⁹g\, verwirklicht wird. Wenn beispielsweise die Signale g\ und f\ den gleichen binären Zustand haben, wird der Schaltstrom I₀ auf einer Leitung 26 geführt Haben die Signale /i und g\ verschiedene binäre Zustände, fließt der Schaltstrom /₀ über die Leitung 28. Im einzelnen fließt der Schaltstrom k, wenn die Signale ft und g\ beide auf hohem Pegel sind, von der Leitung 26 über die Transistoren 45 und 46 sowie eine Diode 52 zu einer Stromquelle 48. Sind die Signale /i und g, beide auf niedrigem Pegel, so fließt der Schaltstrom k von der Leitung 26 über die Transistoren 42 und 43 und eine Diode 50 zu der Schaltstromquelle 48. Wenn dagegen das Signal U hoch und das Signal g\ niedrig ist, wird der Schaltstrom /₀ von der Leitung 28 über die Transistoren 41 und 43 und die Diode 50 zu der Schaltstromquelle 48 geleitet, und es fließt der Schaltstrom I₀ von der Leitung 28 über die Transistoren 44 und 46 und die Diode 52 zur Schaltstromquelle 48, wenn das Signal /i niedrig und das Signal g\ hoch ist

'o Das Signal f\ wird den Basen der Transistoren 41 und 45 über einen Transistorkreis 47 und das Signal g\ der Basis des Transistors 43 über einen Transistorkreis 49 zugeführt. Ein Spannungspegelschieber 51 verschiebt die von ihm übertragenen Signale in den Spannungsbereich, der für die Steuerung des Transistors 43 bevorzugt wird. Der Aufbau des Spannungspegelschiebers 51 ist in F i g. 4 im einzelnen dargestellt
Die Spannungsquelle 54 ist so gewählt, daß dann.

wenn da» oignäi i\ iiicufig isi, uci Soi'iaiisiruiii /o über einen der Transistoren 42 oder 44 fließt, je nach dem Zustand der Transistoren 43 und 46. Die Spannungsquelle 56 ist so gewählt, daß der Schaltstrom k während der Zeit durch den Transistor 46 fließt während der das Signal g] hoch ist In der Zeichnung ist allgemein eine

2"> Spannungsquelle durch ein von einem Kreis umgebenes V und eine Stromquelle durch einen von einem Kreis umgebenen Pfeil veranschaulicht

Die S i'omquellen 58 und 60 sorgen in Verbindung mit den Dioden 50 und 52 für einen kleinen Ruhestrom, der die Transistoren der Kaskode-Schalteinheiten durchfließt, so daß alle Transistoren stets in einem aktiven Bereich arbeiten und nicht zwischen aktiven und Sperrzuständen wechseln. Wenn Transistoren im aktiven Arbeitsbereich bleiben und Schaltstößen ausge-

^J5 setzt werden, so werden die mit den Emitter-Basis- und Kollektor-Basis-Übergängen verbundenen parasitären Kapazitäten nicht in dem gleichen Maße geladen und entladen, wie es sonst der Fall wäre. Weiterhin wird, wenn die Transistoren leitend bleiben, die Zeit zur Ausbildung eines Minoritäts-Profils im Basisbereich des Transistors reduziert. Infolgedessen wird die Signallaufzeit verkürzt Weiterhin ist zu bemerken, daß durch Zuführen eines Ruhestromes zu den unteren Stufen, also den Transistoren 43 und 46, die Schaltfunktion des unteren Stromschalters verbessert wird. Hierdurch wird die sonst etwas größere Verzögerung in der unteren Schaltstufe reduziert und eine bessere Symmetrie des Betriebs der oberen und unteren Stufen erzielt. Die zuletzt genannten beiden Faktoren reduzieren in

Verbindung mit den Wirkungen des Ruhestromes auf

die Transistoren der oberen Stufen der Kaskode-Si_.ialteinheit 10 den störenden »Kaskode-glich« (cascode glich), der bei anderen Schalteinheiten angetroffen wird.

Die Wirkungsweise der beiden Dioden 50 und 52

besteht darin, entweder das Fließen eines Schaltstromes /o von der Schaltstromquelle 48 freizugeben oder zu sperren, wie es durch den Zustand der Eingangssignale bestimmt wird. Wenn eine dieser Dioden gesperrt ist und das Fließen des Schaltstromes k verhindert fließt trotzdem Strom von der zugeordneten Ruhestromquelle 58 oder 60 über den Emitter des Transistors der unteren, nichtleitenden Schaltstufe und hält dadurch den Transistor eingeschaltet, so daß die obenerwähnten Vorteile erzielt werden. Weiterhin sei erwähnt daß der Ruhestrom, der die Transistorstufe des unteren Stromschalters durchfließt, der keinen Schaltstrom k führt über den Kollektor dieses Transistors dem gemeinsamen Emitterpunkt des zugeordneten oberen

Stromschalters zuführt Dadurch werden auch die Transistoren des oberen Stromschalters stets im aktiven Bereich gehalten, was mit der oben behandelten Verbesserung der Eigenschaften verbunden ist Für sehr schnell arbeitende Vorrichtungen werden für die Dioden 50 und 52 vorzugsweise Schottky-Dioden verwendet

In Reicher Weise wird ein Schaltstrom der Größe I₀ auf der Leitung 26' geführt, wenn die der Kaskode-Schalteinheit 32 zugeführten Signale gi und h den gleichen Bintrzustand haben. Haben diese Signale entgegengesetzte Binärzustände, wird der Schaltstrom auf der Leitung 28' geführt Wie oben angegeben, ist die Wirkungsweise aller Kaskode-Schalteinheiten identisch und es wird demgemäß auch die Kaskode-Schalteinheit 40 auf einer Leitung 26" führen, wenn die zugeführten Signale /io und g\o den gleichen binären Zustand haben, während der Strom auf einer zweiten Ausgangsleitung 28" geführt wird, wenn die zugeführten binären Signale von entgegengesetztem Zustand sind.

Wie F i g. 1 weiter zeigt werden die Schaltströme auf den Ausgangsleitungen 28 der Kaskode-Schalteinheiten parallel dem Emitter eines Transistors 64 zugeführt, der in Basisschaltung betrieben wird. Der Kollektor dieses Transistors ist mit dem positiven Eingang eines Differenzverstärkers 24' mit hohem Verstärkungsfaktor verbunden. Die Ausgangsleitungen der Kaskode-Schalteinheiten, welche die Bezugsziffer 26 tragen, werden parallel dem Emitter eines ebenfalls in Basisschaltung betriebenen Transistors 66 zugeführt dessen Kollektor mit chm negativen Eingang des Differenzverstärkers 24' verbunden ist

In F i g. 1 ist der Strom, der den Kaskode-Schalteinheiten 31 bis 40 von dem in Basisschaltung betriebenen Transistor 64 zugeführt wird, mit h\ bezeichnet Entsprechend ist der Strom, der den Kaskode-Schalteinheiten 31 bis 40 von dem in Basisschaltung betriebenen zweiten Transistor 66 zugeführt wird, mit hi bezeichnet Bei dem Differenzverstärker 24' kann es sich um jede geeignete Einrichtung handeln, die ein Ausgangssignal mit einem ersten vorgegebenen Pegel liefert wenn das ihrem Eingang 69 zugeführte Signal positiver ist als das ihrem Eingang 69" zugeführte Signal. Wenn die Widerstände 63 und 65 den gleichen Wert haben und außerdem der den Transistor 66 durchfließende Strom I_x größer ist als der den Transistor 64 durchfließende Strom Iy, ist das Ausgangssignal des Verstärkers 24' positiv, was im folgenden gelegentlich als Wahr-Zustand bezeichnet wird.

Dioden 61 und 67 begrenzen die Maximalspannung, die zwischen den Klemmen 69 und 69' des Verstärken 24' auftreten können, so daß vergrößerte Signallaufzeiten vermieden werden, die durch eine Obersteuerung des Verstärkers 24' bedingt sein könnten. Wie im folgenden noch erläutert wird, liefert eine programmierbare Differenzstromquelle 70 eine Spannungsverschiebung um 0,5 k, um den mehrdeutigen Fall I_x — l_y zu vermeiden.

Die in Fig. 1 rechts dargestellte, programmierbare Differenzstromquelle 70 enthält Schaltkreise 71,72 und 73, die so angeordnet sind, daß der erste Ausgang aller Schaltkreise dem Emitter des in Basisschaltung betriebenen Transistors 64 parallel geschaltet sind, wahrend die zweiten Ausgänge der Schaltstufen dem Emitter des anderen in Basisschaltung betriebenen Transistors 66 psrsOs! geschaltet sind. Die Werte der Stromquellen in den Schaltstufen können Vielfache des Schaltstromes Jb der Kaskode-Schalteinheiten 31 bis 40 sein. Beispielsweise können die Schaltkreise 71,72 und 73 Ströme mit den Werten 2⁰JJ₁,2¹^ und 2²Z₀ schalten, um eine digitale Programmierung des Schwellenwertes zu ermöglichen. Eine Stromquelle 75 liefert einen Verschiebestrom von 0,5 k, um Mehrdeutigkeiten bei dem Schwellenwertvergleich zu vermeiden. Hierzu sei bemerkt, daß dann, wenn alle Stromquellen auf ganze Vielfache des Stromes k eingestellt sind, ausgenommen die Stromquelle 75, dann können /«und //niemals gleich sein.

Beim Betrieb des Schwellenwertindikators nach F i g. 1 wird ein Ausgangssignal im Wahr-Zustand vom Verstärker 24' geliefert wenn die Anzahl einander entsprechender binärer Bits in den beiden Signalgruppen f(x) und g(x), welche den gleichen binären Zustand haben, die Anzahl derjenigen Bits, deren Zustand verschieden ist um die Größe des Schwellenwertes Oberschreiten. In F i g. 1 ist der programmierte Strom, welcher den Transistor ΛΛ HiirrhflinBt. mit /-. b?Z?!Chnet Der programmierte Strom, der den Transistor 66 durchfließt ist/p 2-

Der eingestellte Schwellenwert ist l_pi-l_p\. Wenn beispielsweise bei dem Schwellenwertindikator nach F i g. 1 die Schwellenwert-Steuersignale Zo, Z\ und Zi

2^r> zur Programmierung der Schaltkreise 71,72 und 73 die Werte 0,1 und 0 haben, dann ist l_Pi-l_p\ — 2,5 Z₀, so daß /ei den Strom Λ-2 um den Wert 3 h überschreiten muß, wenn der Verstärker 24' ein Ausgangssignal im Wahr-Zustand liefern solL Anders ausgedrückt müssen die zugeführten binären Signalgruppen F(x) und g(x) wenigstens drei Sätze einander entsprechender Bits mit gleichem binären Zustand mehr aufweisen als Sätze einander entsprechender Bits mit verschiedenem Zustand vorhanden sind. Wenn als zweites Beispiel für

J5 eine Programmierung des Schwellenwertes mittels der Schaltkreise 71,72 und 73 die Signale Z₀, Z₁ und Z₂ alle den Wert 0 haben, dann ist l_pi—I_p\ — 6,5 k. Für diesen Schwellenwert müssen die Signalgruppen f(x) und g(y) mindestens sieben Sätze einander entsprechender Bits mit gleichem binären Zustand mehr aufweisen als solche Sätze mit Bits mit entgegengesetztem Zustand vorhanden sind.

Die vorstehende Beschreibung der Wirkungsweise der programmierbaren Differenzstromquelle nach F i g. 1 läßt leicht erkennen, daß durch richtige Wahl der Größe der Stromquellen in den Stufen der Differenzstromquelle und die Anzahl der programmierbaren Stufen der Schwellenwert für den Schwellenwertindikator nach Fig. 1 digital auf jeden gewünschten Wert

so eingestellt werden kann.

In welcher Weise die Signalgruppen f(x) und g(x) und die Schwellenwert-Programmiersignale dem Schwellenwertindikator nach Fig. 1 zugeführt werden, ist in Fig.3 veranschaulicht Die Anordnung nach Fig.3 umfaßt ein mehrstufiges Schieberegister 80, das zur Aufnahme der Signalgruppe /ßrj bestimmt ist, die in das Schieberegister seriell eingegeben wird. Jede Stufe des Schieberegisters 80 ist über ein zugeordnetes UND-Glied, wie beispielsweise das UND-Glied 82 für das Bit /[, mit einer zugeordneten Kaskode-Schalteinheit des programmierbaren SchweUenwertinfikators 21 verbunden. In gleicher Weise wird eine zweite Gruppe paralleler Binärsignale g(x) seriell in ein Schieberegister 83 gegeben, dessen Stufen Ober UND-Glieder, wie dem UND-Glied 86 für das erste Bit g\, mit der entsprechenden Kaskode-SchalltSiübcii des Schweilenwertindikators 21 verbunden ist Gemäß der Betriebsweise der Anordnung nach Fig.3 werden die binären

Signalgruppen f(x)und g(x)in die Schieberegister 80 und 83 in Abhängigkeit von Taktsignalen eingegeben. Nach dem vollständigen Eingeben der Signalgruppen werden die entsprechenden Bits jeder Signalgruppe der zugeordneten Kaskode-Schalteinheit des Schwellenwertindikators 21 in Abhängigkeit von einem Abtastsignal zugefflhrt, das an die Steuerleitungen 88 und 89 angelegt wird, tis sei erwähnt, daß die anhand Fig.3 erläuterte Technik der Signaleingabe und -übertragung nur ein Beispiel für die Signalzuführung zu dem programmierbaren Schwellenwertindikator 21 ist und daß statt dessen eine Vielzahl anderer, geeigneter Anschlußtechniken benutzt werden kann, wie es der Fachmann leicht erkennt

F i g. 4 zeigt die Kaskode-Schalteinheit 31 nach F i g. 1 mehr im einzelnen. Wie Fig.4 erkennen läßt, umfassen die Stromquellen 60,48 und 58 Transistorstufen, die von einem zugeordneten Referenzstromkreis gesteuert werden, der einen Transistor 29 enthält Der Transistor 29 ist als Diode geschaltet und dient dazu, Schwankungen in den Parametern der in den Stromquellen 60, 48 und 58 verwendeten Transistoren auszugleichen. Der Spannungspegelschieber 51 weist einen Transistor 25 und Widerstände auf, welche den Emitter mit der Basis und die Basis mit dem Kollektor so verbinden, daß die gewünschte Spannungspegelverschiebung von beispielsweise 1,2 V erzielt wird. Die Stromquellen 59 und 27 der Kaskode-Schalteinheit nach Fig. 1 enthalten gemäß F i g. 4 große Widerstände 27 und 59, die an eine negative Spannung -V angeschlossen sind.

Bei der in F i g. 5 dargestellten Ausführungsform eines programmierbaren Schwellenwertindikators gehören Transistor-Widerstands-Kombinationen 90 und 91 zu Stromquellen, die mit den Kollektoren der in Basisschaltung betriebenen Transistoren 64 und 66 verbunden sind. Eine Bezugsstromstufe 93 steuert die Stromquellen in der Weise, daß diese Stufen Ströme vorbestimmter Weise liefern. Wenn die Schaltungsanordnung beispielsweise N Kaskode-Schalteinheiten umfaßt, dann können die Ströme /ι und h jeweils den Wert Mo/2 haben. Dioden 61 und 67 dienen dazu, die Maximalspannung zwischen den Knotenpunkten 92 und 94 auf einem vorbestimmten Wert zu halten, der beispielsweise - 0,8 V betragen kann.

Bei der Ausführungsform nach Fig.5 ist eine Verschiebestromquelle 75' vorgesehen, die einen Verschiebestrom k liefert Das Ausgangssignal eines Emitterfolgers 96 i3t wahr, wenn hi-h\ gleich oder größer ist als Ip₂-Ipν Das Ausgangssignal Feines als Emitterfolger geschalteten Transistors 98 ist das Komplement de£ von dem Transistor 96 gelieferten Signals. Es sei darauf hingewiesen, daß bei der Ausführungsforin nach Fig.5 die Transistor-Widerstands-Kombinat ionen 90 und 91 mit der die Dioden 61 und 67 enthaltenden Schaltungsanordnung so zusammenwirken, daß die Funktion eines Komparator 24 entsteht, ohne daß eine spezielle Komparator-Schaltung verwendet werden müßte.
F i g. 5 zeigt weiter im einzelnen eine Schwellenwert-

in Programmierstufe 73, die eine einen Transistor 97 aufweisende Stromquelle enthält, die von einer Referenzstromquelle gesteuert wird, die einen als Diode geschalteten Transistor 95 umlaßt Die anderen Stufen der Differenzstromquelle 70 wie beispielsweise die Stufen 7t und 72, können in der gleichen Weise aufgebaut sein wie die beschriebene Stufe 73. Für alle Schwellenwert-Programmstufen kann die gleiche Bezugsstromquelle benutzt werden. Der Emitterwiderstand in den Schwellenwert-Programmstufen ist so gewählt, daß die einzelnen Stufen den gewünschten Strom liefern, beispielsweise 2%, 2' Z₀,2²Z₀ usw.

Wie oben angegeben, enthält der Schwellenwertindikator 21 eine Differenzstromanordnung mit einer Diodenanordnung zur Injektion eines Ruhestromes in jeder der Kaskode-Schalteinheit 31 bis 40, eine Differenzstrom-Programmierung zum digitalen Programmieren des Schwellenwertes, in Basisschaltung betriebene Transistorstufen zur Bildung der Summe der von den Kaskode-Schalteinheiten und den Programmierstufen gelieferten Differenzströme. Diese Technik trägt zu der erhöhten Arbeitsgeschwindigkeit der programmierbaren Schwellenwertindikatoren nach der Erfindung bei, die für eine Ausführung als vollintegrierte Schaltungen geeignet sind.

Obwohl nur eine begrenzte Anzahl von Ausführungsformen der Erfindung beschrieben und dargestellt worden ist versteht es sich im Licht der vorstehenden Ausführungen, daß zahlreiche Abwandlungen und Änderungen im Rahmen der Erfindung möglich sind, die der Fachmann leicht erkennt Obwohl bei dem dargestellten Ausführungsbeispiel eine Gruppe von Kaskode-Schalteinheiten benutzt worden ist die zehn solcher Einheiten umfaßt versteht es sich, daß die Erfindung keineswegs auf eine bestimmte Anzahl von Kaskode-Schalteinheiten beschränkt ist Je nach der beabsichtigten Anwendung kann der erfindungsgemäße Schwellenwertindikator jede beliebige Anzahl von Kaskode-Schalteinheiten umfassen. Ebenso kann die Programmiereinheit 70 so viel Stufen aufweisen, wie es für die jeweilige Anwendung am zweckmäßigsten ist

Hierzu 4 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale mit einer Anzahl Schalteinheiten, die je zwei Eingänge, denen jeweils ein Bit einer der beiden Gruppen paralleler Binärsignale zugeführt wird, und je zwei Ausgänge aufweisen und die jeweils in Abhängigkeit davon, ob die beiden ihren Eingängen zugeführten Bits gleich oder verschieden sind, an ihren Ausgängen verschiedene Signale erzeugen, und mit einer mit den Ausgängen der Schalteinheiten gekoppelten, Summierschaltungen umfassenden Vergleichseinrichtung, deren Ausgangssignal anzeigt, ob die Anzahl einander entsprechender Bits in den beiden Signalgruppen, die den gleichen binären Zustand haben, eine vorbestimmte Anzahl überschreitet oder nicht, dadurch gekennzeichnet, daß die Schalteinheiten, von an sich bekannten Transistor-Multiplizierern (Si, 32, 40) gebildet werden, die derart ausgelegt sind, daß sie in Abhängigkeit davon, ob die beiden zugeführten Bits gleiche oder verschiedene Zustände haben, an dem einen oder dem anderen Ausgang (26, 28) einen Schaltstrom mit einem vorbestimmten Wert /o erzeugen, daß mit den Transistoren (41 bis 46) der Multiplizierer (31) Ruhestrom-Injektionskreise (50, 52, 58, 60) gekoppelt sind, weiche eine die Sperrung der Transistoren verhindernde Diodenanordnung (50, 52) umfassen, daß mehrere Transistor-Schaltstufen (71,72,73) mit je zwei Ausgangen vorhanden sind, die in Abhängigkeit von einem zugeführten digitalen Steuersignal an einem ihrer beiden Ausgänge einen Schaltstrom mit einem vorbestimmten Wert η k iefern, wobei η eine ganze Zahl ist, daß die einen und die anderen Ausgänge der Transistor-Multiplizierer (31, 32, 40) und der Transistor-Schaltstufen (71, 72, 73) jeweils zueinander parallel geschaltet und zu einem Satz der Ausgänge noch eine den Strom 0,5 k liefernde Konstantstromquelle (75) parallel geschaltet ist, daß die Summierschaltung zwei Transistoren (64, 66) in Basisschaltung aufweist, deren Emitter mit den ersten bzw. zweiten Ausgängen der parallelgeschalteten Transistor-Multiplizierer (31, 32, 40) und Transistor-Schaltstufen (71, 72, 73) und deren Kollektoren mit je einem von zwei Widerständen (63,65) verbunden sind, und daß die Kollektoren der Transistoren (64,66) mit jeweils einem der Eingänge eines Differenzverstärkers (24') sowie durch ein Paar gegensinnig geschalteter Dioden (61, 67) miteinander verbunden sind.

   Die Erfindung betrifft eine Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale mit einer Anzahl Schalteinheiten, die je zwei Eingänge, denen jeweils ein Bit einer der beiden Gruppen paralleler Binärsignale zugeführt wird, und je zwei Ausgänge aufweisen und die jeweils in Abhängigkeit davon, ob die beiden ihren Eingängen zugeführten Bits gleich oder verschieden sind, an ihren Ausgängen verschiedene Signale erzeugen, und mit einer mit den Ausgängen der Schalteinheiten gekoppelten, Summierschaltungen umfassenden Vergleichseinrichtung, deren Ausgangssignal anzeigt, ob die Anzahl einander entsprechender Bits in den beiden Signalgruppen, die den gleichen binären Zustand haben, eine vorbestimmte Anzahl überschreitet oder nicht.
   Eine solche Schaltungsanordnung ist aus der US-PS

   ■; 32 74 379 bekannL Bei der bekannten Schaltanordnung bestehen die Schalteinheiten jeweils aus einem Spannungsteiler und an dessen Enden angeordneten Schaltern, mit denen die Enden des Spannungsteilers an eine positive bzw. negative Spannung angelegt werden

   ίο können. Die eine Gruppe der zu vergleichenden Binärsignale bestimmt den Zustand der am einen Ende der Spannungsteiler angeordneten Schalter, wogegen die Gruppe der anderen Binärsignale den Zustand der Schalter am anderen Ende der Spannungsteiler bestimmt Sind die einander entsprechenden Bits der beiden Gruppen verschieden, ist nur einer der beiden Schalter der zugeordneten Schalteinheit geschlossen und es erscheint am Mittelabgriff des Spannungsteilers eine positive oder negative Spannung, je nach dem, welches Bit der beiden Gruppen das größere ist Sind dagegen beide Bits gleich, so sind die beiden Schalter einer Schalteinheit entweder offen oder geschlossen und es befindet sich der Mittelabgriff des Spannungsteilers auf einem mittleren Potential, das als indifferent bezeichnet werden kann. Die Mittelabgriffe der Spannungsteiler sind über entgegengesetzt gepolte Dioden mit zwei Ausgängen verbunden, so daß der eine dieser beiden Ausgänge dann Signale führt, wenn die Bits der einen Gruppe größer sind als die Bits der anderen, während die anderen Ausgänge Signale führen, wenn die Bits der anderen Gruppe größer sind als diejenigen der einen Gruppe. Sowohl die Signale an den einen als auch die Signale an den anderen Ausgängen werden jeweils für sich mittels eines Operationsverstär-

   « kers summiert Durch Anlegen eines Vergleichssignals kann festgestellt werden, wie viele Bits der zu prüfenden Gruppe in der einen und in der anderen Richtung von den vorgegebenen Werten abweichen. Darüber hinaus läßt sich durch eine Summieruifg dieser Ergebnisse

   •»ο feststellen, wie viele Bits insgesamt voneinander abweichen. Durch Vergleich mit einem Schwellenwert kann dann noch festgestellt werden, ob die Gesamtzahl der Abweichungen einen zulässigen Wert überschreitet oder nicht

   « Die bekannte Schaltungsanordnung hat den Nachteil, daß beim Vergleich der einander entsprechenden Bits der beiden Gruppen in Abhängigkeit davon, wie die beiden unterschiedlichen Zustände auf zwei verschiedene Bits verteilt sind, verschiedene Ausgangssignale

   '<> erzeugt werden, die getrennt voneinander verarbeitet werden müssen, bevor eine Aussage über die Gesamtzahl unterschiedlicher Bits gewonnen werden kann. Hierdurch wird die bekannte Schaltungsanordnung erheblich kompliziert. Da die endgültige Entscheidung

   ^v> mehrere Vorentscheidungen erfordert, wird darüber hinaus für die Signalverarbeitung eine beträchtliche Zeit benötigt Es wird jedoch für viele Anwendungszwecke eine zunehmende Erhöhung der Geschwindigkeit bei der Signalverarbeitung angestrebt Deshalb besteht ein

   Bedarf an einer solchen Schaltungsanordnung, die sich

   durch eine erhöhte Arbeitsgeschwindigkeit auszeichnet

   Eine Korrelation besteht grundsätzlich in der Bildung

   einer Produktsumme, so daß eine Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale

   *5 unter Anwendung von Multiplizierern zur Bildung der Produkte und Summierern zum Summieren der Produktsignale aufgebaut werden können. Multiplizierer sind in vielfältiger Form bekannt, wie beispielsweise