DE2204437A1 - Ternäre logische Schaltung - Google Patents

Ternäre logische Schaltung

Info

Publication number
DE2204437A1
DE2204437A1 DE19722204437 DE2204437A DE2204437A1 DE 2204437 A1 DE2204437 A1 DE 2204437A1 DE 19722204437 DE19722204437 DE 19722204437 DE 2204437 A DE2204437 A DE 2204437A DE 2204437 A1 DE2204437 A1 DE 2204437A1
Authority
DE
Germany
Prior art keywords
transistors
transistor
current
logic circuit
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722204437
Other languages
English (en)
Inventor
Gerald Adrian Fishkill; Walsh James Leo Hyde Park; N.Y. Maley (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2204437A1 publication Critical patent/DE2204437A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

Dr. phil. G. B. HAGEN 220 A
Patentanwalt
8000 MÜNCHEN-SOLLN
Franz-Hals-Straße 21
Telefon 79 6213
XD 2922 München, 25. Juni 1971
Dr. H./P./sch
International Business
Machines Corporation
Armonk, N.Y. 10504, V. St. A.
Ternäre logische Schaltung
Priorität; 5. Feb. 1971; V. St. Α.; Nr. 112 898
Die Erfindung bezieht sich auf eine ternäre logische Schaltung zur Verwendung in der ternären Algebra. Die ternäre Algebra ist eine solche, bei der die Variablen einen von drei Werten annehmen können im Gegensatz zur Boolschen oder binären Algebra mit nur zwei Werten. In der binären Algebra gibt es vier funktionen von einer einzelnen Variablen, während es in der ternären Algebra siebenundzwanzig Punktionen sind. Von diesen sind vier trivial, drei sind für die logische Geschlossenheit nötig, und die übrigen sind in einem Ausmaß wertvoll, das von der speziellen - Anwendung abhängt .
Schaltungen zur Ausführung der ternären Austauscher-1-Funktion sind bekannt. Die Austauseher-I-Punktion liefert einen Ausgang von 1, wenn der Eingang 1 ist, und einen Ausgang von 2, wenn der Eingang 0 ist, und einen Ausgang von 0, wenn der Eingang 2 ist. Es ist jedoch keine Schaltung zur
Bayerische Vereinsbank München 820993
209836/1053
ID 2922
Ausführung der meisten der anderen sechsundzwanzig ternären logischen Funktionen einer einzelnen Variablen bekannt.
Es ist daher Aufgabe der Erfindung, eine Schaltung zur Ausführung aller siebenundzwanzig ternären logischen Funktionen einer einzelnen Variablen zu schaffen.
Diese Aufgabe wird durch eine ternäre logische Schaltung gelöst, die sich gemäß der Erfindung dadurch kennzeichnet, daß ein Eingangsknotenpunkt mit einem daran zugeführten, eines von drei möglichen Spannungsniveaus aufweisenden Eingangssignal, ein Stromschalter zur Erzeugung ternärer logischer Funktionen von dem Eingangssignal und ein mit dem Stromschalter verbundener Ausgangsknotenpunkt zur Übertragung der logischen Funktion vorgesehen sind.
Die Erfindung wird nachstehend anhand der Figuren und der Beschreibung von Ausführungsbeispielen beschrieben. Von den Figuren zeigen:
Figur 1 eine Tabelle aller 27 ternären Funktionen einer einzelnen Variablen;
Figur 2 ein Schaltungsdiagramm der nichtverbundenen Komponenten einer Schaltung gemäß der Erfindung;
Figur 3 das Verfahren der künstlichen Herstellung einer Austauscher-O-Schaltung;
Figur 4 eine Austauscher-O-Schaltung;
Figur 5 eine abgewandelte Ausführungsform zur Bildung einer Austauscher-2-Funktion;
Figur 6 ein Schaltungsdiagramm einer Austauscher-1-Schaltung;
Figur 7 eine andere Ausführungsform zur Erzeugung der Austauscher-0-Funktion;
Figur 8 eine andere Ausführungsform zur Erzeugung der Rechtsdrehungsfunktion (clockwise rotor function); und
209836/1053
- ee
- oeaB-
In Figur 1 ist eine Tabelle gezeigt, in der alle 27 der ternären Funktionen einer einzelnen Variablen aufgeführt sind. Die mit 12, 21, 22 und 23 bezeichneten Funktionen sind trivial. Die Funktion Nr. 13 ist die Austauseher-l-Funktion, die durch das Symbol ^, bezeichnet ist, Hr. 14 ist die Austaus cher-O-Funktion, die durch das Symbol 42, bezeichnet ist, und Nr. 15 ist die Austauscher-2-Funlrtionsi die durch das
ρ
Symbol ^ bezeichnet ist. Funktion Nr. 16 ist die Rechtsdrehuhgsfunktion, die durch das Symbol ——— h gekennzeichnet ist, und Nr. 17 ist die Linksdrehungsfunktion, die durch das Symbol * bezeichnet wird. Alle 27 Funktionen einer einzelnen Variablen können erzeugt werden durch geeignete Verbindungen der in Figur 2 gezeigten Schaltung. Die Figur 2 besteht aus den Figuren 2A und 2B.
In Figur 2A ist ein erster Stromschalter mit Transistoren Tl und T2 und ein zweiter Stromschalter mit Transistoren T3 und T4 gezeigt. Ein Transistor T5 bildet eine Stromquelle. Das Eingangssignal V. wird der Basis des Transistors Tl zugeführt, dessen Emitter mit dem Emitter des Transistors T2 verbunden ist. Die Basis des letzteren ist geerdet. Die Emitter der Transistoren Tl und T2 sind mit dem Kollektor des Transistors T5 und der Basis des Transistors T3 verbunden. Die Emitter der Transistoren T3 und T4- sind miteinander und mit dem oberen Ende eines Widerstandes R2 verbunden zur Bildung einer Stromquelle, wobei das untere Ende des Widerstandes mit einer Spannungsquelle -V verbunden ist. Der Transistor T5 und der Widerstand Rl bilden eine zweite Stromquelle. Der Emitter des Transistors T5 ist mit dem oberen Ende des Widerstands Rl verbunden, dessen unteres Ende mit der Spannungsquelle -V verbunden ist. Die Basis des Transistors T5 ist mit einer Vorspannungsquelle -Vw as verbunden.
20983o/i0S3
Die oben beschriebene Schaltung bildet den logischen Teil der Schaltung, während der in Figur 2B gezeigte Teil eine Emitterfolgeanordnung ist. Die Kollektoren der Transistoren T6 und T7 sind mit der Spannung;-uelle +V verbunden. Der Emitter des Transistors T6 ist mxs der Basis des Transistors T7 und auch mit dem oberen Ende des Widerstandes R4 verbunden, der sich zum Emitter des Transistors T7 fortsetzt, von wo die Ausgangsspannung VQ abgenommen wird. Der letztere Knotenpunkt liegt am oberen Ende des Widerstandes R5, dessen unteres Ende mit einer Spannungsquelle -V verbunden ist. Ausgehend von der Spannungsquelle +Y am Kollektor des Transistors T6 ist ein Widerstand R3 vorgesehen, dessen unteres Ende mit der Basis des Transistors T6 verbunden ist. R3 ist der Ladewiderstand für das Aufsummieren der Ströme. Die Kollektoren der Transistoren Tl, T2, T3 und T4- können mit einer Spannungsquelle oder dem unteren Ende des Ladewiderstandes S3 in einer Weise verbunden werden, die noch beschrieben wird, so daß dadurch die verschiedenen ternären logischen Punktionen gebildet werden können.
In Figur 3 ist das Verfahren der künstlichen Bildung der Schaltung zum Erzeugen der Austauscher-O-Funktion gezeigt. Figur 3a zeigt das als Funktion des Eingangspotentials aufgetragene Ausgangspotential. Man sieht, daß dann, wenn der Eingang O.ist, der Ausgang 0 ist, daß bei Eingang 1 der Ausgang 2 ist und bei Eingang 2 der Ausgang 1 ist. Figur 3b zeigt den Strom als Funktion des Eingangspotentials. Ist das Eingangspotential ein Minimum bei O, dann ist der Strom am Ladewiderstand ein Maximum bei zwei Einheiten. Liegt der Eingang auf einem Zwischenniveau bei 1, dann ist der Ladestrom ein Minimum bei 0. Wenn der Eingang auf einem Maximalniveau bei 2 liegt, dann ist der Ladestrom auf einem Zwischen- oder 1-Niveau. Figur 3c zeigt einen der beiden zu addierenden Komponentenströme zum Erhalt des Gesamtstroms in Figur 3b, und Figur 3d zeigt die andere zu addierende Komponente zur Bildung des verlangte. Ausgangsstroms.
209836/105 3
Figur 4 zeigt die Art und Weise, in der die Teilsehaltungen von Figur 2a und Figur 2b zusammengesehaltet werden zur Erzeugung des Stroms und der Spannungen von Figur 3 zur Bildung der Austauscher-O-Funktion. Die Kollektoren der Transistoren Tl, T6 und T7 und das obere Ende des Ladewiderstandes R3 sind mit der Quelle der positiven Spannung +V verbunden. Die Kollektoren der Transistoren T2 und T3 sind mit dem unteren Ende des Ladewiderstandes R3 verbunden. Der Kollektor des Transistors T4 ist auch mit der positiven Spannungsquelle +Y verbunden.
Wenn die Eingangsspannung V. an der Basis des Transistors Tl O ist oder die niedrigste Spannung annimmt, dann ist der Transistor Tl gesperrt, und die Transistoren T2 und T3 sind leitend, so daß zwei Einheiten des Ladestroms durch den Ladewiderstand R3 fließen, wie Figur 3c zeigt. Wenn die Eingangsspannung V. an irrem obersten oder 2-Niveau liegt, fließt nur eine Einheit des" Ladestroms durch den Ladewiderstand R3 «ur Bildung des Ergebnisses, das in Figur 3d gezeigt ist. Wenn die Eingangsspannung V. an der Basis des Transistors Tl auf einem Zwischen- oder 1-Niveau liegt, dann fließt kein Strom durch den Ladewiderstand R3. Die sich ergebenden Ströme durch den Ladewiderstand R3 liefern die Ausgangsspannungen, die in Figur 3a gezeigt sind.
Die Austauscher-2-Schaltung ist in Figur 5 gezeigt. Der Transistor T5 und der Widerstand R2 mit SpannungsZuführungen V-uj und -V bilden eine Stromquelle von einer Stromeinheit. * Der Widerstand R3 und die Spannungsquelle -Y bilden eine Stromquelle von zwei Stromeinheiten. Der Widerstand Rl und die Spannungsquelle -V bilden eine Stromquelle von einer Stromeinheit. Der Transistor T8 und der Widerstand H7 bilden den Ausgang des Emitterfolgers. Die Transistoren Τβ end T7 bilden eine Emitterfolge-ODER-Schaltung. Der Widerstand R6 bildet eine Schnellabfallzeit an der Basis des Transistors T8.
209836/ 1053
Die Arbeitsweise der in Figur 5 gezeigten Schaltung ist wie folgt. Ist das Eingangssignal auf dem O-Niveau, dann sind die Transistoren Tl, T3 und T9 gesperrt. Eine einzige Stromeinheit fließt durch die Transistoren T2 von der positiven Spannungsquelle +7 zu der Stromquelle 5?5 und R2. Eine einzige Stromeinheit fließt auch durch den Ladewiderstand R4 zum Transistor T4 und Widerstand Rl. Das stellt die Basis des Transistors T6 dem 1-Niveau entsprechend ein. Da der Transistor T9 gesperrt ist, leitet der Transistor TlO zwei Stromeinheiten durch die Widerstände R5 und R3. Das führt aas Signalniveau an der Basis des Transistors T7 auf ein dem O-Niveau entsprechendes Niveau. Da die Basis des Transistors T6 auf dem 1-Niveau ist und die Basis des Transistors T7 auf dem O-Niveau, ist der Transistor T7 gesperrt, und der Transistor T6 leitet und liefert das gefragte Ausgangssignal V0 auf einem 1-Niveau durch den Ausgangsemitterfolger T8, R7.
Wenn der Eingang des Transistors Tl von 0 auf 1 anwächst, leitet der Transistor Tl, und der Transistor T2 ist gesperrt. Der Transistor T4 leitet dann eine Stromeinheit. Zwei Einheiten von Strom fließen jetzt durch den Widerstand R4; eine Einheit durch den Transistor Tl und eine Einheit durch den Transistor T4. Die Basis des Transistors T6 entspricht daher einera C-Signalniveau. Der Transistor T9 ist abgeschaltet, daher leitet der Transistor TlO zwei Stroaeinheiten durch den Widerstand R5 zu R3> und die Basis des Transistors T7 entspricht auch 0. Die Transistoren T6 und T7 sind beide auf ö entsprechenden Niveaus. Das Niveau VQ am Ausgang des Emitter.!'olgers T8, R7 ist daher 0.
¥äohst das Eingangesignal Y- vom 1-Mveau zum Niveau 2, dann leiten die Transistoren Tl und T3, und die Transistoren T2 und T4 sind gesperrt. Eine Stromeinheit fließt durch den Widerstand R4 zum Transistor Tl, und die Basis des Transistors T6 ist auf einem 1 entsprechenden Niveau. Der Transi-
209836/ 1053
stor T9 leitet, und daher ist der Transistor TlO gesperrt. Daher fließt kein Strom durch den Widerstand R5, und die Basis des Transistors T7 liegt auf dem Niveau 2. Wenn die Basis des Transistors T6 auf einem 1-Niveau liegt und die Basis des Transistors T7 auf einem 2-Niveau, wird der Transistor T6 gesperrt, und das Ausgangsniveau vom Emitterfolger T8, R7 liegt auf dem 2-Niveau, wie es für ein 2-Niveau-Eingangssignal erforderlich ist.
In Figur 6 ist eine Austauscher-l-Schaltung gezeigt, in der die Kollektoren der Transistoren T2 und T4- verbundei^ind mit der positiven Spannungsquelle +1 und die Kollektoren der Transistoren Tl und T5 mit dem unteren Ende des Ladewiderstandes Rl verbunden sind. Die Austauscher-1-Schaltung liefert ein Ausgangssignal von 1, wenn das Eingangssignal 1 ist, ein Ausgangssignal von 2, wenn das Eingangssignal 0 ist und ein Ausgangssignal von O5 wenn das Eingangssignal 2 ist. Die Transistoren T6 und T7 und die Widerstände R4 und R5 bilden die Ausgangsemitterfolgeanordnung. Der Transistor T5 und der Widerstand R2 mit den Spannungsquellen -Vv-; as un& -V bilden eine Stromquelle von einer Stromeinheit. Der Widerstand R3 und die Spannungsquelle -V bilden ebenfalls eine Stromquelle von einer Stromeinheit.
Der Betrieb der in Figur 6 gezeigten Schaltung ist wie folgt, Bei einer Eingangsspannung V. von 0 sind die Transistoren Tl und T3 gesperrt, und kein Strom fließt durch den Ladewiderstand Rl. Daher liegt die Ausgangsspannung V auf dem 2-Niveau. Mit dem Eingangsniveau Y. bei 1 sind die Transistoren Tl und T4- leitend, und die Transistoren T2 und T3 sind gesperrt. Eine Stromeinheit fließt durch den Ladewiderstand Rl zum Transistor Tl, und die Basis des Transistors T6 liegt auf einem 1 entsprechenden Niveau. Wenn die Eingangsspannung V. auf dem Niveau 2 liegt, sind beide Transistoren Tl und T3 leitend, und die Transistoren T2 und T4 sind gesperrt. Zwei Stromeinheiten fließen durch den Ladewiderstand
20983b/ ϊObo
ID 2922 - 8 -
Rl, eine Einheit zum Transistor Tl und eine Einheit zum Transistor T3· Die Basis des Transistors T6 liegt jetzt auf einem 0 entsprechenden Niveau, und die Ausgangsspannung Y liegt, wie verlangt, auf dem O-Niveau.
In Figur 7 ist eine Schaltung zur Erzeugung der Rechtsdrehungsfunktion, die durch das Zeichen —*· symbolisiert ist, gezeigt, die ein Ausgangs signal von 1 "bei einem Eingangssignal von O, ein Ausgangssignal von 2 bei einem Eingangssignal von 1 und ein Ausgangssignal von 0 bei einem Eingangssignal von 2 erzeugt. Die Rechtsdrehungsschaltung ist dieselbe wie die Austauscher-O-Schaltung von Figur 4, jedoch sind die Werte der Stromquellen ausgetauscht. Das heißt, die mit dem Emitter des Transistors T3 verbundene Stromquelle liefert zwei Stromeinheiten, während die mit dem Emitter des Transistors Tl verbundene Stromquelle nur eine Stromeinheit liefert. Das ist veranschaulicht durch die eingekreisten Ziffern, welche mit den entsprechenden Emittern der Transistoren Tl und T3 verbundene Stromquellen symbolisieren.
In Figur 8 ist eine Schaltung zur Erzeugung einer Rechtsdrehungsfunktion gezeigt, die durch das Zeichen symbolisiert ist, wobei diese Schaltung ein Ausgangssignal von 2 bei einem Eingangssignal von O, ein Ausgangssignal von 0 bei einem Eingangssignal von 1 und ein Ausgangssignal von 1 bei einem Eingangssignal von 2 erzeugt. Diese Schaltung kann aus der Austauscher-2-Schaltung von Figur 5 abgeleitet werden durch Austauschen der Stromquellen und durch Verbinden des unteren Endes des Widerstandes R5 mit dem Kollektor des Transistors T9 anstatt des Transistors TlO.
Patentansprüche:
209836/ 1053

Claims (7)

  1. Patentansprüche
    1/ Ternäre logische Schaltung, dadurch gekennzeichnet, daß ein Eingangsknotenpunkt mit einem eines von drei möglichen Spannungsniveaus aufweisenden Eingangs s ignal,
    ein Stromschalter zur Erzeugung ternärer logischer Punktionen von dem Eingangssignal und
    ein mit dem Stromschalter verbundener Ausgangsknotenpunkt zur Übertragung der logischen Funktion vorgesehen sind.
  2. 2. Ternäre logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Stromschalter zwei Stromschalter, einen gemeinsamen Ladewiderstand und die Stromsohalter mit dem gemeinsamen Ladewiderstand verbindende Mittel aufweist«
  3. 3. Ternäre logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Stromsohalter ein Paar von Transistoren mit jeweils einem Emitter, ein Paar von Stromquellen und die Emitter jedes Paares von Transistoren mit der jeweiligen Stromquelle verbindende Mittel aufweisen.
  4. 4. Ternäre logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß mit dem Ausgangsknotenpunkt verbundene Emitterfolgemittel vorgesehen sind.
  5. 5. Ternäre logische Schaltung naoh Anspruch 1, dadurch gekennzeichnet, daß der Strölschalter ein Paar von Transistoren mit jeweils einem Kollektor, einer Spannungsquelle, einem Ladewideretand und einen Kollektor mit dem Ladewideretand und den anderen Kollektor mit der Spannungsquelle verbindende Mittel aufweist.
    209836/1053
    to
  6. 6. Ternäre logische Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß zwei Paare von Transistoren vorgesehen sind und daß jeweils ein Kollektor jedes Paares von Transistoren mit dem Ladewiderstand und der andere Kollektor jedes Paares von Transistoren mit der Spannungsquelle verbunden ist.
  7. 7. Ternäre logische Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß jeder der Transistoren einen Emitter, ein Paar von Stromquellen und die Emitter jedes Paares von Transistoren mit einer entsprechenden der Spannungsquelle verbindende Mittel aufweist.
    209836/1053
    Leerseite
DE19722204437 1971-02-05 1972-01-31 Ternäre logische Schaltung Pending DE2204437A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11289871A 1971-02-05 1971-02-05

Publications (1)

Publication Number Publication Date
DE2204437A1 true DE2204437A1 (de) 1972-08-31

Family

ID=22346430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722204437 Pending DE2204437A1 (de) 1971-02-05 1972-01-31 Ternäre logische Schaltung

Country Status (4)

Country Link
US (1) US3660678A (de)
DE (1) DE2204437A1 (de)
FR (1) FR2135538B1 (de)
GB (1) GB1367205A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2131939C3 (de) * 1971-06-26 1975-11-27 Ibm Deutschland Gmbh, 7000 Stuttgart Logisch gesteuerte Inverterstufe
GB1595451A (en) * 1976-11-26 1981-08-12 Solartron Electronic Group Multi function patch pin circuit
JPS6284621A (ja) * 1985-10-09 1987-04-18 Fujitsu Ltd 3値論理回路
NL8800741A (nl) * 1988-03-24 1989-10-16 At & T & Philips Telecomm Binair-ternair omzetter voor het samenvoegen van twee binaire signalen.
US8577026B2 (en) 2010-12-29 2013-11-05 Ternarylogic Llc Methods and apparatus in alternate finite field based coders and decoders
US20110064214A1 (en) * 2003-09-09 2011-03-17 Ternarylogic Llc Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
US7505589B2 (en) * 2003-09-09 2009-03-17 Temarylogic, Llc Ternary and higher multi-value digital scramblers/descramblers
US20070110229A1 (en) * 2004-02-25 2007-05-17 Ternarylogic, Llc Ternary and Multi-Value Digital Signal Scramblers, Descramblers and Sequence of Generators
US7643632B2 (en) * 2004-02-25 2010-01-05 Ternarylogic Llc Ternary and multi-value digital signal scramblers, descramblers and sequence generators
US7696785B2 (en) * 2004-02-25 2010-04-13 Ternarylogic Llc Implementing logic functions with non-magnitude based physical phenomena
US7218144B2 (en) * 2004-02-25 2007-05-15 Ternarylogic Llc Single and composite binary and multi-valued logic functions from gates and inverters
US7580472B2 (en) * 2004-02-25 2009-08-25 Ternarylogic Llc Generation and detection of non-binary digital sequences
US7548092B2 (en) 2004-02-25 2009-06-16 Ternarylogic Llc Implementing logic functions with non-magnitude based physical phenomena
US8374289B2 (en) 2004-02-25 2013-02-12 Ternarylogic Llc Generation and detection of non-binary digital sequences
US20060021003A1 (en) * 2004-06-23 2006-01-26 Janus Software, Inc Biometric authentication system
US7562106B2 (en) * 2004-08-07 2009-07-14 Ternarylogic Llc Multi-value digital calculating circuits, including multipliers
US20100164548A1 (en) * 2004-09-08 2010-07-01 Ternarylogic Llc Implementing Logic Functions With Non-Magnitude Based Physical Phenomena

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155845A (en) * 1961-12-29 1964-11-03 Ibm Three level converter
US3467909A (en) * 1967-06-29 1969-09-16 Rca Corp Integrated amplifier circuit especially suited for high frequency operation

Also Published As

Publication number Publication date
US3660678A (en) 1972-05-02
GB1367205A (en) 1974-09-18
FR2135538B1 (de) 1973-06-29
FR2135538A1 (de) 1972-12-22

Similar Documents

Publication Publication Date Title
DE2204437A1 (de) Ternäre logische Schaltung
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE2842175A1 (de) Anpassungsfaehige emitterschaltungen mit strombedingter logik
DE2416534C3 (de) Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher
DE3117222A1 (de) Komplexe logikschaltung
DE2329643C3 (de) Schaltung zur Signalpegelumsetzung
DE1906757A1 (de) Schaltung zur Realisierung des sogenannten exklusiven ODER
DE2524044A1 (de) Universelles verknuepfungsglied fuer den subnanosekundenbereich
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
EP0046878A2 (de) Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe
DE3009014A1 (de) Treiberschaltung fuer selbsttaetig arbeitende pruefvorrichtungen
DE2416296A1 (de) Transistor-transistor-logik
DE2522588A1 (de) Treiberschaltung in komplementaer- feldeffekttransistor-technologie
EP0088135A1 (de) Integrierte Isolierschicht-Feldeffekttransistor-Schaltung für ein Eins-aus-n-System
DE4030631A1 (de) Ecl-multiplexeranordnung
EP0246689B1 (de) Schaltung zum Umsetzen von Drei-Zustands-Signalen in binäre Signale
DE2626928C2 (de) Logisch gesteuerte Verriegelungsschaltung
DE1132968B (de) Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen
DE3137285C2 (de) Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit
DE2404637A1 (de) Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen
DE2002578A1 (de) Multistabile Schaltung
DE2643609C2 (de)
DE1929144C (de) Paritätsschaltung in ECL-Technik mit kurzer Laufzeit
DE2043284C3 (de) Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem
DE2243634A1 (de) Mehrstufige logische schaltung