DE2522588A1 - Treiberschaltung in komplementaer- feldeffekttransistor-technologie - Google Patents

Description

Aktenzeichen der Anmelderin; FI 973 058

Treiberschschaltung in Komplementär-Feldeffekttransistor-Technologie

Die Erfindung betrifft eine Treiberschaltung in Komplementär-Feldeffekttransistor-Technologie mit schaltbarem Eingangstransistor eines ersten Kanal-Leitungstyps zwischen dem Ausgang und einem ersten Potential und einem Lastelement zwischen Ausgang und einem zweiten Potential.

Digitale logische Schaltungen _f beispielsweise NOR-Schaltungen, sind in großer Vielfalt bekannt und finden insbesondere in der Datenverarbeitung verbreitete Anwendung, Eine typische NOR-Schaltung besteht aus einer Mehrzahl von Eingangstransistoren, die in Parallelschaltung zwischen dem Ausgang und einem ersten, festen Potential angeordnet sind, Jedem dieser Transistoren wird ein gesondertes logisches Signal zugeführt, das den Transistor in den leitenden oder den gesperrten Zustand bringt. Zur Vervollständigung der logischen Schaltung ist zwischen dem Ausgang und einem zweiten Potential ein Lastelement angeordnet, das mit den Eingangstransistoren eine Reihenschaltung zwischen den beiden Potentialen bildet.

$09883/0848

Bei der Festlegung der Größe des Widerstandes ist festzustellen _t daß sieh die Bedingungen für hohe Schaltgeschwindigkeit und niedere VerlustleistKng widersprechen, Der Lastwiderstand sollte In Hinblick auf eine niedrige Verlustleistung einen sehr hohen Wert aufweisen, wenn einer der Eingangstransistoren leitend ist. Dabei wäre auch gewährleistet, daß der Ausgang nahezu das erste Potential annehmen könnte. Ein hoher Lastwiderstand bedingt aber auch eine hohe Zeitkonstante, so daß nach Sperrung sämtlicher Eingangstransistoren der Ausgang das zweite Potential nur relativ langsam erreichen kann. Außerdem ist der Ausgangsstrom begrenzt. Verwendet man niederohmige Lastwiderstände so ist der Ausgangs strom relativ hoch und das Umladen des Ausganges auf das zweite Potential kann aufgrund der niedrigen Zeitkonstante wesentlich schneller erfolgere Ein niederohmiger Lastwiderstand hat jedoch den großen Nachteil^ daß eine hohe Verlustleistung auftritt. Außerdem kann der Ausgang infolge der Spannungsteilung zwischen dem niederohmi-= gen, Lastwiderstand und dem Eingangstransistor nicht annähernd auf das erste Potential gebracht werden,

Es ist bekannt, daß durch Verwendung von komplementären Feldeffekt-l· transistoren die Verlustleistung auf ein Minimum gebracht werden kanu. Schon aus diesem Grunde nimmt man die bei dieser Technologie erforderlichen komplexeren Strukturen und Herstellungsverfahren in Katsf, Leider verliert dieser fundamentale Vorteil bei zu niedrigen Lastwiderständen an Bedeutung, Gleichzeitig ist die Schalt-= zeit bei zu hohen Lastwiderständen in den meisten Fällen zu groß* Ein einfacher Inverter in Komplementär-Technologie besteht aus einem P- und einem N-Kanal-Feldeffekttransistor, die beide in Serie zwischen einem ersten und einem zweiten Potential angeordnet sind. Ein Eingangssignal wird gleichzeitig an die Gateelektro- i de beider Transistoren gelegt. Das bedeutet, daß die beiden Trais- ^; sistoren abwechselnd als Last- und Eingangstransistor wirken. Man erhält auf diese Weise also variable Lastwiderstände, deren Werte durch den gesperrten und den leitenden Zustand der Transistoren ' jbestimmt sind. Der am gemeinsamen Verbindimgspunkt der beiden |

FI 973 058

§03883/0848

Transistoren liegende Ausgang wird im Gegentakt angesteuert, wobei die Verlustleistung außerordentlich gering ist und eine relativ hohe Schaltgeschwindigkeit erzielt wird, Der große Nachteil dieser Anordnung ist, daß es nicht möglich ist am Ausgang eine DOT-ODER-Verknüpfung durchzuführen. Schaltbare Lastelemente in einer DOT-ODER-Konfiguration machen es notwendig _f daß für jeden parallelen Eingangstransistor ein serielles Lastelement vorgesehen ist. Andere DOT-Verknüpfungen, wie beispielsweise DOT-UND-Schaltungen, weisen entsprechende Nachteile auf. Es sei beispielsweise eine NQR-Schaltung mit zwei Eingängen, also zwei parallelgeschalteten Transistoren zwischen dem Ausgang und einem ersten Potential betrachtet. Zwischen dem Ausgang und dem zweiten Potential liegen zwei in Serie geschaltete Lastelemente, Ein Eingangssignal wird an das Gate eines der Eingangstransistoren und an ein Gate eines der in Serie geschalteten Lastelemente angelegt. Es ist offensichtlich, daß mehrere in Serie geschaltete Lastelemente eine wesentliche Herabsetzung der Schaltgeschwindigkeit zur Folge habend

Außerdem ist festzustellen, daß die häufige Forderung, eine DOT-Verknüpfung zwischen auf unterschiedlichen Halbleiterchips angeordneten Eingangstransistoren herbeizuführen, praktisch nur durchführbar, wenn ungeschaitete Lastelemente vorgesehen werden.

Die vorstehend erläuterten Probleme haben bereits zu einigen Lösungsvorschlägen geführt, die jedoch keine zufriedenstellenden Ergebnisse liefern. Beispielsweise wurde vorgeschlagen, die Last- ^: widerstände als diskrete Elemente außerhalb des Halbleiterchips anzuordnen. Auf diese Weise lassen sich niederohmige Lastwiderstände verwenden, ohne daß die infolge der hohen Verlustleistung auftretende Wärme das Halbleiterchip selbst belastet. Es steht j außer Zweifel, daß für den Fachmann eine derartige Lösung nicht diskutabel ist. Außerdem ist ein hoher Leistungsbedarf bei den ! meisten modernen Anwendungen nicht tragbar. Bei einem anderen ! Lösungsvorschlag wird die angestrebte DOT-ODER-Verknüpfung durch ! eine komplexe logische Schaltung verwirklicht. Diese Lösung ist

FI 973 058

SQ9883/0848

2522S88

- 4 schon vom Schaltungsaufwand her praktisch uninteressant.

Es ist die der Erfindung zugrundeliegende Aufgabe, eine Treiberschaltung in Verbindung mit einer logischen Grundschaltung in Komplementär-Feldeffekttransistor-Technologie anzugeben, die gleichzeitig sowohl optimal kurze Schaltzeiten als auch optimal geringe Verlustleistungen gewährleistet, Bei geringen Schaltungsaufwand und guter Integrierbarkeit soll insbesondere eine DOT-ODER-Verknüpfung in einfacher Weise zu verwirklichen sein,

\Gemäß der Erfindung wird diese Aufgabe für eine Treiberschaltung !in Komplementär-Feldeffekttransistor-Technologie mit schaltbarem Eingangstransistor eines ersten Kanal-Leitungstyps zwischen dem !Ausgang und einem ersten Potential und einem Lastelement zwischen !Ausgang und einem zweiten Potential dadurch gelöst, daß parallel I zum Lastelement des Eingangstransistor ein vom Ausgang gesteuerter schaltbarer Lastkreis angeordnet ist, der während des ümschaltens des Ausgangspotential auf das zweite Potential leitend ist,

Auf diese Weise werden die sich an sich widersprechenden Bedingungen hinsichtlich hoher Schaltgeschwindigkeit und niedriger Verlustleistung in Einklang miteinander gebracht,

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen niedergelegt,

iDie Erfindung wird im folgenden anhand der Zeichnung näher erläu-Itert.

jln der Zeichnung stellen dar:

JFig, 1 ein Prinzipschaltbild der erfindungsgemäßen Schaltung,

Fig. 2 das Schaltbild eines erfindungsgemäßen Ausführungs

beispiels,

FI 973 058

589083/0848

Flg. 3A die die Wirkungsweise der erfindungsgemäßen Schaltung kennzeichnenden Stromverläufe und

Fig. 3B die die Wirkungsweise der erfindungsgemäßen

Schaltung kennzeichnenden Spannungsverläufe.

Mit der in Fig. 1 dargestellten erfindungsgemäßen Schaltung in Komplementär-Feldeffekttransistor-Technologie läßt sich eine logische DOT-ODER-Verknüpfung über die an den Ausgangsknoten B angeschaltete NOR-Schaltung erzielen. Eine Mehrzahl von N-Kanal-Transistoren 720, T22 und T24 ist parallel zwischen ein erstes Potential (Masse) und den Ausgangsknoten B geschaltet. Ein Lastwiderstand RL ist zwischen dem zweiten Potential (+V) und dem Ausgangsknoten B angeordnet, so daß er mit den untereinander parallel geschalteten Transistoren T2Q, T22 und T24 eine Serienschaltung zwischen den beiden genannten Potentialen bildet. Der bisher beschrie-j bene Schaltungsteil entspricht der bekannten, üblichen Schaltung, j Nach der Lehre der Erfindung wird diese bekannte Schaltung durch einen schaltbaren Lastkreis erweitert. Dieser Lastkreis 10 ist j parallel zum Lastwiderstand RL angeordnet, liegt also zwischen ' dem zweiten Potential +V und dem Ausgangsknoten B, Prinzipiell j enthält der Lastkreis einen Lasttransistor T10 und einen Inverter 12, Der Eingang des Inverters 12 ist mit dem Ausgangsknoten verbunden, Der Ausgang des Inverters ist mit der Steuerelektrode des Lasttransistors T10 verbunden. Der Inverter führt also das invertierte Ausgangssignal an die Steuerelektrode des Lasttransistors T10,

Die vollständige Schaltung ist in Fig. 2 dargestellt. Der Inverter 12 wird im Ausführungsbeispiel gemäß Fig. 2 durch zwei Transistoren T12 und T14 gebildet. Der Kanal-Leitungstyp der einzelnen Transistoren ist angegeben. Die Steuerelektrode des P-Kanal-Transistors T12 ist mit dem Ausgangsknoten B verbunden. Die Steuerelektrode des N-Kanal-Transistors T14 klebt am zweiten Potential +V. Der Ausgang des Inverters ist der gemeinsame Verbindungspunkt

FI 973 058

509833/0848

252258a

der beiden In Serie geschalteten Transistoren TI2 und T14 und 1st mit A bezeichnet. Dieser Knoten A ist mit der Steuerelektrode des P-Kanal-Lasttransistors T10 verbunden. Der Knoten A entspricht wie auch die anderen entsprechenden Schaltelemente bzw, Schaltungspunkte dem Knoten A in FIg, 1, Xm betrachteten AusfUhrungsbeispiel gehören die Eingangstransistoren T20, T22 und T24 dem N-Kanal-Leitungstyp an, während der Lasttransistor T10 ein P-Kanal-Transistor ist, Selbstverständlich kann die Schaltung auch mit Transittoren des jeweils entgegengesetzten Leitungstyps aufgebaut werden, wenn gleichzeitig die Polarität der Potentiale und der Eingangseignale entsprechend angepaßt werden,

Unter Bezugnahme auf die Pign, 1 und 2 und die Strom- und Spannungsverläufe in den Fign, 3A und 3B ergibt sich folgende Wirkungsweise der erfindungsgeroäßen Schaltung, Fig, 3A zeigt den Verlauf des Stromes I in Abhängigkeit vom Potential am Ausgangsknoten B. Es sei zunächst der Zustand betrachtet, bei dem mindestens einer der Eingangstransistoren T20, T22 oder T24 leitend ist und den Ausgangsknoten B etwa auf Massepotential hält. Dabei bestimmt der vom Potential +V über den Widerstand RL in den Ausgangsknoten B fließende Strom X = 4-v/RL die Verlustleistung. Aus diesem Grunde ist man bestrebt, den Lastwiderstand HL möglichst hochohmig zu wählen. Das den unteren logischen Pegel definierende Massepotential im { Knoten B wird durch den Inverter 12 invertiert, so daß im Knoten | A ein positiverer Pegel liegt, der den Lasttransistor T1O gesperrt hält.

Tritt nun der Zustand ein, daß sämtliche Eingangstransistoren T20, T22 und T24 gesperrt werden, so wird der Ausgangsknoten B auf eine positive Spannung, also den oberen logischen Pegel aufgeladen. Wäre der erfindungsgemäße, schaltbare Lastkreis 10 nicht vorhanden, so könnte der Ausgangsknoten B nur über den Lastwiderstand BL aufgeladen werden, was in Fig, 3A durch die mit "Strom über RL" bezeichnete ausgezogene Linie gekennzeichnet ist. Xst jedoch der erfindungsgemäße, schaltbare Lastkreis vorhanden, so führt mit be-

FI 973 058

609883/0848

ginnender Aufladung des Knotens B auf einem positiveren Pegel der Inverter 12 dem Lasttransistor T10 einen niedrigeren Pegel zuzuführen, Dieser zugeführte Pegel bewirkt, daß der Transistor T10 leitend wird und einen niederohmigen Widerstandspfad vom Potential +V zum Ausgangsknoten B bildet. Dieser Vorgang ist in Fig, 3A durch die mit "Strom über T10" bezeichnete Kurve dargestellt, Während des Umscha.ltyorganges fließt demnach ein Strom in den Ausgangsknoten B der sich aus der Summe der Ströme über den Lastwiderstand RL und den Lasttransistor T10 ergibt. Dieser Summenstrom ist in Fig, 3A durch die gestrichelte Linie dargestellt, Sobald _: der Ausgangsknoten B auf das Potential +V aufgeladen ist, kann der Lasttransistor T10 keinen Strom mehr führen_f da sich seine Drain und Source auf gleichem Potentia.1 befinden. Man kann also feststellen , daß der eingefügte Lastkreis 10 keinen weiteren Einfluß auf ι die Wirkungweise der Schaltung hat _f sobald der AusgangsknQten. B seinen oberen logischen Pegel eingenommen hat, j

j Es sei nun die Fig, 3B betrachtet, in der der Spannungsverlauf im :

Ausgangsknoten B in Abhängigkeit von der Zeit dargestellt ist, ;

Ohne den erfindungsgemäß eingefügten schaltbarem Lastkreis 10 er- j folgt die Aufladung des Ausgangsknoten B exponentiell mit Zeit-

konstanten, die durch die am Ausgangsknoten B anliegende Kapazi- >

tat und den Lastwiderstand BL bestimmt ist. Die erforderliche Zeit ist in Fig, 3B mit T2 angegeben. Ist jedoch der erfindungsgemäße Lastkreis 10 vorgesehen, so wird der Ausgangsknoten B aufgrund des zusätzlich über den Lasttransistor T10 fließenden Stromes wesentlich schneller aufgeladen, was in Fig. 3B durch den Zeitpunkt T1 zu ersehen ist. Die erzielte beträchtliche Verkürzung des Schaltvorganges stellt eine wesentliche Verbesserung dar.

Es sei nun noch auf den im betrachteten Ausführungsbeispiel verwendeten Inverter in Fig, 2 eingegangen. Der Inverter besteht aus den Transistoren T12 und T14, Liegt am Ausgangsknoten B der untere Pegel so ist der Transistor T12 leitend. Ebenfalls leitend ist [er am Potential +V liegende Transistor T14. Da also in diesem

FI 973 058

509883/0848

2522508

Schaltzustand beide Transistoren leitend sind, ist einer der beiden Transistoren mit einem relativ hohen Durchgangswiderstand aus-

I gestattet. Das Verhältnis der Durchgangswiderstände der Transistoren Tl 2 und T14 ist so gewählt, daß T14 den höheren Durchlaßwiderstand aufweist und als Lastelement wirkt, wenn beide Transistoren ' leitend sind. Das Verhältnis kann in der Größenordnung von 10;1 gewählt werden. Auf diese Weise wird sichergestellt, daß der Transistor Tl2 den Knoten A auf einem Pegel hält, bei dem der Lasttransistor TlO gesperrt bleibt, Ein optimales Verhältnis der Durchfgangswiderstände T14 und T32 ist gefunden, wenn der Knoten A durch den Transistor T12 auf einem Pegel gehalten wird, der nicht mehr als eine Schwellspannung unterhalb +V liegt. Mit Beginn der Aufladung des Ausgangsknotens B wird der Transistor T12 gesperrt, Der Knoten A kann sich über den Transistor T14 entladen und dadurch den Lasttransistor TlO in den leitenden Zustand umschalten. Mit ansteigendem Potential im Ausgangsknoten B wird der Transistor Tl2 völlig gesperrt und Lasttransistor TlO vollkommen leitend, was die Ursache für die Verschnellerung des Schaltvorganges ist.

FI 973 058

609883/0848

Claims (1)

1. - 9 PATENTANSPRÜCHE

   Treiberschaltung in Komplementär-Feldeffekttransistor-Technologie mit schaltbarem Eingangstransistor eines ersten Kanal-Leitungstyps zwischen dem Ausgang und einem ersten Potential und einem Lastelement zwischen Ausgang und einem zweiten Potential, dadurch gekennzeichnet, daß parallel zum Lastelement (RL) des Eingangstransistors ein vom Ausgang (B) gesteuerter, schaltbarer Lastkreis (10) angeordnet ist, der während des ümschaltens des Ausgangspotentials auf das zweite Potential (+V) leitend ist,

   2, Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Lastelement (RL) ein linearer Widerstand ist,

   3, Treiberschaltung nach Anspruch 1 und 2, dadurch gekenn- ; zeichnet,

   j daß mehrere Eingangstransistoren (T2O, T22, T24) parallel : geschaltet sind und eine NQR-Schaltung bilden,

   4, Treiberschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,

   daß der Lastkreis (10) einen parallel zum Lastelement (RL) angeordneten Lasttransistor (T10) des zweiten Kanal-Leitungstyps enthält und daß der Ausgang (B) über einen Inverter (12) mit der Steuerelektrode des Lasttransistors (T10) verbunden ist,

   5, Treiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Inverter einen den zweiten Kanal-Leitungstyp angehörenden Transistor (T12), der das zweite Potential mit der Steuerelektrode des Lasttransistors (T10) verbindet und dessen Steuerelektrode mit dem Ausgang (B) verbunden ist, und einen dem ersten Kanal-Leitungstyp angehörenden

   j Transistor (T14) enthält, der die Steuerelektrode des Last-

   FI 973 058

   509S83/Ö848

   - ίο -

   transistors (TlO) mit dem ersten Potential verbindet und dessen Steuerelektrode an das zweite Potential geführt ist.

   PI 973 058

   509883/0848

   Le eVs e i te