DE2037023B2

DE2037023B2 - Seriell arbeitende, digitale Spei cheranordnung

Info

Publication number: DE2037023B2
Application number: DE2037023A
Authority: DE
Inventors: John Donnell Basking Ridge N.J. Heightley (V.St.A.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1967-07-03
Filing date: 1970-07-25
Publication date: 1974-02-28
Also published as: NL6809401A; NL7010709A; FR2055522A5; FR1574949A; DE2037023C3; BE753696A; US3614469A; DE1774492A1; GB1226673A; BE735610A; US3573754A; GB1321895A; DE2037023A1

Description

Die Erfindung bezieht sich auf eine seriell arbeitende, digitale Speicheranordnung gemäß dem Oberbegriff des Anspruchs 1.

Bekannte Speicheranordnungen, wie z. B. Schieberegister, umfassen im allgemeinen eine Vielzahl von identisch aufgebauten, kaskadenförmig hintereinander angeordneten Speicherstufen für die Speicherung jeweils eines einzelnen Bits. Die Funktionsweise ist dabei derart, daß auf ein entsprechendes Steuersignal (Schiebeimpuls) hin jede Speicherstufe den binären Schaltzustand der in der Kaskade vorgeschalteten Speicherstufe annimmt. Im allgemeinen enthält eine Speicherstufe ein bistabiles Speicherelement, z. B. eine bistabile Kippstufe, sowie eine Signalkoppelschaltung, welche ihrerseits eine bistabile Kippstufe zur Zwischenspeicherung des Schaltzustandes der betreffenden Speicherstufe aufweist. Diese zweite Kippstufe sichert die Übertragung der in der betreffenden Speicherstufe gespeicherten Information zu der nächstfolgenden Speicherstufe, bevor die betreffende Speicherstufe den Schaltzustand der vorgeschalteten Speicherstufe angenommen hat.

Bei dem vorstehend erwähnten Aufbau bekannter

3 4

Speicherstufen sind_ während jeder Schiebeperiode TV + 1 stellen einen Teil der kaskadenförmigen, sezwei Speichervorgange erforderlich, ehe die Informa- riell arbeitenden Speicheranordnung dar. Jede tion von einer Speicherstufe in die nächstfolgende Speicherstufe umfaßt ein bistabiles Speicherelement Speicherstufe übertragen ist. Diese doppelte Speiche- 11 und eine Signalkoppelschaltung 12. Das Speicherrung wirkt sich indessen auf die Arbeitsgeschwindig- 5 element 11 ist als bistabile Kippschaltung ausgebilkeit der gesamten Speicheranordnung nachteilig aus, det und enthält über Kreuz gekoppelte, angepaßte da für jede Informationsspeicherung in den beiden Transistoren 13, 14 sowie Lastwiderstände 15, 16, Kippstufen jeder Speicherstufe eine gewisse Zeit- welche an eine auf positivem Potential liegende Speidauer erforderlich ist. seleitung + V angeschlossen sind. An Stelle einer bi-'

Bei einem Schieberegister anderer Bauart ist es be- ίο stabilen Kippschaltung können ebensogut auch anreits bekannt (deutsche Auslegeschrift 1011924), dere bekannte Speicherelemente verwendet werden, jede Speicherstufe aus einem Sperrschwinger, einem Die Emitterelektroden der Transistoren 13, 14 sind Verstärker und einer Torschaltung auszubilden und einerseits miteinander verbunden und andererseits an den Verstärker jeder Speicherstufe über ein Dioden- eine für sämtliche'SpeicherstufenN, N + 1 gemeinpaar mit den Ausgängen des Sperrschwingers der zu- 15 same Steuerleitung 19 angeschlossen. Die Kollektorgeordneten Speicherstufe sowie über die Torschal- elektrode des Transistors 13 ist mit der Basiselektung, mit den Eingängen der nachgeschalteten trode des Transistors 14 sowie mit einem Ausgangs-Speicherstufe zu koppeln. Die zwischen dem Verstär- anschluß 17 verbunden, während die Kollektorelekker und dem Sperrschwinger jeder Speicherstufe an- trode des Transistors 14 mit der Basiselektrode des geordneten Dioden ermöglichen durch Entkopplung 20 Transistors 13 sowie mit einem Ausgangsanschluß 18 des Sperrschwingers von dem Verstärker einen Ab- verbunden ist. ·
fluß der Ladungsträger der Verstärkertransistoren, Im Speicherbetrieb der dargestellten Speicheranwodurch eine Verlangsamung bzw. Verhinderung des Ordnung werden die ,SpeicherstufenN:, N + 1 über Sperrvorgangs des Sperrschwingers infolge von über- die Steuerleitung 19 auf Massepotential oder auf schüssigen Ladungsträgern vermieden wird. Die Tor- 25 einem Potential in der Nähe von Massepotential geschaltung zwischen dem Verstärker und der nächst- halten. Die Steuerung des Potentials der Steuerleifolgenden Speicherstufe weist im wesentlichen zwei tung 19 erfolgt durch einen in der Sättigung betriebe-Kondensatoren auf, welche eine dauernde Entkopp- nen Transistor 20, dessen Kollektorelektrode an die lung der Speicherstufen für Gleichspannungssignale Steuerleitung 19 und dessen Emitterelektrode an und eine dauernde Kopplung für Wechselspannungs- 30 Masse angeschlossen ist. Der Transistor 20 stellt eine signale bewirken. Das bekannte Schieberegister ar- niedrige Impedanz dar und wird während des beitet indessen ebenfalls verhältnismäßig langsam, da Speicherbetriebs durch eine positive Spannung an zwischen dem Anlegen eines Schiebeimpulses und seinem Steuereingang 21 ausgesteuert. Hierzu genügt dem Bereitstellen der Torschaltung für den nächst- beispielsweise eine Spannung von 0,8 Volt,
folgenden Schiebeimpuls eine Verzögerung auf 35 Die Signalkoppelschaltung 12 enthält zwei ange-Grund der zum Sperren der Verstärkertransistoren paßte Schaltungsteile, welche jeweils ein Signal von benötigten Zeitdauer sowie auf Grund der Zeitkon- dem zugeordneten Ausgangsanschluß 17 bzw. 18 des stante der Torschaltung auftritt. Speicherelements der Stufe N zu einem Eingangsan-

Die Aufgabe der Erfindung besteht darin, eine Schluß des Speicherelements der Stufe N + 1 über-Speicheranordnung der eingangs erwähnten Art zu 4° tragen. Jedes der genannten Schaltungsteile umfaßt schaffen, die sich durch eine erhöhte Schaltgeschwin- eine Reihenschaltung aus einer Diode 22 bzw. 32 mit digkeit bei gleichzeitiger hoher Schaltsicherheit und hoher Regenerationsgeschwindigkeit, einem Emittervergleichsweise geringem Schaltungsaufwand aus- folger-Transistor 23 bzw. 33 sowie einer zweiten zeichnet. Diode 27 bzw. 37. Die Basisvorspannung für die

Die Aufgabe wird erfindungsgemäß durch die im 45 Transistoren 23, 33 wird durch jeweils einen WiderKennzeichen des Anspruchs 1 angegebenen Merk- stand 24 bzw. 34 und die Emittervorspannung wird male gelöst. . durch jeweils einen Widerstand 25 bzw. 35 geliefert.

Vorteilhafte Ausgestaltungen und Weiterbildungen In vorteilhafter Weise ist die Bemessung für die der Erfindung sind in den Ansprüchen 2 bis 8 ge- Schaltungselemente der beiden genannten Schalkennzeichnet. 50 tungsteile der Signalkoppelschaltung 12 identisch ge-

Durch die erfindungsgemäße Speicheranordnung wählt.

wird über die Lösung der Aufgabe hinaus der Lei- Die Wirkungsweise der in Fig. 1 dargestellten

stungsbedarf beträchtlich verringert. Schaltung ergibt sich wie folgt:

Die Erfindung wird nachstehend an Hand der Während des Speicherbetriebs befinden sich die

Zeichnungen näher erläutert, es zeigt 55 Emitterfolger-Transistoren 23, 33 infolge der von der

F i g. 1 ein elektrisches Schaltbild zweier aufeinan- Speiseleitung + V über die Widerstände 24, 25 bzw.

derfolgender Speicherstufen eines ersten Ausfüh- 34, 35 gelieferten Vorspannung in einem gewissen

rungsbeispiels der erfindungsgemäßen Speicheran- Leitzustand, dessen Niveau von der Spannung an den

Ordnung und . Ausgangsanschlüssen 17 bzw. 18 des Speicherele-

Fig.2 ein elektrisches Schaltbild eines zweiten 60 ments 11 abhängig ist. Infolge dieser Abhängigkeit

Ausführungsbeispiels der erfindungsgemäßen Spei- ist der binäre Schaltzustand des Speicherelements 11

cheranordnung. über die leitenden Dioden 22, 32 in der Basiskapazi-

In F i g. 1 und 2 ist die zweite Speicherstufe N + 1 tat der Emitterfolger-Transistoren 23, 33 zwischen-

jeweils identisch mit der ersten Speicherstufe|v', wes- ._: gespeichert und gleichzeitig durch die sperrenden

halb einander entsprechende Schaltungselemente mit 65 Dioden' 27, 37 für die nächstfolgende Speicherstufe

gleichen Bezugszeichen, jedoch für die jeweils' .zweite N -t 1 gesperrt. Durch die zwischenspeichernde

Stufe N + 1 mit dem Zusatz >>A «, bezeichnet sirid.. ' ^: ^ Funktion der; Emitterfolger-Transistoren 23,. 33 ist

Die in Fig. 1 dargestellten SpeicherstüfeiiTVurid ^ eine "zweite "Kippstufe für' jede Speicherstufe2V,

N + 1 entbehrlich. Die Leitzustände der Dioden 22, 32 einerseits und der Dioden 27, 37 andererseits sollen an Hand . einer Potentialbetrachtung erläutert werden.

Während des Speicherbetriebs ist jeweils einer der beiden Transistoren 13, 14 leitend und der andere nichtleitend, wobei die zwei möglichen Leitzustände der Transistoren 13, 14 die beiden binären Schaltzustände bzw. Informationen des Speicherelements 11 darstellen. Unter der Annahme, daß der Transistor

13 leitend und der Transistor 14 nichtleitend ist, beträgt das Potential am Ausgangsanschluß 17 etwa 0,5 Volt (Summe der Kollektor-Sättigungsspannungen der Transistoren 13, 20 über Massenpotential), während am Ausgangsanschluß 18 ein Potential von etwa 1,0VoIt anliegt (Summe der Kollektor-Sättigungsspannung des Transistors 20 und der Kollektor-Emitter-Sperrspannung des Transistors 14). Da sich somit der Ausgangsanschluß 18 auf höherem Potential befindet als der Ausgangsanschluß 17 und die Spannungsabfälle an den Dioden 22, 32 annähernd gleich sind, ist das Basispotential und damit das Leitniveau des Transistors 23 höher als das Basispotential des Transistors 33. Demzufolge liegt der Anschluß 26 auf höherem Potential als der Anschluß 36, da die Basis-Emitterspannungen der Transistoren 23, 33 annähernd gleich sind.

Wegen des übereinstimmenden Aufbaus der beiden dargestellten Speicherstufen N, N+l beträgt das maximal mögliche positive Potential an den Eingangsanschlüssen der Speicherstufe N+l während des Speicherbetriebs etwa 1,0VoIt. Die Eingangsanschlüsse der Speicherstufe N+l sind dabei identisch mit den Basiselektroden der Transistoren 13^4 und

14 A. Unter Berücksichtigung des Spannungsabfalls in den zugehörigen Leitungspfaden beträgt der Maximalwert des positiven Potentials an den Anschlüssen 26 und 36 etwa .'0,4 Volt. Wenn die Dioden 27, 37 also eine Schwellwertspannung von mehr als 0,6 Volt aufweisen, wie dies z.B. für Silicium-Sperrschichtdioden zutrifft, so sind im Speicherbetrieb die Anschlüsse 26, 36 der Stufe iV von den Eingangsanschlüssen der Stufe N+l entkoppelt.

Zur Informationsausgabe (Ausgabebetrieb) wird der Transistor 20 mittels eines Schiebeimpulses an dessen Steuereingang 21 gesperrt, so daß dieser für die Emitterelektroden der Transistoren 13, 14 bzw. 13 A, 14 A eine hohe Impedanz darstellt. Infolgedessen steigen die Potentiale an den Kollektorelektroden der Transistoren 13, 14 bzw. 13 A, 14 A an. Wenn die Zeitkonstante der mit der Anodenseite der Dioden 22, 32 verbundenen Schaltung größer ist als die Zeitkonstante der mit der Kathodenseite der Dioden 22, 32 verbundenen Schaltung, so sperren die Dioden 22, 32 und trennen das Speicherelement 11 von den Emitterfolgertransistoren 23, 33. Gleichzeitig werden die Dioden 27,37 infolge des Potentialanstiegs an den Kollektor- und Basiselektroden der Transistoren 13^4, 14^4 leitend. Wegen der hohen Zeitkonstanten an den Basiselektroden der Emitterfolger-Transistoren 23, 33 wird der Leitzustand diese Transistoren auf dem jeweiligen Leitniveau zunächst aufrechterhalten. Bei weiterem Anstieg des Kollektorpotentials der Transistoren 13 A, 14 A liegen deren Kollektor- und Basiselektroden über die nunmehr leitenden Dioden 27, 37 auf unterschiedlichen Potentialen. Diese Potentiale werden durch die in den Basis-Emitterkapazitäten der Transistoren 23, 33 gespeicherten Ladungen bestimmt; dies bedeutet, daß der neue Schaltzustand der Transistoren 13^4, 14 A der Stufe N+l von dem in den Emitterf olger-Transistoren 23, 33 zwischengespeicherten bisherigen Schaltzustand der Stufe Af bestimmt wird, oder anders ausgedrückt, die in der Stufe iV gespeicherte Information wird über die Dioden 27, 37 in die Stufe iV+1 verschoben.
Die Steuersignale am Eingang 21 des Transistors

ίο 20 werden von einer nicht dargestellten Signalquelle erzeugt, deren Ausgangssignale die bereits erwähnten Schiebeimpulse darstellen. Nach Wegfall der Schiebeimpulse wird der Transistor 20 wieder leitend, so daß das Speicherelement 11 der Speicherstufe N+l wieder in den Speicherbetrieb zurückkehrt und dabei, wie vorstehend dargelegt ist, den bisherigen Schaltzustand der Stufe N besitzt. Entsprechend kehrt auch die Stufe N wieder in den Speicherbetrieb zurück und besitzt nunmehr den bisherigen Schaltzustand der vorgeschalteten Stufe N—l. Bei dieser Rückkehr der Speicheranordnung in den Speicherbetrieb werden die Dioden 22, 32 wieder leitend, während die Dioden 27, 37 wieder sperren. Der neue Schaltzustand der Stufe N wird somit sowohl durch

as das Speicherelement 11 als auch durch das — als Zwischenspeicher wirkende — Leitniveau der Transistoren 23, 33 bis zum Eintreffen des nächsten Schiebeimpulses am Steuereingang 21 des Transistors 20 ausgewiesen.

Wie bereits erwähnt, weisen die Dioden 22, 32 eine hohe Regenerationsgeschwindigkeit auf. Derartige Dioden werden in der englischsprachigen Literatur als »fast-recoverye-Dioden bezeichnet und arbeiten bekanntlich mit einer vergleichsweise geringen Menge von gespeicherten Ladungsträgern; sie können daher mit vergleichweise geringer Verzögerung aus dem Leitzustand in den Sperrzustand umgeschaltet werden. Insbesondere kommen hierfür Schottky-Sperrschichtdioden jener Art in Betracht, die mit der Technologie der integrierten Schaltkreise mit Planaraufbau verträglich sind.

Eine weitere kennzeichnende Eigenschaft von Schottky-Sperrschichtdioden, die für die Verwendung als Dioden 22, 32 besonders vorteilhaft ist, besteht darin, daß die für eine Aussteuerung in den vollen Durchlaßbereich erforderliche Spannung bei der Dioden-Herstellung leicht auf unterschiedliche Werte eingestellt werden kann. Es stehen somit Dioden zur Verfügung, die eine bequeme Festlegung des Mini-So malpotentials an den Anschlüssen 26, 36 der Emitterfolger-Transistoren 23, 33 gestatten, wodurch eine entsprechende Aussteuerung der Dioden 27, 37 unter Berücksichtigung der hierfür geltenden Rausch- und Störspannungs-Grenzwerte ermöglicht ist.

Von großer Bedeutung für die praktische Ausführung der erfindungsgemäßen Speicheranordnung sind die Zeitkonstanten der mit den Dioden 22, 32 verbundenen Schaltungsteile. Wie vorstehend bereits erwähnt wurde, ist die Zeitkonstante des mit der Anodenseite der Dioden 22, 32 verbundenen Schaltungsteils größer als die Zeitkonstante des mit der Kathodenseite der Dioden 22, 32 verbundenen Schaltungsteils. Bei dem Ausführungsbeispiel nach F i g. 1 kann dies nur durch eine entsprechend größere Bemessung der Widerstände 24, 34 und der Kollektor-Basiskapazität der Transistoren 23, 33 gegenüber den Lastimpedanzen und den Transistorkapazitäten der Speicherelemente 11 erreicht werden.

Da jedoch in manchen Anwendungsfällen, wie z.B. bei integrierten Halbleiterschaltungen, der Widerstandswert der Lastwiderstände 15, 16 aus Gründen eines geringen Leistungsverbrauchs möglichst groß bemessen wird, ist eine starke Erhöhung des Widerstandswertes der Widerstände 24, 34 im Hinblick auf das gewünschte Verhältnis der Zeitkonstanten sehr schwierig zu erzielen. Zudem stellen extrem hochohmige Widerstände 24, 34 für den Übergang vom Ausgabebetrieb in den Speicherbetrieb keine günstige Lösung dar, da hierdurch die Wiederherstellung des stationären Betriebszustandes im Speicherbetrieb verlängert wird.

Für diese und andere Anwendungsfälle bietet das Ausführungsbeispiel nach F i g. 2 besondere Vorteile. Bei diesem Ausführungsbeispiel ist eine schaltbare, aktive Impedanz in der Signalkoppelschaltung 12 jeder SpeicherstufeN, N+l vorgesehen. In Fig. 2 sind wiederum zwei identisch aufgebaute Speicherstufen N, N+l in Kaskadenschaltung dargestellt. Wie bei dem Ausführungsbeispiel nach F i g. 1 umfaßt jede Speicherstufe ein binäres Speicherelement 11 und eine Signalkoppelschaltung 12. Wegen der bestehenden Analogie sind für einander entsprechende Schaltungselemente bei beiden Ausführungsbeispielen die gleichen Bezugszeichen gewählt.

Die Signalkoppelschaltung 12 des Ausführungsbeispiels nach F i g. 2 unterscheidet sich von der Signalkoppelschaltung 12 gemäß F i g. 1 dadurch, daß zusätzlich in den Basiskreis jedes Emitterfolger-Transistors 23 bzw. 33 die Kollektor-Emitterstrecke eines Transistors 28 bzw. 38 in Reihe zu dem betreffenden Basis-Widerstand 24 bzw. 34 geschaltet ist. Die Basiselektroden der Transistoren 28, 38 sind an eine gemeinsame Steuerleitung 29 angeschlossen, deren Potential im Speicherbetrieb so gewählt ist, daß die Transistoren 28, 38 leiten.

Für die Speisung der Steuerleitung 29 kommen unterschiedliche Einrichtungen bekannter Art in Betracht. Im vorliegenden Ausführungsbeispiel ist hierzu ein Transistor 50 vorgesehen, dessen Emitterelektrode an Masse liegt, dessen Kollektorelektrode über eine Impedanz 52 an ein positives Potential + F₂ angeschlossen ist und dessen Basiselektrode zu einem Steuereingang 51 führt. Die Kollektorelektrode des Transistors 50 ist ferner mit der Steuerleitung 29 verbunden, so daß die Steuerleitung auf Massepotential liegt, wenn der Transistor durch ein positives Potential am Steuereingang 51 durchgeschaltet ist. Hierdurch gelangen gleichzeitig die Transistoren 28, 38 in den Sperrzustand. Wird dagegen der Steuereingang 51 auf niedrigem Potential gehalten, so sperrt der Transistor 50 und die Steuerleitung 29 liegt auf positivem Potential, welches die Transistoren 28, 38 durchsteuert.

Beim Übergang vom Speicherbetrieb in den Ausgabebetrieb wird zweckmäßigerweise unmittelbar vor dem Sperren des Transistors 20 durch einen Schiebeimpuls dem Steuereingang 51 ein positiver Spannungsimpuls zugeführt, wodurch der Transistor 50 leitend wird und die Transistoren 28, 38 sperren. Damit liegt an den Basiselektroden der Transistoren 23, 33 während des Ausgabebetriebs eine hohe Impedanz. Anschließend wird dem Steuereingang 21 ein Schiebeimpuls zur Sperrung des Transistors 20 zugeführt, wodurch die im Zusammenhang mit dem Ausführungsbeispiel nach F i g. 1 beschriebenen Informationsverschiebung stattfindet.

Da während des Ausgabebetriebs die Potentiale an den Ausgangsanschlüssen 17 und 18 ansteigen und die Dioden 22, 32 in Sperrichtung vorgespannt werden, können sich die Kollektor-Basiskapazitäten der Emitterfolger-Transistoren 23, 33 nur über die von ihren Basis-Emitterstrecken gebildeten Impedanzen entladen, nachdem auch die Transistoren 28, 38 gebildet sind. Die letztgenannten Impedanzen entsprechen annähernd der Impedanz der Widerstände 24,

iö 25, multipliziert mit dem Stromverstärkungsfaktor der betreffenden Transistoren 23 bzw. 33. Da diese Impedanzen somit durch geeignete Wahl des Strom-' Verstärkungsfaktors der Transistoren 23, 33 vergleichsweise groß gewählt werden können, ist es hier-

x 5 durch möglich, die Zeitdauer für die Übertragung der Signale von den Anschlüssen 26 und 36 über die Dioden 27, 37 zu den Eingangsanschlüssen der Stufe N+l vergleichsweise groß zu bemessen.

Wie bei dem Ausführungsbeispiel nach Fig. 1 wird der Ausgabebetrieb durch den Wegfall des Schiebeimpulses am Steuereingang 21 beendet. Zweckmäßigerweise wird der Transistor 50 so gesteuert, daß die Transistoren 28, 38 unmittelbar nach dem Durchschalten des Transistors 20 ihrerseits durchgeschaltet werden. Bei dieser Reihenfolge beeinflussen die von den Transistoren 28, 38 gelieferten Ströme den Ausgabebetrieb nicht nachteilig, sondern sind rechtzeitig für die Stromzufuhr zu den Transistoren 23, 33 verfügbar, so daß der Übergang vom Ausgabebetrieb in den Speicherbetrieb beschleunigt wird.

Gegebenenfalls kann eine Impedanz in den Kollektorkreis der Transistoren 23, 33 in der Weise eingefügt werden, daß diese Transistoren in der Sättigung steuerbar sind. Auf diese Weise liefern die Transistoren 23, 33 zusätzlich gespeicherte Ladung in Form von Minoritätsladungsträgern in die Basis- und Kollektorzonen. Dies ist deshalb erwünscht, weil im allgemeinen die Dauer des über die Dioden 27, 37 zur nächstfolgenden Speicherstufe übertragenen Binärsignals proportional zu der im Speicherbetrieb an den Basiselektroden der Transistoren 23, 33 gespeicherten Ladungsmenge ist:
Zur weiteren Verringerung des Leistungsverbrauchs können in Reihe mit den Widerständen 25, 35 oder auch an Stelle dieser Widerstände steuerbare Impedanzen, z.B. die Kollektor-Emitterstrecken von Transistoren, eingesetzt werden. Da diese steuerbaren Impedanzen von einem Zustand vergleichsweiser hoher Impedanz während des Speicherbetriebs auf eine vergleichsweise geringe Impedanz während des Ausgabebetriebs umgeschaltet werden können, kann entsprechend dem Arbeitszyklus der Speicheranordnung eine bemerkenswerte Verringerung des Leistungsverbrauchs bei nur geringfügiger oder sogar gänzlich ohne Einbuße an Leistungsfähigkeit der Speicheranordnung erzielt werden.

Zur weiteren Erhöhung der Arbeitsgeschwindigkeit der Speicheranordnung können gegebenenfalls die Basis-Kollektor strecken der Transistoren 13, 14, 20, 50 mit Dioden, z.B. Schottky-Sperrschichtdioden, überbrückt werden, um die Sättigung dieser Transistoren zu steuern.

Weiterhin können die beschriebenen Ausführungsbeispiele für einen unsymmetrischen oder Einleiter-Aufbau abgewandelt werden. In diesem Fall wird nur eine Seite (Anschluß 17 oder 18) jedes Speicherelements 11 mit der entsprechenden Seite des

409509/313

Speicherelements der nächstfolgenden Speicherstufe
gekoppelt. Die andere Seite jedes Speicherelements
wird dagegen auf einen mittleren Potentialpegel des
binären Ausgangssignals vorgespannt, so daß jedes
Speicherelement bei Abwesenheit eines antivalenten
Speise- oder Treibersignals einen vorgegebenen binären Schaltzustand einnimmt.

Bei den dargestellten Ausführungsbeispielen ist es
ferner möglich, die Informations-Verschiebungsrichtung zu ändern. Ebenso ist es möglich, an Stelle der

10

Dioden 22, 32, 27, 37 geeignete andere Bauelemente zu verwenden, z.B. Dioden mit einer asymmetrischen Strom-Spannungskennlinie. Außerdem können an Stelle der dargestellen NPN-Transistoren ebenso-5 gut PNP-Transistoren verwendet werden, sofern die entsprechend umgekehrt gepolten Spannungen und Dioden-Durchlaßrichtungen berücksichtigt werden. In ähnlicher Weise können an Stelle der dargestellen Transistoren auch Feldeffekt-Transistoren eingesetzt ίο werden.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Seriell arbeitende, digitale Speicheranordnung mit einer Vielzahl von kaskadenförmig angeordneten Speicherstufen, welche jeweils ein bistabiles Speicherelement sowie eine Signalkoppelschaltung enthalten, wobei jede Signalkoppelschaltung wenigstens einen Koppeltransistor, eine erste, nur in einer Richtung leitende Koppeleinrichtung sowie eine zweite Koppeleinrichtung aufweist und die beiden, Koppeleinrichtungen für einen phasenversetzten Betrieb vorgesehen sind, dadurch gekennzeichnet, daß die Signalkoppelschaltung (12) zur Zwischenspeicherung eines dem Binärzustand des bistabilen Speicherelements (11) entsprechenden Signals ausgebildet ist, daß die erste Koppeleinrichtung (22, 32) wenigstens eine Diode (22 bzw, 32) mit hoher Regenerationsgeschwindigkeit und die zweite Koppeleinrichtung (27, 37) wenigstens ein nur in einer Richtung leitendes Bauelement (27 bzw. 37) aufweist, wobei die Koppeleinrichtungen (22, 32 bzw. 27, 37) zur abwechselnden Kopplung und Entkopplung des zwischenspeichernden Teils (23, 24, 33, 34) der Signalkoppelschaltung (12) mit bzw. von den bistabilen Speicherelementen der zugeordneten und der nächstfolgenden Speicherstufe (N bzw. N + 1) ausgebildet sind, derart, daß der zwischenspeichernde Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) während des Speicherbetriebs von dem bistabilen Speicherelement der nächstfolgenden Speicherstufe (iV+ 1) entkoppelt sowie mit dem bistabilen Speicherelement der zugeordneten Speicherstufe (N) gekoppelt ist und umgekehrt während des Ausgabebetriebs.

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Diode (22 bzw. 32) mit hoher Regenerationsgeschwindigkeit derart gepolt ist, daß ihre Durchlaßrichtung der Signalflußrichtung von dem zwischenspeichernden Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) zu dem bistabilen Speicherelement (11) der zugeordneten Speicherstufe (N) entspricht.

3. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das nur in einer Richtung leitende Bauelement (27 bzw. 37) wenigstens zwei Elektroden aufweist, von denen die erste Elektrode mit dem zwischenspeichernden Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) und die andere Elektrode mit einer Signalverzweigungsstelle am Eingang des bistabilen Speicherelements der nächstfolgenden Speicherstufe (N + 1) verbunden ist.

4. Speicheranordnung nach Anspruch 3, dadurch gekennzeichnet, daß das nur in einer Richtung leitende Bauelement (27 bzw. 37) aus einer Diode besteht, welche derart gepolt ist, daß ihre Durchlaßrichtung der Signalflußrichtung von dem bistabilen Speicherelement der nächstfolgenden Speicherstufe (N +1) zu dem zwischenspeichernden Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) der zugeordneten Speicherstufe (N) entspricht.

5. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitkonstante des mit der ersten Elektrode der Diode (22 bzw. 32) verbundenen bistabilen Speicherelements (11) geringer ist als die Zeitkonstante des mit der anderen Elektrode der Diode (22 bzw. 32) verbundenen zwischenspeichernden Teils (23, 24, 33, 34) der Signalkoppelschaltung (12).

6. Speicheranordnung nach Anspruch 5, dadurch gekennzeichnet, daß zur Kopplung der bistabilen Speicherelemente (11) aller Speicherstufen (N, N + 1) ein durch eine Übertragungsleitung (19) gebildeter Nachrichtenkanal vorgesehen ist und daß zur Wahl des Speicher- und Ausgabebetriebs der Speicheranordnung eine Schalteinrichtung (20) vorgesehen ist, mittels welcher das elektrische Potential des Nachrichtenkanals steuerbar ist.

7. Speicheranordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß aktive, schaltbare Widerstände (28, 38) vorgesehen sind, welche zusammen mit dem zwischenspeichernden Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) eine Torschaltung bilden, deren Zeitkonstante in bezug auf "die zweite Elektrode der Diode (22 bzw. 32) während des Speicherbetriebs verhältnismäßig klein und während des Ausgabebetriebs verhältnismäßig groß ist (Fig. 2).

8. Speicheranordnung nach Anspruch 2 bis 7, dadurch gekennzeichnet, daß das bistabile Speicherelement (11) zur Steuerung des Speicherund Ausgabebetriebs eine steuerbare Signalverzweigungsstelle enthält, welche mit einer Signalquelle zur Erzeugung von Schiebeimpulsen verbunden ist und daß der zwischenspeichernde Teil (23, 24, 33, 34) der Signalkoppelschaltung (12) einen Transistor (23, 33) enthält, welcher zusammen mit den aktiven Widerständen (28, 38) eine Torschaltung bildet, deren Zeitkonstante in bezug auf die zweite Elektrode der Diode (22 bzw. 32) während des Speicherbetriebs verhältnismäßig klein und während des Ausgabebetriebs verhältnismäßig groß ist.